クロックタイミング余裕度を考慮した遅延修正による回路最適化手法

Publication Information

Title

Japanese:	クロックタイミング余裕度を考慮した遅延修正による回路最適化手法
English:	A circuit optimization method by the register path modification in consideration of the range of feasible clock timing

Author

Japanese:	安井卓也, 黒川圭一, 豊永昌彦, 高橋篤司.
English:	Takuya Yasui, Keiichi Kurokawa, Masahiko Toyonaga, Atsushi Takahashi.

Language

Japanese

Journal/Book name

Japanese:	DAシンポジウム2002 論文集, 情報処理学会シンポジウムシリーズ
English:	Proc. DA Symposium 2002, IPSJ Symposium Series

Volume, Number, Page

Vol. 2002 No. 10 pp. 259-264

Published date

July 24, 2002

Publisher

Japanese:
English:

Conference name

Japanese:
English:

Conference site

Japanese:
English: