ゲートレベルシミュレーションによるエラー検出・回復方式回路の評価

Publication Information

Title

Japanese:	ゲートレベルシミュレーションによるエラー検出・回復方式回路の評価
English:	An evaluation of error detection/correction circuits by gate level simulation

Author

Japanese:	井上雅文, 右近祐太, 高橋篤司.
English:	Masafumi Inoue, Yuuta Ukon, Atsushi Takahashi.

Language

Japanese

Journal/Book name

Japanese:	電子情報通信学会技術研究報告 (VLD2010-141)
English:	IEICE Technical Report (VLD2010-141)

Volume, Number, Page

Vol. 110 No. 432 pp. 147-152

Published date

Mar. 4, 2011

Publisher

Japanese:
English:

Conference name

Japanese:	VLSI設計技術研究会
English:	Technical Committee on VLSI Design Technologies

Conference site

Japanese:
English: