A 6.5-mW 5-Gbps On-Chip Differential Transmission Line Interconnect with a Low-Latency Asymmetric Tx in a 180nm CMOS Technology

論文・著書情報

タイトル

和文:
英文:	A 6.5-mW 5-Gbps On-Chip Differential Transmission Line Interconnect with a Low-Latency Asymmetric Tx in a 180nm CMOS Technology

著者

和文:	Takahiro Ishii, 伊藤浩之, Makoto Kimura, 岡田健一, 益一哉.
英文:	Takahiro Ishii, Hiroyuki Ito, Makoto Kimura, Kenichi Okada, Kazuya Masu.

言語

English

掲載誌/書名

和文:
英文:

巻, 号, ページ

pp. 131-134

出版年月

2006年11月

出版者

和文:
英文:

会議名称

和文:
英文:	IEEE Asian Solid-State Circuits Conference (A-SSCC)

開催地

和文:
英文:	Hangzhou, China