Home >

news ヘルプ

論文・著書情報


タイトル
和文: 
英文:A background optimization method for PLL by measuring phase jitter performance 
著者
和文: S. Dosho, N. Yanagisawa, A. Matsuzawa.  
英文: S. Dosho, N. Yanagisawa, A. Matsuzawa.  
言語 English 
掲載誌/書名
和文: 
英文:IEEE Journal of Solid-State Circuits 
巻, 号, ページ     No. Apr.    pp. 941-950
出版年月 2005年4月 
出版者
和文: 
英文: 
会議名称
和文: 
英文: 
開催地
和文: 
英文: 
DOI https://doi.org/10.1109/JSSC.2005.845556

©2007 Institute of Science Tokyo All rights reserved.