English
Home
各種検索
研究業績検索
論文・著書検索
( 詳細検索 )
特許検索
( 詳細検索 )
研究ハイライト検索
( 詳細検索 )
研究者検索
組織・担当から絞り込む
サポート
よくあるご質問(FAQ)
T2R2登録申請
学位論文登録について
組織単位データ出力について
(学内限定)
サポート・問合せ
T2R2について
T2R2とは?
運用指針
リーフレット
本文ファイルの公開について
関連リンク
東京科学大学
東京科学大学STARサーチ
国立情報学研究所(学術機関リポジトリ構築連携支援事業)
Home
>
ヘルプ
論文・著書情報
タイトル
和文:
英文:
Clock-Routing Driven Layout Methodology for Semi-Synchronous Circuit Design
著者
和文:
高橋 篤司
, Wataru Takahashi,
梶谷 洋司
.
英文:
Atsushi Takahashi
, Wataru Takahashi,
Yoji Kajitani
.
言語
English
掲載誌/書名
和文:
英文:
Proc. 1997 IEEE/ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU)
巻, 号, ページ
pp. 63-66
出版年月
1997年12月
出版者
和文:
英文:
会議名称
和文:
英文:
開催地
和文:
英文:
©2007
Institute of Science Tokyo All rights reserved.