ダブルエッジトリガ型位相比較器を用いた位相同期回路の小面積化 | T2R2 東京工業大学リサーチリポジトリ

論文・著書情報

タイトル

和文:	ダブルエッジトリガ型位相比較器を用いた位相同期回路の小面積化
英文:	Area-Efficient Phase-Locked Loop using Double-Edge-Triggered Phase-Frequency Detector

著者

和文:	馬村哲郎, 高木茂孝, 藤井信生.
英文:	Tetsuro Mamura, Shigetaka Takagi, Noubo Fujii.

言語

Japanese

掲載誌/書名

和文:	電気学会研究会資料
英文:

巻, 号, ページ

Vol. ECT-08 No. 4 pp. 13-18

出版年月

2008年1月

出版者

和文:	電気学会
英文:

会議名称

和文:	電子回路研究会
英文:

開催地

和文:	福井
英文:

©2007 Tokyo Institute of Technology All rights reserved.