English
Home
各種検索
研究業績検索
論文・著書検索
( 詳細検索 )
特許検索
( 詳細検索 )
研究ハイライト検索
( 詳細検索 )
研究者検索
組織・担当から絞り込む
サポート
よくあるご質問(FAQ)
T2R2登録申請
学位論文登録について
組織単位データ出力について
(学内限定)
サポート・問合せ
T2R2について
T2R2とは?
運用指針
リーフレット
本文ファイルの公開について
関連リンク
東京科学大学
東京科学大学STARサーチ
国立情報学研究所(学術機関リポジトリ構築連携支援事業)
Home
>
ヘルプ
論文・著書情報
タイトル
和文:
英文:
Improved Computational Ordering Method forDSP Compiler to Minimize Latency
著者
和文:
Jirasuk Vilasdechanon,
杉野 暢彦
, Kiti Likit-Anurucks,
西原 明法
.
英文:
Jirasuk Vilasdechanon,
Nobuhiko Sugino
, Kiti Likit-Anurucks,
Akinori Nishihara
.
言語
English
掲載誌/書名
和文:
英文:
Asia Pacific Conference on Circuits and Systems
巻, 号, ページ
pp. 112-115
出版年月
1992年12月
出版者
和文:
英文:
IEEE
会議名称
和文:
英文:
1992 Asia Pacific Conference on Circuits and Systems
開催地
和文:
英文:
Sydney
©2007
Institute of Science Tokyo All rights reserved.