A 58.3-to-65.4GHz 34.2mW Sub-Harmonically Injection-Locked PLL with a Sub-Sampling Phase Detection,

論文・著書情報

タイトル

和文:
英文:	A 58.3-to-65.4GHz 34.2mW Sub-Harmonically Injection-Locked PLL with a Sub-Sampling Phase Detection,

著者

和文:	SIRIBURANON T, 上野智大, 木村健将, 近藤智史, Deng Wei, 岡田健一, 松澤昭.
英文:	Teerachot Siriburanon, Tomohiro Ueno, Kento Kimura, Satoshi Kondo, Wei Deng, Kenichi Okada, Akira Matsuzawa.

言語

English

掲載誌/書名

和文:
英文:

巻, 号, ページ

出版年月

2015年1月20日

出版者

和文:
英文:

会議名称

和文:
英文:	IEEE/ACM Asia South Pacific Design Automation Conference (ASP-DAC)

開催地

和文:
英文:	Chiba