Home >

news ヘルプ

論文・著書情報


タイトル
和文: 
英文:A 2.2-GHz -242dB-FoM 4.2-mW ADC-PLL Using Digital Sub-Sampling Architecture 
著者
和文: SIRIBURANON T, 近藤 智史, 木村 健将, 上野 智大, 川嶋 理史, 金子徹, Deng Wei, 宮原 正也, 岡田 健一, 松澤 昭.  
英文: Teerachot Siriburanon, Satoshi Kondo, Kento Kimura, Tomohiro Ueno, Satoshi Kawashima, Tohru Kaneko, Wei Deng, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa.  
言語 English 
掲載誌/書名
和文: 
英文: 
巻, 号, ページ        
出版年月 2015年2月25日 
出版者
和文: 
英文: 
会議名称
和文: 
英文:IEEE International Solid-State Circuits Conference (ISSCC), 
開催地
和文: 
英文:San Francisco, CA 

©2007 Tokyo Institute of Technology All rights reserved.