A 2.2GHz -242dB-FOM 4.2mW ADC-PLL using Digital Sub-Sampling Architecture

論文・著書情報

タイトル

和文:
英文:	A 2.2GHz -242dB-FOM 4.2mW ADC-PLL using Digital Sub-Sampling Architecture

著者

和文:	岡田健一, SIRIBURANON T, 近藤智史, 木村健将, 上野智大, 川嶋理史, 金子徹, Deng Wei.
英文:	Kenichi Okada, Teerachot Siriburanon, Satoshi Kondo, Kento Kimura, Tomohiro Ueno, Satoshi Kawashima, Tohru Kaneko, Wei Deng.

言語

English

掲載誌/書名

和文:
英文:	IEEE Journal of Solid-State Circuits

巻, 号, ページ

Vol. 51 No. 6 pp. 1385-1397

出版年月

2016年6月1日

出版者

和文:
英文:

会議名称

和文:
英文:

開催地

和文:
英文:

DOI