Performance Improvement of General-Synchronous Circuits by Variable Latency Technique using Dynamic Timing-Error Detection

論文・著書情報

タイトル

和文:
英文:	Performance Improvement of General-Synchronous Circuits by Variable Latency Technique using Dynamic Timing-Error Detection

著者

和文:	佐藤真平, 中塚裕志, 高橋篤司.
英文:	Shimpei Sato, Hiroshi Nakatsuka, Atsushi Takahashi.

言語

English

掲載誌/書名

和文:
英文:	Proc. the 20th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2016)

巻, 号, ページ

pp. 60-65

出版年月

2016年10月24日

出版者

和文:
英文:

会議名称

和文:
英文:

開催地

和文:
英文:	Kyoto

公式リンク