Cost-Effective and High-Throughput Merge Network Architecture for the Fastest FPGA Sorting Accelerator

論文・著書情報

タイトル

和文:
英文:	Cost-Effective and High-Throughput Merge Network Architecture for the Fastest FPGA Sorting Accelerator

著者

和文:	眞下達, Chu Van Thiem, 吉瀬謙二.
英文:	Susumu Mashimo, Thiem Van Chu, Kenji Kise.

言語

English

掲載誌/書名

和文:
英文:

巻, 号, ページ

pp. 7-12

出版年月

2016年7月26日

出版者

和文:
英文:

会議名称

和文:
英文:	International Symposium on High-Efficient Accelerators ajd Reconfigurable Technologies (Heart 2016)

開催地

和文:
英文: