A High-speed Verilog HDL Simulation Method using a Lightweight Translator

論文・著書情報

タイトル

和文:
英文:	A High-speed Verilog HDL Simulation Method using a Lightweight Translator

著者

和文:	小林諒平, 味曽野智礼, 吉瀬謙二.
英文:	Ryohei Kobayashi, Tomohiro Misono, Kenji Kise.

言語

English

掲載誌/書名

和文:
英文:

巻, 号, ページ

pp. 29-34

出版年月

2016年7月25日

出版者

和文:
英文:

会議名称

和文:
英文:	International Symposium on High-Efficient Accelerators ajd Reconfigurable Technologies (Heart 2016)

開催地

和文:
英文: