English
Home
各種検索
研究業績検索
論文・著書検索
( 詳細検索 )
特許検索
( 詳細検索 )
研究ハイライト検索
( 詳細検索 )
研究者検索
組織・担当から絞り込む
サポート
よくあるご質問(FAQ)
T2R2登録申請
学位論文登録について
組織単位データ出力について
(学内限定)
サポート・問合せ
T2R2について
T2R2とは?
運用指針
リーフレット
本文ファイルの公開について
関連リンク
東京工業大学
東京工業大学STARサーチ
国立情報学研究所(学術機関リポジトリ構築連携支援事業)
Home
>
ヘルプ
論文・著書情報
タイトル
和文:
英文:
Linear time calculation of on-chip power distribution network capacitance considering state-dependence
著者
和文:
Hagiwara, S., Yamanaga, K., Takahashi, R.,
益一哉
, Sato, T..
英文:
Hagiwara, S., Yamanaga, K., Takahashi, R.,
Kazuya Masu
, Sato, T..
言語
English
掲載誌/書名
和文:
英文:
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences
巻, 号, ページ
Vol. E93-A No. 12 pp. 2409-2416
出版年月
2010年
出版者
和文:
英文:
会議名称
和文:
英文:
開催地
和文:
英文:
DOI
https://doi.org/10.1587/transfun.E93.A.2409
©2007
Tokyo Institute of Technology All rights reserved.