Bottleneck Channel Routing to Reduce the Area of Analog VLSI

論文・著書情報

タイトル

和文:
英文:	Bottleneck Channel Routing to Reduce the Area of Analog VLSI

著者

和文:	谷口和弥, 田湯智, 高橋篤司, 轟祐吉, 南誠.
英文:	Kazuya Taniguchi, Satoshi Tayu, Atsushi Takahashi, Yukichi Todoroki, Makoto Minami.

言語

English

掲載誌/書名

和文:
英文:	Proc. the 24th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2022)

巻, 号, ページ

pp. 26-31

出版年月

2022年10月

出版者

和文:
英文:

会議名称

和文:
英文:

開催地

和文:
英文:

公式リンク