論文

• Bangan Liu, Huy Cu Ngo, Kengo Nakata, Wei Deng, Yuncheng Zhang, Junjun Qiu, Toru Yoshioka, Jun Emmei, Jian Pang, Tn Aravind, Haosheng Zhang, Dongsheng Yang, Hanli Liu, Teruki Someya, Atsushi Shirane, Kenichi Okada. A 0.4ps-Jitter -52dBc-Spur Synthesizable Injection-locked PLL with Self-clocked Non-overlap Update and Slope-balanced Sub-sampling BBPD, IEEE Solid-State Circuits Letters (SSC-L), Vol. 2, No. 1, pp. 5-8, Jan. 2019.
• Hanli Liu, Teerachot Siriburanon, Kengo Nakata, Wei Deng, Ju Ho Son, Dae Young Lee, Kenichi Okada, Akira Matsuzawa. A 28-GHz Fractional-N Frequency Synthesizer with Reference and Frequency Doublers for 5G Mobile Communications in 65nm CMOS, IEICE Transactions on Electronics, Vol. E101-C, No. 4, pp. 187-196, Apr. 2018.
• Tn Aravind, Makihiko Katsuragi, Kento Kimura, Satoshi Kondo, Korkut Kaan Tokgoz, Kengo Nakata, Wei Deng, Kenichi Okada, Akira Matsuzawa. A Fractional-N Sub-Sampling PLL Using a Pipelined Phase-Interpolator with an FoM of -250dB, IEEE Journal of Solid-State Circuits, IEEE, Vol. 51, No. 7, pp. 1630-1640, July 2016.
• Dongsheng Yang, Tomohiro Ueno, Wei Deng, Kengo Nakata, Tn Aravind, Rui Wu, Kenichi Okada, Akira Matsuzawa. A 0.0055mm2 480µW Synthesizable PLL using Stochastic TDC in 28nm FDSOI, IEICE Transactions on Electronics, IEICE, Vol. E99-C, No. 6, pp. 632-640, June 2016.

国際会議発表 (査読有り)

• Bangan Liu, Huy Cu Ngo, Kengo Nakata, Wei Deng, Yuncheng Zhang, Junjun Qiu, Toru Yoshioka, Jun Emmei, Haosheng Zhang, Jian Pang, Tn Aravind, Dongsheng Yang, Hanli Liu, Kenichi Okada, Akira Matsuzawa. A 1.2 ps-Jitter Fully-Synthesizable Fully-Calibrated Fractional-N Injection-Locked PLL Using True Arbitrary Nonlinearity Calibration Technique, IEEE Custom Integrated Circuits Conference (CICC), Apr. 2018.
• Huy Cu Ngo, Kengo Nakata, Toru Yoshioka, Yuki Terashima, Kenichi Okada, Akira Matsuzawa. A 0.42ps-Jitter -241.7dB-FOM Synthesizable Injection-Locked PLL with Noise-Isolation LDO, EEE International Solid-State Circuits Conference (ISSCC),, Feb. 2017.
• Korkut Kaan Tokgoz, Shotaro Maki, Seitaro Kawai, Noriaki Nagashima, Jun Emmei, Masato Dome, Hisashi Kato, Jian Pang, Yoichi Kawano, Toshihide Suzuki, Taisuke Iwai, Yuuki Seo, Kimsrun Lim, Shinji Sato, Li Ning, Kengo Nakata, Kenichi Okada, Akira Matsuzawa. A 56Gb/s W-Band CMOS Wireless Transceiver, IEEE International Solid-State Circuits Conference, Feb. 2016.
• Tharayil Narayanan Aravind, Makihiko Katsuragi, Kengo Nakata, Yuki Terashima, Kenichi Okada, Akira Matsuzawa. A Noise Reduction Technique for Divider-Less Fractional-N Frequency Synthesizer using Phase-Interpolation Technique, IEEE ACM Asia South Pacific Design Automation Conference, Jan. 2016.
• Dongsheng Yang, Wei Deng, Tharayil Narayanan Aravind, Kengo Nakata, Teerachot Siriburanon, Kenichi Okada, Akira Matsuzawa. An Automatic Place-and-Routed Two-Stage Fractional-N Injection-locked PLL Using Soft Injection, IEEE ACM Asia South Pacific Design Automation Conference, Jan. 2016.
• Teerachot Siriburanon, Liu Hanli, Kengo Nakata, Wei Deng, Ju Ho Son, Dae Young Lee, Kenichi Okada, Akira Matsuzawa. A 28-GHz Fractional-N Frequency Synthesizer with Reference and Frequency Doublers for 5G Cellular, IEEE European Solid-State Circuits Conference, Sept. 2015.
• Wei Deng, Dongsheng Yang, Tn Aravind, Kengo Nakata, Teerachot Siriburanon, Kenichi Okada, Akira Matsuzawa. A 0.048-mm2 3-mW Synthesizable Fractional-N PLL with a Soft Injection-Locking Technique, IEEE International Solid-State Circuits Conference (ISSCC),, Feb. 2015.

国内会議発表 (査読なし・不明)

• Bangan Liu, Huy Cu Ngo, Wei Deng, Yuncheng Zhang, Junjun Qiu, Kengo Nakata, Teruki Someya, Atsushi Shirane, Kenichi Okada. A 1.2 ps-Jitter Fully-Synthesizable DTC-based Fractional-N Injection-Locked PLL using True Arbitrary Nonlinearity Calibration, 電子情報通信学会 ソサイエティ大会, Sept. 2018.
• Bangan Liu, Huy Cu Ngo, Yuncheng Zhang, Junjun Qiu, 中田 憲吾, 白根 篤史, 岡田 健一. A Fully-Synthesizable Fractional-N Injection-Locked PLL Using True Arbitrary Nonlinearity Calibration Technique, 電子情報通信学会 LSIとシステムのワークショップ, May 2018.
• Hanli Liu, Teerachot Siriburanon, Kengo Nakata, Wei Deng, Kenichi Okada, Akira Matsuzawa. A 28GHz Fractional-N Frequency Synthesizer with Reference and Frequency Doublers for 5G New Radio, 電子情報通信学会 集積回路研究会, Vol. ICD2017-89, pp. 147-150, Dec. 2017.
• Ngo Huy Cu, 中田 憲吾, 吉岡 透, Yuki Terashima, 岡田 健一, 松澤 昭. A 0.42ps-Jitter -241.7dB-FOM Synthesizable Injection-Locked PLL with Noise-Isolation LDO, 電子情報通信学会 アナログRF研究会, Vol. RF2017-3, Mar. 2017.
• Ngo Huy Cu, 中田 憲吾, 吉岡 透, 寺嶋友樹, 岡田 健一, 松澤 昭. 周波数逓倍器による注入同期PLL の雑音抑制手法, 電子情報通信学会 総合大会, C-12, Mar. 2017.
• Bangan Liu, Ngo Huy Cu, 中田 憲吾, 吉岡 透, Yuki Terashima, 岡田 健一, 松澤 昭. A Study of Injection-locking PLL Phase Calibration with Symmetrical Phase Detector and Multiplexer, 電子情報通信学会 総合大会, C-12, Mar. 2017.
• Yuncheng Zhang, Ngo Huy Cu, 中田 憲吾, 吉岡 透, Yuki Terashima, Bangan Liu, 岡田 健一, 松澤 昭. An Ultra-Low-Power Synthesizable Digitally Controlled Oscillator, 電子情報通信学会 総合大会, C-12, Mar. 2017.
• Ngo Huy Cu, 中田 憲吾, 吉岡 透, Yuki Terashima, 岡田 健一, 松澤 昭. A 0.42ps-Jitter -241.7dB-FOM Synthesizable Injection-Locked PLL with Noise-Isolation LDO, IEEE SSCS Japan Chapter ISSCC報告会, Feb. 2017.
• 吉岡 透, 中田 憲吾, Ngo Huy Cu, 岡田 健一, 松澤 昭. Noise contributionを考慮したリング型発振器の性能改善手法, 電子情報通信学会 ソサイエティ大会, C-12-25, Sept. 2016.
• Ngo Huy Cu, 中田 憲吾, 岡田 健一, 松澤 昭. DSMを用いた自動配置配線可能なDCOによるIL-PLLのReference Spur低減手法, 電子情報通信学会 総合大会, C-12-8, Mar. 2016.
• Dongsheng Yang, Wei Deng, 中田 憲吾, Teerachot Siriburanon, 岡田 健一, 松澤 昭. A Fully Synthesized Fractional-N IL-PLL Using Only Digital Library, 電子情報通信学会 総合大会, C-12-9, Mar. 2016.
• Tokgoz KorkutKaan, 真木 翔太郎, 河合 誠太郎, 永島 典明, 延命 潤, 堂目 正人, 加藤 尚, Pang Jian, Yoichi Kawano, 鈴木 俊秀, Taisuke Iwai, 瀬尾 有輝, LIM KIMSRUN, 佐藤 慎司, 李 寧, 中田 憲吾, 岡田 健一, 松澤 昭. A 56Gb/s W-Band CMOS Wireless Transceiver, IEEE SSCS Japan Chapter ISSCC報告会, Feb. 2016.
• 中田 憲吾, 岡田 健一, 松澤 昭. 注入同期を用いたAll Digital Synthesizable PLL, STARCフォーラム, Nov. 2015.
• 中田 憲吾, Wei Deng, Dongsheng Yang, 上野 智大, THARAYILNAARAVIND, Teerachot Siriburanon, 近藤 智史, 岡田 健一, 松澤 昭. 注入同期を利用した自動合成配置配線可能なAll Digital Synthesizable PLL, 電子情報通信学会 LSIとシステムのワークショップ, May 2015.
• 吉岡 透, 中田 憲吾, 岡田 健一, 松澤 昭. カスケード型IL-PLL における逓倍比の最適化に関する検討, 電子情報通信学会 総合大会, C-12-9, Mar. 2015.
• .Wei Deng, Dongsheng Yang, Aravind Tharayil Narayanan,, Kengo Nakata, Teerachot Siriburanon, Kenichi Okada, Akira Matsuzawa. A 0.048-mm2 3-mW Synthesizable Fractional-N PLL with a Soft Injection-Locking Technique, IEEE SSCS Kansai Chapter ISSCC報告会, Mar. 2015.
• 中田 憲吾, 岡田 健一, 松澤 昭. 注入同期を利用したAll Digital Synthesizable PLL, STARCシンポジウム, Jan. 2015.
• ゴーフィ クー, 中田 憲吾, 岡田 健一, 松澤 昭. マルチプレクサを用いた自動配置配線可能なDCOの最適設計手法, 電子情報通信学会 ソサイエティ大会, C-12-19, Sept. 2014.
• 中田 憲吾, 岡田 健一, 松澤 昭. インバータ型リング発振器の位相雑音の理論計算の検討, 電子情報通信学会 ソサイエティ大会, Sept. 2014.
• 木村 健将, 中田 憲吾, 岡田 健一, 松澤 昭. C級動作時における電圧制御型発振器の新位相雑音式の提案, 電子情報通信学会 総合大会, C-12-38, Mar. 2014.
• 中田 憲吾, 木村 健将, 竹内 康揚, 岡田 健一, 松澤 昭. Class-C 型電圧制御発振器における適応バイアス回路の低雑音化の検討, 電子情報通信学会 ソサイエティ大会, 電子情報通信学会ソサイエティ大会講演論文集, C-12-18, Sept. 2013.

[ BibTeX 形式で保存 ]    [ 論文・著書をCSV形式で保存 ]    [ 特許をCSV形式で保存 ]