論文

• Masayuki Shimoda, Shimpei Sato, Hiroki Nakahara. Power Efficient Object Detector with an Event-Driven Camera for Moving Object Surveillance on an FPGA, IEICE Transactions on Information and Systems, Vol. E102-D, No. 5, pp. 1020-1028, May 2019.
• Hiroki Nakahara, Haruyoshi Yonekawa, Tomoya Fujii, Masayuki Shimoda, Shimpei Sato. GUINNESS: A GUI based Binarized Deep Neural Network Framework for Software Programmers, IEICE Transactions on Information and Systems, Vol. E102-D, No. 5, pp. 1003-1011, May 2019.

国際会議発表 (査読有り)

• Zezhong Wang, Masayuki Shimoda, Atsushi Takahashi. BCA Channel Routing to Minimize Wirelength for Generalized Channel Problem, Proc. IEEE International Symposium on Circuits and Systems (ISCAS '24), May 2024.
• Ryosuke Kuramochi, Masayuki Shimoda, Youki Sada, Shimpei Sato, Hiroki Nakahara. FPGA-based Accurate Pedestrian Detection with Thermal Camera for Surveillance System, The 2019 International Conference on Reconfigurable Computing and FPGAs (ReConFig 2019), pp. 1-5, Dec. 2019.
• Ryosuke Kuramochi, Youki Sada, Masayuki Shimoda, Shimpei Sato, Hiroki Nakahara. Many Universal Convolution Cores for Ensemble Sparse Convolutional Neural Networks, IEEE 13th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC '19), Oct. 2019.
• Hiroki Nakahara, Youki Sada, Masayuki Shimoda, Kouki Sayama, Akira Jinguji, Shimpei Sato. FPGA-Based Training Accelerator Utilizing Sparseness of Convolutional Neural Network, Sept. 2019.
• Hiroki Nakahara, Akira Jinguji, Masayuki Shimoda, Shimpei Sato. An FPGA-based Fine Tuning Accelerator for a Sparse CNN, The 27th International Symposium on Field-Programmable Gate Arrays (FPGA '19), pp. 186-186, Feb. 2019.
• Hiroki Nakahara, Masayuki Shimoda, Shimpei Sato. A Tri-State Weight Convolutional Neural Network for an FPGA: Applied to YOLOv2 Object Detector, The 2018 International Conference on Field-Programmable Technology (FPT '18), Dec. 2018.
• Hiroki Nakahara, Masayuki Shimoda, Shimpei Sato. A Demonstration of FPGA-based You Only Look Once version2 (YOLOv2), The 28th International Conference on Field-programmable Logic and Applications (FPL 2018), Aug. 2018.
• Masayuki Shimoda, Shimpei Sato, Hiroki Nakahara. Demonstration of Object Detection for an event-driven camera, The 28th International Conference on Field-programmable Logic and Applications (FPL 2018), Aug. 2018.
• Masayuki Shimoda, Shimpei Sato, Hiroki Nakahara. Power Efficient Object Detector with an Event-Driven Camera on an FPGA, The 9th International Symposium on Highly-Efficient Accelerators and Reconfigurable Technologies (HEART 2018), June 2018.
• Masayuki Shimoda, Shimpei Sato, Hiroki Nakahara. All Binarized Convolutional Neural Network and Its implementation on an FPGA, The International Conference on Field-Programmable Technology (FPT 2017), pp. 291-294, Dec. 2017.
• Hiroki Nakahara, Haruyoshi Yonekawa, Tomoya Fujii, Masayuki Shimoda, Shimpei Sato. GUINNESS: A GUI based neural network synthesizer for an FPGA, The 27th International Conference on Field-programmable Logic and Applications (FPL 2017), Sept. 2017.

国内会議発表 (査読なし・不明)

• Zezhong Wang, Masayuki Shimoda, Atsushi Takahashi. Single Trunk Routing Problem for Generalized Channel, Technical Committee on VLSI Design Technologies, IEICE Technical Report (VLD2023-104), Vol. 123, No. 390, pp. 30-35, Feb. 2024.
• 佐田 悠生, 下田 将之, 佐藤 真平, 中原 啓貴. 畳み込みニューラルネットワークを用いた単眼深度推定のFPGA実装について, 電子情報通信学会技術研究報告, Vol. 119, No. 373, pp. 73-78, Jan. 2020.
• 倉持 亮佑, 佐田 悠生, 下田 将之, 佐藤 真平, 中原 啓貴. アンサンブル学習を用いたスパースCNNのFPGA実装に関して, 電子情報通信学会技術研究報告, Vol. 119, No. 373, pp. 67-72, Jan. 2020.
• 倉持亮佑, 下田将之, 佐田悠生, 佐藤真平, 中原啓貴. サーマル画像に対する歩行者検出とそのFPGA実装について, 電子情報通信学会技術研究報告, Vol. 119, No. 208, pp. 31-36, Sept. 2019.
• 佐田悠生, 下田将之, 佐藤真平, 中原啓貴. マルチパス構造を持つ意味的領域分割モデルのFPGA実装, 電子情報通信学会技術研究報告, Vol. 119, No. 457, pp. 49-54, May 2019.
• 下田将之, 佐藤真平, 中原啓貴. ディープニューロ・ファジィによる偽陰性数の削減とその専用回路のFPGA実装の検討, 第32回多値論理とその応用研究会, Jan. 2019.
• 佐田悠生, 下田将之, 佐藤真平, 中原啓貴. Intel社OpenCLを用いた3状態CNNの実装に関して, 第32回多値論理とその応用研究会, Jan. 2019.
• 佐田悠生, 下田将之, 佐藤真平, 中原啓貴. Intel OpenCLを用いた3状態YOLOv2のFPGA実装について, 電子情報通信学会技術研究報告, vol. 118, no. 340, pp. 7-12, Dec. 2018.
• 中原啓貴, 下田将之, 佐藤真平. 重み3状態ディープニューラルネットワークを用いた一般物体アルゴリズムYOLOv2のFPGA実装法について, 第41回 多値論理フォーラム, Sept. 2018.
• 下田将之, 佐藤真平, 中原啓貴. ディープニューロ・ファジィによる偽陰性数の削減とそのFPGA実装に関して, 電子情報通信学会技術研究報告, vol. 118, no. 165, pp. 211-216, July 2018.
• 中原啓貴, 下田将之, 佐藤真平. 3状態CNNを用いたYOLOv2のFPGA実現に関して, 電子情報通信学会技術研究報告, vol. 118, no. 63, pp. 87-92, May 2018.
• 下田将之, 佐藤真平, 中原啓貴. イベント駆動カメラを用いた物体検出システムのFPGA実装に関して, 電子情報通信学会技術研究報告, vol. 118, no. 63, pp. 81-86, May 2018.
• 下田将之, 佐藤真平, 中原啓貴. 全2値化畳み込みニューラルネットワークとそのFPGA実装について ～ FPT2017デザインコンテスト参加報告 ～, 電子情報通信学会技術研究報告, vol. 117, no. 379, pp. 7-11, Jan. 2018.
• 下田将之, 佐藤真平, 中原啓貴. ディープニューロファジィの性能評価に関して, 第31回多値論理とその応用研究会, Jan. 2018.

学位論文

• Gap Channel Routing in VLSI Physical Design,  Thesis,  Institute of Science Tokyo, 
• Gap Channel Routing in VLSI Physical Design,  Summary,  Institute of Science Tokyo, 

[ BibTeX 形式で保存 ]    [ 論文・著書をCSV形式で保存 ]    [ 特許をCSV形式で保存 ]