

論文 / 著書情報  
Article / Book Information

題目(和文)	
Title(English)	Multi-FPGA based Prototyping Framework for Emerging Manycores
著者(和文)	高前田 (山崎) 伸也
Author(English)	Shinya Takamaeda-Yamazaki
出典(和文)	学位:博士(工学), 学位授与機関:東京工業大学, 報告番号:甲第9554号, 授与年月日:2014年3月26日, 学位の種別:課程博士, 審査員:吉瀬 謙二,横田 治夫,宮崎 純,金子 晴彦,渡部 卓雄
Citation(English)	Degree:Doctor (Engineering), Conferring organization: Tokyo Institute of Technology, Report number:甲第9554号, Conferred date:2014/3/26, Degree Type:Course doctor, Examiner:,,,,,
学位種別(和文)	博士論文
Category(English)	Doctoral Thesis
種別(和文)	審査の要旨
Type(English)	Exam Summary

## 論文審査の要旨及び審査員

報告番号	甲第	号	学位申請者氏名	山崎 伸也		
論文審査 審査員		氏名	職名		氏名	職名
	主査	吉瀬 謙二	准教授		渡部 卓雄	准教授
	審査員	横田 治夫	教授	審査員		
		宮崎 純	教授			
		金子 晴彦	准教授			

### 論文審査の要旨 (2000 字程度)

本論文は「Multi-FPGA based Prototyping Framework for Emerging Manycores (次世代メニーコアのためのマルチ FPGA ベースプロトタイプングフレームワーク)」と題し、英文 5 章から構成されている。

第 1 章「Introduction」では、マイクロプロセッサ性能および電力効率の更なる向上のために、単一のチップに複数のコアを集積するマルチコア、そして、更に多数のコアを集積するメニーコアのアプローチへ移行していることを述べている。メニーコア時代の新たなアーキテクチャを採用するプロセッサの評価を行うシミュレーション環境として、FPGA を用いたプロトタイプングが有望であることを述べている。本論文の目的として、新しいプロトタイプングフレームワークを提案することを述べ、その概要を示している。提案するフレームワークでは、シミュレーション対象のプロセッサが搭載するコア数の増加に対するスケーラブルなシミュレーション速度の達成と、対象プロセッサと FPGA システムが持つリソース量・種別の乖離に起因するシステム開発の複雑性の低減を実現する。

第 2 章「Background」では、研究の背景として、これまでに広く用いられてきたソフトウェアによるプロセッサシミュレータと FPGA を用いたプロトタイプングシステムに関する調査を行い、関連研究をいくつかのカテゴリに分類するとともに、それぞれの特色について議論している。また、これらの議論を踏まえて、本研究で取り組むアプローチを示している。

第 3 章「ScalableCore System: A Multi-FPGA based Processor Simulation Platform」では、多数の FPGA を用いたシミュレーションシステムの構築方式である ScalableCore システムを提案し、その具体的なアーキテクチャについて述べている。これまでの FPGA ベースのプロセッサシミュレータでは、シミュレーション対象のコア数が増加するに従って、シミュレーション速度が低下する。これに対して、拡張可能な FPGA アレーアーキテクチャを提案し、その上にシミュレーション対象のメニーコアプロセッサを分割実装する。これにより、シミュレーション対象のコアの数が増加しても、シミュレーション速度が低下することなく、高速にシミュレーションできることを示している。また、提案方式に基づく FPGA プラットフォームを開発し、メニーコアプロセッサのタスク配置問題に関する評価において、シミュレーションが大幅に高速化されることを示している。

第 4 章「flipSyrup: An FPGA-based Flexible Prototyping Methodology」では、抽象化によるプロトタイプングシステムのデザイン方式の flipSyrup を提案する。この提案方式では、FPGA を用いたプロセッサプロトタイプングにおいて、シミュレーション対象プロセッサが本来持つハードウェアリソースと、実際の FPGA が持つリソースの間の乖離を吸収する。また、FPGA が持つメモリシステムと FPGA 間通信という 2 種類のリソースを、高速にアクセス可能な理想的なインターフェースとして抽象化し、シミュレータ設計者に提供する。これにより、実際の FPGA プラットフォームが持つリソースを意識せずに、理想的なハードウェアリソースを想定してプロセッサのモデリングを行うことが可能となる。また、抽象化を用いて設計されたプロセッサの RTL デザインを、実際の FPGA に実装可能なシステムに自動的に変換するための Python ベースのツールチェーンを開発した。まず、一般的な大規模 FPGA を搭載する評価ボード上で提案方式の評価を行い、大容量のオンチップメモリを搭載する理想的な FPGA のシミュレーション速度の約半分という、高い速度が達成可能であることを示している。次に、提案方式を上述の ScalableCore システムに適用・評価し、抽象化の元に自動的に合成されたシミュレーションシステムが、手実装によるシミュレーションシステムと同等の高いシミュレーション速度を達成することを明らかにしている。

第 5 章「Conclusion」では、本論文をまとめるとともに、今後の展望について述べている。

以上を要するに、本論文は、スケーラブルなシミュレーション速度と高い開発効率を両立するプロトタイプングフレームワークを提案し、提案方式を実現する FPGA プラットフォームとソフトウェアツールチェーンの開発を通じて、その有用性を明らかにしている。その成果は、今後の計算機アーキテクチャ研究に対して、工学的・工業上貢献するところが大きい。よって本論文は博士 (工学) の学位論文として十分価値があると認められる。