

論文 / 著書情報
Article / Book Information

題目(和文)	$\Delta \Sigma$ 変調に基づいたPWM 変換に関する研究
Title(English)	Study on pulse width modulation conversion based on delta-sigma modulation
著者(和文)	李蔚波
Author(English)	weibo li
出典(和文)	学位:博士(工学), 学位授与機関:東京工業大学, 報告番号:甲第9551号, 授与年月日:2014年3月26日, 学位の種別:課程博士, 審査員:黒澤 実,中村 健太郎,杉野 暢彦,篠崎 隆宏,中本 高道,樋口 俊郎
Citation(English)	Degree:Doctor (Engineering), Conferring organization: Tokyo Institute of Technology, Report number:甲第9551号, Conferred date:2014/3/26, Degree Type:Course doctor, Examiner:,,,,,
学位種別(和文)	博士論文
Type(English)	Doctoral Thesis

学位論文

$\Delta\Sigma$ 変調に基づいた PWM 変換に
関する研究

Study on pulse width modulation
conversion based on delta-sigma
modulation

東京工業大学

李 蔚波

2014 年 3 月

目次

第 1 章	序論	1
1.1	はじめに	1
1.2	1 ビットデジタル制御	3
1.3	1 ビット信号と PWM 信号	5
1.3.1	1 ビット信号	5
1.3.2	PWM 信号	10
1.4	1 ビット信号を PWM 信号に変更する既存技術	17
1.4.1	三角比較法	17
1.4.2	PGM 方式	19
1.4.3	Equibit 技術	20
1.5	研究目的	20
1.6	論文の構成	21
第 2 章	$\Delta\Sigma$ 変調に基づいた自励発振 PWM 変換器	23
2.1	変換方法の提案	23
2.2	1 次自励発振 PWM 変換器	24
2.2.1	構造設計	24
2.2.2	動作原理	25
2.2.3	変換結果の検証	27
2.2.4	ヒステリシス幅によるスイッチング周波数の制御	34
2.2.5	PWM 信号のスペクトル解析について	34
2.3	2 次自励発振 PWM 変換器	37
2.3.1	シンプルな 2 次自励発振 PWM 変換器の構成	37
2.3.2	不安定現象	38
2.3.3	PI 補償の導入	39
2.4	まとめ	39
第 3 章	自励発振 PWM 変換器の安定性	41
3.1	開ループ解析による安定性考察	41
3.1.1	1 次自励発振 PWM 変換器の開ループ特性	42

3.1.2	2 次自励発振 PWM 変換器の開ループ特性	43
3.2	記述関数法による安定性考察	50
3.2.1	記述関数法	50
3.2.2	記述関数法を自励発振 PWM 変換器への適用	53
3.2.3	記述関数法による自励発振 PWM 変換器の安定判別	55
3.2.4	安定な 2 次自励発振 PWM 変換器の試み	60
3.2.5	記述関数法の精度確認	64
3.2.6	最適なパラメータの選定	65
3.3	PI 補償を加えた 2 次自励発振 PWM 変換器の出力確認	67
3.3.1	変換結果の確認	67
3.3.2	スイッチング周波数とヒステリシス幅の関係の検証	68
3.4	まとめ	71
第 4 章	自励発振 PWM 変換器の特性	73
4.1	過渡応答による即応性の評価	73
4.1.1	1 次自励発振変換器の過渡応答	73
4.1.2	2 次自励発振変換器の過渡応答	75
4.2	PWM 信号精度の検討	78
4.2.1	入力電力への依存	78
4.2.2	入力周波数への依存	80
4.2.3	1 ビット信号の精度との関係	85
4.3	入力振幅に対するスイッチング周波数の変化	86
4.4	高精度化の試み	87
4.4.1	3 次高調波歪みが起きる現象	88
4.4.2	アップサンプリングによる改善	90
4.4.3	PID 補償器の導入による改善	93
4.4.4	高次化による改善	97
4.4.5	零点シフトによる改善	101
4.5	マルチビット入力への適応性	104
4.5.1	PWM 信号の確認	105
4.5.2	マルチビット入力に対する PWM 変換器の特性	105
4.6	まとめ	109
第 5 章	外部キャリア信号による多相同期	111
5.1	外部キャリア信号の導入	111
5.2	1 次同期型 PWM 変換器	112
5.2.1	キャリア信号の選定	114
5.2.2	出力信号の確認	115

5.3	2次同期型 PWM 変換器	117
5.3.1	パラメータの選定	117
5.3.2	PI 補償を加えた同期型 2 次 PWM 出力の確認	118
5.4	まとめ	119
第 6 章	PWM 変換器の実装	121
6.1	FPGA による自励発振 PWM 変換器の回路設計	121
6.1.1	1 次自励発振 PWM 変換器の実装	122
6.1.2	2 次自励発振 PWM 変換器の実装	125
6.2	三相ブラシレス DC モータ駆動システムへの応用	132
6.2.1	実装システム	133
6.2.2	FPGA による演算回路の設計	135
6.2.3	スイッチング周波数固定による同期効果比較	136
6.3	まとめ	140
第 7 章	結論	141
	謝辞	143
	参考文献	145
	関連発表	151

第 1 章

序論

1.1 はじめに

21 世紀はロボットの世紀ともいわれている。特に日本における少子化との社会問題に連れ産業用ロボットが先行して発達している。産業用ロボットは工場無人化、自動化などの用途として開発されており、主に、搬送、溶接、塗装等の作業をロボットが担っている。組み立てラインでの繰り返し作業もロボットに任せることで、人間は重労働、単純で面倒な作業から開放される。また、高所、水中、宇宙等危険な条件で行う作業もロボットに任せることによって人の安全を守る。ロボットが社会のあらゆる場面で重要な役割を果たしている。今後のロボットには、医療や社会福祉分野での活躍を期待されるアシスタントロボットが研究され、一般家庭や生活環境内で使用するパーソナルロボットの研究開発も行われている。これらのロボットには絶対安全性、また高価でないことが求められる。実現するための一つポイントはモータ制御技術にある。高速応答、高分解能なモータ制御が必要とされ、耐ノイズ性も安全に関わる。コストの面では回路の簡素化がポイントとされるだろう。前述の工場無人化を実現するためのもう一つの要素は工作機械というものである。工作機械は自動車、スマートフォン、時計などの金属部品加工に使われている。例えば、自動車に使うインペラ、スマートフォンの筐体、時計のギア等の加工には工作機械が欠かさない存在である。ロボットと融合して、部品製造工場の無人化が図られている。科学技術が高速発展する中、各分野に使われる部品に対する精度要求も高まり、精密な部品、滑らかな加工面が必要とされている。工作機械に対して、滑らかに動作する一方、ナノ単位で位置決めする等の高精度制御が要求される。このような工作機械に対する要求を果すためには、高精度、高速応答、高分解能なモータ制御技術が必要とされる。

高精度、高速応答、高分解能なモータ制御は、フィードバックループを持つフルディジタル制御システムによって実現できるが、このフルディジタル制御システムを実現する手法はマルチビットによりデジタル信号処理等がある。図 1.1 に示したように、制御する対象から得られた制御量を検出器により検出された検出量をフィードバックして、目標値との差を偏差とし、これを小さくするには、ビット数を増やせばよく、応答速度を上げるには、変換速度を速くすればよい [1]。マルチビットデジタル信号制御系を設計する際には、制御系の安定性についてはもちろんであるが、最小分解能と応答周波数についても考慮し、サンプリング周波数




図 1.1 マルチビットデジタル制御ループ

とビット数を決定する。マルチビットデジタル信号を用いた制御ループでは、検出したマルチビットデジタル信号は数百 MHz 程度で演算されるが、この処理ループの帯域は、検出手段で決まる。検出器の分解能と帯域が、制御ループの分解能と帯域を決める要素となる。検出器については、同じ位置決め精度またはコストが同じであるならば、分解能と変換速度には反比例の関係がある。したがって、より高速分解能も高い検出器が必要である時は、注目している部分以外の分解能も向上して、データ量の増大につながり、より高価な変換器を必要とする。また、これに合う A/D 変換器が存在すれば、問題なく実現できる。しかし、存在しない場合は、複数の A/D 変換器を利用するか、ビット数またはサンプリング周波数を犠牲にしなければならない。A/D 変換器の変換速度 (f_s : サンプリング周波数) とビット数 (N : ビット数) には反比例の関係がある。より高速に、より高分解能な制御を行うことは、このときの定数 $N \times f_s$ が大きいものを選択して使うことを意味する。しかし、従来の A/D 変換器 (1 ビット A/D 以外) の構造により、高ビット数 (例え 24 ビット) の A/D 変換器のサンプリング周波数が数 100kHz 程度である [2]。つまり、帯域を広くするためにサンプリング周波数をあげると、A/D 変換器の制限により、分解能が低下する。このような試行錯誤に対して、1 ビットデジタル信号処理による制御方式が提案されている。

本章では、高精度・高速応答・高分解能なモータ制御を実現するために、1 ビットデジタル制御システムの有効性を紹介する。1 ビットデジタル制御システムの実現に、1 ビット信号を PWM 信号に変更する必要性を検討している。PWM 信号と 1 ビット信号の特徴を説明し、1 ビット信号を PWM 信号に変更する既存技術を紹介している。そして、本研究の目的について述べる。




図 1.2 1 ビットデジタル信号処理ループ

1.2 1 ビットデジタル制御

1 ビットデジタル信号処理は音声、通信 [3, 4]、センサ [5]、計測 [6, 7] 等の様々な分野で今日広く使われている。その中、1 ビットデジタル信号処理を用いた制御システムの研究が行われている。

1 ビットデジタル信号による制御方式をはじめに提案したのは、文献 [8] である。これは 1 ビットデジタル制御と呼ばれる。ここでの 1 ビットデジタル信号とは、1 ビット量子化器を持つ $\Delta\Sigma$ 変調器によって変調された出力信号である。1992 年頃から始まったと思われる「1 ビット信号処理」及び「1 ビット制御」の研究は、各種線形演算アルゴリズムの提案、ハードウェア実装方法の検討という段階を踏みながら、早い段階から実際の制御を対象にし始められた [9]。磁気軸受けの制御 [10]、ボイスコイルモータの位置決め制御 [11] などが主立った成果である。1 ビット信号処理で古典的な PID 制御手法を実現し、「制定時の分解能が通常のデジタル制御より高くなる」ことが突き止められた。その後ブラシレスモータの三相電流制御 [12] に応用された。エンコーダ内挿器の設計と検討 [13, 14, 15, 16] も行われた。しかしインバータ駆動に必要な PWM (Pulse Width Modulation) 生成器が足を引張ったためか、既存のシステムとの制御性能の差を明確に示すまでには至っていない。その後、このシステムは d-q 座標系でのベクトル制御 [17] に発展した。しかし乗算器・ $\sin$, $\cos$ 関数 [18] の開発計画の遅れが重なる。代替手法によりシステムは一応の完成を見ながらも制御性能の検証までは行われず、現在に至っている。現在のアプローチは、根本的な足枷を外す (or 軽くする) ことにある。すなわち、モータ駆動において欠かせない PWM インバータのために、いかにポテンシャルを損なうことなく PWM パルスを生成するかが研究課題である。




図 1.3 1 ビットデジタル信号処理を用いた制御システム

1 ビットデジタル制御は、検出器に 1 ビットデジタル信号 A/D 変換器を使い、補償演算をすべて 1 ビットデジタル信号で行う方法である。変換速度と分解能が反比例することから考え、1 ビットデジタル信号にすると、一番分解能が粗いが、変換速度は一番速いといえる。マルチビットデジタル信号に比べて帯域は広いが、分解能は低い。 $\Delta\Sigma$ 変調は、周波数の低い領域では量子化誤差を小さく (分解能が高く)、高い領域では量子化誤差を大きく (分解能が低く) なるようにする。この信号を用いて制御ループを作ると、図 1.2 のようになる。これにより、A/D 変換器をより高価な製造技術を使ったものではなくても、仕様を満たすことができる。また、検出器から補償演算まで、帯域を落とすことなく演算できる。分解能と帯域については、最終段の例えば LPF (ローパスフィルタ) などで調節することができる。この方式のメリットは、低周波数では高分解能でかつ帯域が広いために、低速時の分解能と高速時の応答性を満たし、高速での分解能が劣化することでこの特性を実現する。したがって、必要な特性を満たしている。マルチビット制御では、仕様を満たすために不要なデータの増大が起こるが、このデータはどのような役に立っているかという次のようになる。すなわち、ある位置に位置決めする制御を考えたときに、目標値との偏差を小さくすることが目的だとすると、その目的値までに収束する際の、アナログ制御との軌跡との偏差が小さくなるように制御されているということである [1]。

図 1.3 は 1 ビットデジタル信号処理を用いた制御システムである。PWM コンバータにおいて、通常の三角波比較法を参照した 1 ビット PWM 変換手法が考案されていた [12]、[17]。三角波比較法では、高調波成分が多く、高調波歪みが高かった。フィルタを使うことで遅延が大きく発生する。1 ビット PWM 変換手法が期待出来る程な結果が得られなかったように。それに対して、菅原らがシングルビット PWM 変換方式を提案した [24]。この方法では、 $\Delta\Sigma$ 変調器にフィードフォワードを追加した構造になり、比較器は 1 ビット量子化器のままである。そのフィードフォワード部分は、部分積分器となっている。入力信号を別途に部分積分演算をさせ、得られた値を比較器 (1 ビット量子化器) の入力の一部となる。つまり、比較器の入力は $\Delta\Sigma$ に従来の Σ の積分値と別ルートに追加した部分積分値との二つの要素になる。出力のスペクトル解析結果により、ノイズシェーピングの特徴が見られたが、スイッチング周波数の分布がかなり広く、信号帯域内の高調波も多かった。1 ビット信号を高精度に PWM 信

号に変換する方法を考えなおす必要があった。

1.3 1 ビット信号と PWM 信号

1.3.1 1 ビット信号



$\Delta\Sigma$ 変調は、1960 年代初めに猪瀬と当時学生であった安田らによりノイズシェーピングの概念と共に提案された [19]。ループフィルタに積分器を用い、量子化器にはシュミットトリガーを用いて、積分回路と量子化誤差のフィードバック回路構成により、量子化雑音は高域に集中し、通過帯域のダイナミックレンジを向上させ、全体を高速に動作させることを図った。しかし、 $\Delta\Sigma$ 型 A/D 変換方式が注目されるようになったのは、1985 年頃からだ。近年の半導体技術の発達や精度の必要なアナログ的な部分が少ないなどの点から音声処理用の AD 変換 (ADC) 及び DA 変換 (DAC) で多用されている [20, 21]。その後、早稲田大学理工学研究所の山崎芳男より、高速標本化 1 ビットデジタル信号処理のオーディオへの応用が考案提唱された。録音時も再生時も高速標本化 1 ビット量子化するならば、わざわざ Pulse Code Modulation (PCM) 信号に変換せずにそのまま伝送すれば特性が良くなる。その理屈から新しい高音質フォーマットである SACD (Super Audio CD) に用いられている DSD (Direct Stream Digital) は生まれた。

高速標本化する 1 ビットデジタル信号処理は、 $\Delta\Sigma$ 変調とオーバーサンプリングにより、アナログ・デジタル間のデータ変換を高分解能で実現する技術として今日広く使われている。 $\Delta\Sigma$ 変調は、特定周波数帯域の量子化誤差を抑制するノイズシェーピング、及び必要最低限のナイキスト周波数より高いレートでサンプリングするオーバーサンプリングにより、比較的簡単な量子化回路を用いながらも高精度な信号変換を実現できる。1 ビットという極小ビット数量子化器を用いることで、1 ビット信号が出力される。

$\Delta\Sigma$ 変調

図 1.4 に誤差フィードバック構造の $\Delta\Sigma$ 変調器の一般的な構成を示す。 H は、積分器や積算ブロックによる誤差フィルタである。入力を差分化した後にループフィルタで積算するのでデルタシグマ ($\Delta\Sigma$) と呼ばれている。 $\Delta\Sigma$ 変調は過去の情報と入力信号に応じて適当な量子化出力を決める。結果として、量子化誤差の周波数分布が操作され、主に高周波数領域に集中される。図 1.5 に誤差フィードバック構造の 1 次 $\Delta\Sigma$ 変調器の一般的な線形モデルを示す。量子化器の前後の信号から加えられてた量子化誤差を計算し、誤差フィルタ H を通してフィードバックする構造となっている。離散時間系で考えると、最も単純な誤差フィルタは 1 遅延要素であり、 z 領域表現では $H(z) = z^{-1}$ と書ける。非線形要素である量子化器を、その入力に量子化誤差 e を加える加算であると捉えると、この系は線形近似され、 z 領域の伝達関数で次のように書き表される：

$$\begin{aligned} Y(z) &= U(z) + (1 - H(z))E(z) \\ &= U(z) + (1 - z^{-1})E(z) \end{aligned} \quad (1.1)$$


図 1.4 1 ビット $\Delta\Sigma$ 変調器のブロック線図図 1.5 1 ビット $\Delta\Sigma$ 変調器の線形モデル

式 (1.1) にある $1 - H(z)$ は量子化誤差信号にかかる伝達関数であるため誤差伝達関数 (NTF: noise transfer function) と呼ばれる。出力信号は入力信号と NTF により伝達された誤差の和であり、誤差伝達関数が量子化誤差を「ノイズシェーピング」して出力に内包させることを意味している。例示した最も単純な誤差フィルタによるノイズシェーピングの結果は、 $NTF(z) = 1 - z^{-1}$ が 1 遅延分との差分を意味するので、周波数分布は微分特性をもつこととなる。量子化誤差が白色性雑音とみなせれば、出力信号が持つノイズシェーピングされた量子化誤差は高周波数ほど大きく、逆に低周波数では小さく分布することになる。この 1 階微分の特性が得られる $\Delta\Sigma$ 変調器は 1 次と言われる。誤差フィルタ H は二つ遅延要素を持つ場合、 $NTF(z) = (1 - z^{-1})^2$ となり、2 階微分の特性が得られ、2 次 $\Delta\Sigma$ 変調器と呼ばれる。

z 領域における式 (1.1) は周波数領域で z を $e^{j2\pi fT}$ で置き換えることにより、周波数領域における式になる。特にノイズ伝達関数 NTF の利得は以下ようになる。

$$|NTF(e^{j2\pi fT})| = |1 - e^{-j2\pi fT}| = 2\sin\pi fT \quad (1.2)$$

ただし、 $T = 1/f_S$ 。周波数 f_S はサンプリング周波数である。この周波数特性がノイズシェー

図 1.6 1 次と 2 次 $\Delta\Sigma$ の NTF

ピングの効果となる。2 次 $\Delta\Sigma$ の場合、NTF の絶対値の 2 乗は次のように表せる。

$$|NTF(e^{j2\pi fT})|^2 = (2\sin\pi fT)^4 \quad (1.3)$$

1 次と 2 次 $\Delta\Sigma$ の NTF の絶対値を図 1.6 に比較し示す。低周波数域で、1 次 $\Delta\Sigma$ の NTF は 20 dB/dec の傾きであるが、2 次 $\Delta\Sigma$ の NTF は 40 dB/dec の傾きである。低帯域内の量子化雑音が 2 次の方が少ないが、高周波数域では 2 次の場合の NTF の利得が大きいため、出力における量子化雑音の総パワーは 2 次のほうが大きくなる。

オーバーサンプリング

連続的に変化するアナログの元信号を離散時間信号であるデジタル信号へ変換する (ADC) 際、標本化 (サンプリング) 定理が用いられる。標本化周波数の選定において、元信号に含まれる周波数成分の最大値 f_0 はその信号の変換に必要なサンプリング周波数 f_S の条件が以下のよう得られる。

$$f_S \geq 2f_0 \equiv f_N \quad (1.4)$$

必要なサンプリング周波数 f_S の下限 f_N は一般にナイキストレートと呼ばれる。オーバーサンプリングとは、通常のサンプリング周波数を整数倍の高い周波数を用いることである。ナイキストレート以上のサンプリングレートで標本化・量子化を行い、その後、不要帯域成分のフィルタリングと信号の間引き (ダウンサンプル) によってナイキストレートまで信号レートを下げるというデータ変換手法がオーバーサンプリング変換である。特に音声信号を扱う際、普通の方法では、最高変換周波数とナイキスト周波数が接近している場合が多いため、急峻なアンチエイリアシング・フィルタが要求されるのに対して、サンプリング周波数が高いため、

ノイズ除去などが簡便になり、音質劣化を軽減することができる。また、高い周波数の信号を除去する際に、AD 変換の時のデータより量子化ビット数の多いデータに変換できる。

オーバーサンプリングの度合いはサンプリングレート f_S とナイキストレート f_N との比で表される。これはオーバーサンプリング比と呼ばれ、次式で定義される。

$$OSR = \frac{f_S}{f_N} = \frac{f_S}{2f_0} \quad (1.5)$$

量子化による影響に焦点をあてることとすると、量子化による精度への影響は量子化誤差 (雑音) 電力と信号電力の比、SQNR(Signal-to-Quantization-Noise Ratio) として表現される。オーバーサンプリングによる SQNR の影響は、次式で表現される。

$$SQNR = \frac{3}{2}(2^m - 1)^2 OSR \quad (1.6)$$

ただし、 m は mbit へのデジタル変換であること。 $m \gg 1$ と仮定し、デシベル (dB) で表せば次式が得られる。

$$SQNR \approx 6.02(m + 0.5\log_2 OSR) + 1.76 \text{ (dB)} \quad (1.7)$$

式 (1.7) は、ビット数あたり約 6dB の精度改善効果があるのに対し、オーバーサンプリングは OSR を 2 倍にする毎に約 3dB、つまり 0.5 ビット相当の信号精度改善効果が得られることを意味している。これが通常の ADC においてオーバーサンプリングを用いることの効果である。

PDM 信号

1 ビット信号は、パルス密度変調信号 (PDM: Pulse Density Modulation) である。アナログ信号をパルスの列に変調してデジタル信号にする方式の一である。パルスであり、見た目は PWM 信号と一見同じに見えるが、特性は全く違う。PDM 信号は、アナログ信号をサンプリング周波数で一定時間毎に分割し、振幅の大きさを一連のパルスの粗密で表す。一方、PWM 信号は、振幅の大きさをパルス幅のデューティサイクルで表す。

一般にアナログ信号から変換されたデジタル信号は、パルス符号変調 (PCM: Pulse Code Modulation) フォーマットというデジタル信号にある。PDM 信号を述べる前に、PCM 信号について簡単に説明する。PCM はオリジナルのアナログ信号を標本化 (サンプリング)・量子化し、得られた信号の大きさを二進の数値データとして表現する。図 1.7 に PCM 信号の概念図を示す。時間軸の刻みの細かさは標本化周波数で、信号レベルの刻みの細かさは 2 の補数形式のデジタル値の量子化ビット数で決まる。PCM 信号の分解能は、信号のビット長によって決まる。

PCM 信号が多値の信号であることに対して、PDM 信号は図 1.8 に示すように量子化ビット数が極小で、1 ビットしかない。アナログ信号の振幅レベルを各信号のビット列の密度で表す。各ビットの周期を標本化周期として考えると、この周期を短く、つまり標本化周波数を高くすれば、信号の精度が良くなる。前述のオーバーサンプリングの裏付けとなる。

この 1 ビット信号に対して、量子化ビット数が 1 より大きいデジタル信号はマルチビットとも呼ばれている。PCM 信号の定義において、量子化数が 1 ビットしかないことは、理想的




図 1.7 PCM 信号




図 1.8 PDM 信号 (1 ビットデジタル信号)

な量子化を実現したとしても、多く量子化雑音が存在するため、分解能が低いと思われる。ただし、 $\Delta\Sigma$ 変調を用いることで、単純な量子化操作が入力に応じて出力を決定するのに対し、 $\Delta\Sigma$ 変調は過去の情報と入力信号に応じて適当な量子化出力を決める。その結果、単純な量子化が白色雑音となるのに対して、 $\Delta\Sigma$ 変調による量子化では量子化誤差の周波数分布を操作し、量子化器によって重畳される量子化雑音をフィードバックすることにより、その周波数分布を白色性から高周波数で立ち上がる分布特性に変化させる [20]。結果として、信号帯域内の誤差電力を減少させることができる。この量子化誤差の周波数分布を操作する効果は通称のノイズシェーピングのことである。




図 1.9 三角波比較方式の PWM 変換器のブロック線図

1.3.2 PWM 信号

PWM 信号を発生するために、主に二つタイプの発生器が用いられている。外部キャリア信号により発生する PWM 信号の周波数を決める方式で、通称他励型 PWM 変換器と、外部キャリア信号を持たない方式で、通称自励型 PWM 変換器がある。ここでは、一般に用いられている他励型 PWM 変換器を紹介する。

他励型 PWM 変換器に使用されるキャリア信号はニーズによって、三角波やのこぎり波が用いられている。ここで、三角波の使用例を紹介する。図 1.9 は古典的な三角波方式 PWM 変換器である。図に示すように、コンパレータで三角波と入力信号を比較して、PWM 信号を生成する。PWM 信号のスイッチング周波数は三角波の周波数で決める。この変換動作を図 1.10 に示す。入力信号が三角波よりも大きい場合、コンパレータが “Hi” 出力する。逆に、入力信号が三角波よりも小さい場合、コンパレータが “Low” を出力する。この折り返しによって、入力信号の振幅情報がパルス幅 (時間情報) に変換され、入力信号のレベルによって出力パルスの時間幅も広くなる。よって、PWM 信号のデューティ比が入力信号レベルによって、変調される。即ち、入力信号情報は PWM 信号のデューティ比で表すことが出来る。

図 1.11 は元の入力信号と PWM の信号を重ねた波形図を示す。見た目上も、周期内の PWM 信号のデューティ比は入力信号レベルによって変化していることを見とれる。PCM、DSD 信号と比べる為に、PWM 信号を離散システムにおいて考えると、PWM 方式では、図 1.11 に示すように、標本化周期内でパルスの幅を変化させて、多値レベルを表現するさせるように考えられる [25]。レベル数を多くすれば各標本化時刻での量子化誤差が少なくできる。しかし、各ビットの幅を制御するクロック周波数がレベル数と標本化周波数の積になるため、クロック周波数と標本化周波数を決めると、レベル数が上げられない。例えば、クロック周波数が 12.5MHz として、標本化周波数が 312.5kHz であるとき、レベル数が 40 になる。デジタル信号処理において、クロック周波数をサンプリング周波数として、標本化周波数を PWM 信号のスイッチング周波数として考えればよい。そのため、標本化時刻からのずれに起因するノイズの影響を受けやすくなる。




図 1.10 三角波比較方式により PWM 信号の生成




図 1.11 PWM 信号の例 (ここでは、最小パルス幅を量子化レベル幅として換算して縦軸に表現した。)

理想的な PWM 出力

仮に、三角波が完全にリニアな信号であり、コンパレータのゲインが非常に高く、コンパレータの伝播遅延時間をゼロに仮定すると、PWM 出力は次の式で与えられる [33],[34]。

$$y(t) = V\{M\cos\omega t + f(t) + g(t)\} \quad (1.8)$$

$$f(t) = 4 \sum_{m=1}^{\infty} \frac{J_0(Mm\pi/2)}{m\pi} \sin(m\pi/2) \cos(m\omega_{car}t) \quad (1.9)$$

$$g(t) = 4 \sum_{m=1}^{\infty} \sum_{n=-\infty}^{\infty} \frac{J_n(Mm\pi/2)}{m\pi} \sin((m+n)\pi/2) \cos(m\omega_{car}t + n\omega t) \quad (1.10)$$




図 1.12 マルチビット入力 PWM 変換器のブロック線図

ただし,

M : 変調指数 ($\frac{\text{入力信号振幅}}{\text{三角波振幅}}$, $0 \leq M \leq 1$)

V : PWM 信号のレベル値

$\cos \omega t$: 入力信号

ω_{car} : 三角波の角周波数

J_n : n 次ベッセル関数

式 1.8 はの $f(t)$ と $g(t)$ は不要成分である。 $f(t)$ は三角波の基本波と奇数次高調波成分で、 $g(t)$ は三角波と入力信号の変調積である。三角波周波数を入力信号周波数の 20 倍程度以上に設定すれば、出力段 LPF によって不要成分を十分減衰させられる。式 1.9 と式 1.10 のどちらも入力信号の高調波成分 $\cos n\omega t$ を含まない。つまり、図 1.9 の PWM は理想的に歪まないことになる。しかし、現実には、入出力非直線歪み及び変調指数 “M” に応じた歪みなどが生じる。

マルチビット入力信号を PWM 信号への変調

三角波を用いたマルチビット PWM 変換器のブロック線図を図 1.12 に示す。マルチビット入力信号のサンプリング周波数が三角波と同期するために、アップサンプリング或いはアンダーサンプリングをする場合があるが、ここでは同じシステムで同じサンプリング周波数を設定する。

図 1.12 に示した PWM 変換モデルを用いて、Matlab でシミュレーションにより出力の検証を行った。得られた時間波形を図 1.13 に示す。オリジナルのアナログ入力、振幅 0.4 周波数 1kHz の正弦波である。三角波は振幅 1.0、周波数 30kHz としたまた、マルチビット入力信号のビット数を無限大とし、サンプリング周波数も大きめの 50MHz に設定した。図 1.13 の “T” は $f_S/f_i n=50000$ samples である。図 1.14 は図 1.13 の初期約 T/4 の拡大図である。入力の “0” 付近では PWM 信号デューティ比が 50% であり、振幅の 0.4 に近づく程、デューティ




図 1.13 三角波方式のマルチビット入力と PWM 出力の時間波形




図 1.14 左図の一部の拡大 (PWM 信号のスイッチング周波数:30kHz)

比が大きくなる様子が分かる。

PWM 信号のデューティ比ヒストグラムとスペクトル解析でマルチビットにより変換された PWM 信号を解析してみる。また、今後の比較に使用するため、三角波の周波数はデジタルオーディオ機器に用いられる 312.5 KHz とする。PWM 信号は入力信号の振幅情報をデューティ比という時間情報に変換されるため、入力信号が正弦波の場合、変換された PWM 信号のデューティ比も正弦波周期の二分の一のような形を分布すると予測できる。入力信号の振幅 0.4、周波数 1kHz の正弦波、三角波は振幅 1.0、周波数 312.5kHz の場合、得られた PWM 信号のデューティ比分布を図 1.15 に示す。PWM 信号のデューティ比が予想通りに、正弦波の半周期のような形になっている。また、デジタルシステムによって、デューティ比の分布が離散的に分布している様子も分かる。

図 1.16 は PWM 信号のスイッチング周波数の分布ヒストグラムを示す。スイッチング周波数は三角波周波数の 312.5kHz に集中していることが分かる。つまり、三角比較法により得られた PWM 信号のスイッチング周波数は外部キャリア信号の三角波に依存することが分かる。他励発振タイプの呼び名の由来と思われる。

また、PWM 信号のスペクトルを図 1.17 に示す。スペクトル計算には出力データの 100 万点の離散フーリエ変換 (DFT) を用いた。この図から、サンプリング周波数を 50MHz と高くしたにも関わらず、ノイズフロアが -100[dB] に分布している。帯域を 20kHz にして、SN 比 (前述の SQNR) を計算すると、42.4dB である。また、入力信号に応じた基本波の奇数次、偶数次高調波により高調波成分が少なくないことがわかる。10 次高調波まで計算した全高調波歪み (THD: Total Harmonic Distortion) は 0.54% である。

前述の式 1.8 により、PWM 信号の精度が変調指数 “M” によって変換することを理論的にわかったが、ここで、実際のシミュレーション結果で検証する。図 1.18 は入力電力対全高調波歪み (THD) 特性である。THD は 10 次高調波成分まで計算する。ここで、サンプリング周波数が 50MHz である。入力として周波数が 1kHz の正弦波を与える。三角波の振幅を 1.0、周




図 1.15 PWM 信号のデューティ比の分布ヒストグラム (1kHz の正弦波入力、スイッチング周波数:312.5kHz)




図 1.16 PWM 信号のスイッチング周波数の分布ヒストグラム (三角波の周波数:312.5kHz)




図 1.17 三角比較方法によりマルチビット入力に応じる PWM 信号のスペクトル (スイッチング周波数: 312.5kHz)

波数を 312.5kHz にした。この図から、入力信号の振幅が 0.7 のとき、THD(0.16%) は一番良い値であることがわかる。つまり、変調指数 “M” が 0.7 である場合、PWM 信号の歪み特性が一番良いということである。

図 1.19 は、入力信号の周波数対全高調波歪みの測定値をグラフ化した例である。入力周波数が 400Hz であるとき、THD(0.2%) が一番良いことがわかる。また、400Hz より低い場合、THD がほぼ一様に分布し、400Hz を越えたあたりから急に THD の値が大きくなっている。周波数によって歪み率が変わらないのは、典型的な無帰還特性であるが、400Hz から急に悪くなる理由はまだ検討に至っていない。

本稿で、信号精度を表す SN 比という用語 SNR(Signal-to-Noise Ratio) や SQNR(Signal-to-Quantization-Noise Ratio) 及び信号歪みを表す全高調波歪み率 THD(Total Harmonic Distortion) が使用されている。それらの計算式は分野により違う場合がある。ここで、簡単に説明する。本稿で使う SN 比というのは、出力において、帯域内にある入力信号以外のすべてのスペクトル成分 N(高調波成分を含む。ただし DC を除く) の実効値と、出力時の入力信号の実効値 S の比の dB で表したものである。また、SQNR は具体的な成分に計算する意味で、値は SNR と一致する。SQNR というのは、量子化誤差電力 QN と信号電力 S の比になる。計算する式は次のように示す。

$$SQNR(or\ SNR) = 10 \times \log_{10} \left(\frac{C_1^2}{N^2} \right) [dB] \quad (1.11)$$

ただし、 C_1 は基本波成分；”N”は帯域内の全てのノイズ成分 (高調波成分を含む)。




図 1.18 入力信号電力対全高調波歪み (THD) 特性 (入力周波数:1kHz; スイッチング周波数:312.5kHz)




図 1.19 入力信号周波数対全高調波歪み (THD) 特性 (入力振幅:0.4; スイッチング周波数:312.5kHz)

全高調波歪み率 THD というのは、基本波以外の高調波成分の二乗の和の平方根と基本波成分の比を“%”または“dB”で表したものである。一般的には、最初の 6 つの高調波成分の実効値を計算すれば良いと言われている。最初の 6 つの高調波成分が支配的であるからだ。しかし、例外もあるので、異なるメーカーの各製品を比較する時、THD の算出方法に注意すべきである。本稿では、10 高調波まで計算している。スペクトルで高調波をノイズフロアより小さい場合、即ち、ある周波数に応じる成分が高調波かノイズが区別できない場合、その周波数に応じるノイズ電力を高調波成分として計算する。計算式は次のようになる。

$$THD = \frac{1}{C_1} \times \sqrt{\sum_{n=2}^{10} C_n^2} \times 100\%[\%] \quad (1.12)$$

ただし、 C_1 は基本波成分； C_n は第 n 次高調波成分。

1.4 1 ビット信号を PWM 信号に変更する既存技術

1 ビットデジタル制御システムにおいて、単に信号精度から見ると、1 ビット信号をそのまま使ったほうが良いと思われるが、数百 MHz 程高速にスイッチングする 1 ビット信号ではパワー素子の物理的な制限により、そのままパワードライブ回路を効率よく駆動できない。一方、数百 kHz でより低速にスイッチングする PWM 信号は一般的なドライブ手段として用いられている。1 デジタル制御システムにおいて、スイッチング回路を効率よく駆動するには、1 ビット信号を PWM 信号に変更することは一つ解決手法と考えられる。

1 ビット信号と PWM 信号はそれぞれ元の信号情報を保つ手法は違う。 $\Delta\Sigma$ 変調を用いた 1 ビット信号の場合、ビット列の密度で元の信号情報を表す。つまり、信号にもつ情報を 1 ビット信号のビット列の密度として時間軸上に保存される。この 1 ビット信号には量子化ノイズが多く含まれているが、ノイズシェーピングの操作により、低周波数信号帯域内のノイズが少なく、ローパスフィルタで簡単に復調できる。一方、PWM 信号では、パルス幅という時間情報に変換された 2 値デジタル信号で元の信号の情報を表す。この PWM 方式と 1 ビット方式では元の信号の表現方式が全く違うため、1 ビット信号を PWM 信号へ変換しようとした時、単純に 1 ビット信号のスイッチング周波数を下げるだけでは、PWM 信号に変換することが出来ない。1 ビット信号を PWM 信号に変更する手法は既に検討されている。三角比較法、PGM(Pulse Group Modulation) 方式、Equibit 技術は代表的な手法である。

1.4.1 三角比較法

1 ビット信号に対する三角波比較法 PWM 発生器が川上、積田により検討されていた [12]、[17]。基本は三角波比較法を用いて、1 ビット信号と三角信号を同じビット形態に揃えて、最後にアナログ信号で比較することで PWM 信号を生成する考えであった。実現方法の違いにより、“シングルビット/マルチビット変換方式”と“三角波 1 ビット変換方式”があった。




図 1.20 1 ビット信号/マルチビット変換方式 PWM 変換器のブロック線図




図 1.21 三角波 1 ビット変換方式 PWM 変換器のブロック線図




図 1.22 三角波を 1 ビット信号へ変調回路のブロック線図

シングルビット/マルチビット変換方式

1 ビットデジタル信号での各種補償演算を行ったのち、一般的な $\Delta\Sigma$ 変調 A/D コンバータと同様に、デジタルローパスフィルタを通し、マルチビットデジタル信号に変換した後、マルチビットデジタル信号の三角波と比較を行い、PWM 信号を出力する。図 1.20 に示すように、まず最初に LPF によって入力 1 ビット信号から高周波の変調雑音を落とし、マルチビット信号へ変換する。同時に、アナログの三角波をサンプリングなどして、マルチビット信号へ変換する。後は図 1.12 のようなマルチビット入力 PWM 変換器である。

しかし、この変換方法では、LPF による遅延と位相遅れのため、比較するマルチビットの三角波はサンプリング周波数に依存し、これにより振幅が決まってしまうため、対応するフィルタの振幅の設計が容易ではない。




図 1.23 PGM 変換動作 (MAF のタップ数は 4) [28]

三角波 1 ビット変換方式

前項のシングルビット/マルチビット変換式にある問題に対して、文献 [12] では、三角波を 1 ビットデジタル信号に変換してから、直接 1 ビット入力と比較するという PWM 変換方式を提案された。図 1.21 に示すように、まず最初にアナログの三角波を 1 ビットデジタル信号に変換し、1 ビット入力と比較を行い、ローパスフィルタを通し、そのマルチビット信号 (符号ビット) を判定することで PWM へのスイッチング信号を出力する。ここで、マルチビットの三角波から 1 ビットの三角波への変換には 2 次 $\Delta\Sigma$ 変調を応用したものをを用いる。これは、図 1.22 のような形になる。図 1.22 中の“A”は三角波の振幅によりも大きい値に設定する。こうすることで、三角波の周波数を変更した場合でも、パラメータ“A”の値を調整することで 1 ビットデジタル信号での三角波は一定に保つことができると考えられる。つぎに三角波の 1 ビットデジタル信号と 1 ビット入力信号比較する。これらの信号は、“-1”、“+1”の割合で波形を表しており、したがって、三角波より入力信号の波形が大きいときには、三角波よりも“1”の数が多くなっていると考えられる。

しかし、シングルビット/マルチビット変換方式とも、三角波 1 ビット変換方式とも、あくまで、アナログ回路でも行われている三角波比較方式である。つまり、図 1.17 に示したように、帯域内のノイズ電力が大きい、高調波歪みも高いという不良点がある。さらに、両方ともローパスフィルタを使われているので、変換器の遅延が大きくなってしまう。

1.4.2 PGM 方式

PGM 方式は図 1.23 に示したように、1 ビット信号を数ビット毎にグループ分けにして、グループ内で 1 と 0 を並びなおすことでパルス幅を調整する手法である [27, 28]。アルゴリズム




図 1.24 PGM の応用例 [29]




図 1.25 Equibit 技術のモデル図 [29]

ではデシメータ操作と移動平均フィルタ (MAF) によって PWM 信号に変調している。グループ内のビット数は移動平均フィルタのタップ数となり、スイッチング周波数を決める。デシメータ操作と移動平均フィルタにより、信号精度の低さ及び位相の大幅な遅れが発生することが考えられる。これに対して、図 1.24 のように、フィードバックパスを導入して、信号精度を向上させるような検討も行われている [29]。

1.4.3 Equibit 技術

高精度な PWM 信号を得るために、Equibit Technology という技術も発表されている [30]。Euibit 技術を用いて開発された IC も発売されている。主な構成を図 1.25 に示した。これは PWM 変調に生じるエラー (IM：変調ノイズ、準対称ノイズ) 等に対して、対応するフィルタをデザインすることでノイズを抑える技術である。本来は PCM 信号を PWM 信号に変更される設計だったが、1 ビット信号に対応するフィルタを設計しなおせば、1 ビット信号にも応用できると思われる。図 1.26 に示したように、校正後は低帯域内のノイズが低減しており、3 次高調波が 50 dB 程改善されている。精度向上の効果があつたが、回路規模は複雑で、低コスト設計には向かないと思われる。

1.5 研究目的

前述三角比較法の遅延、PGM 方式の低精度、Equibit 技術の回路複雑等の欠点があるため、1 ビットデジタル制御システムへの応用には改善する工夫が必要と考えられる。また、高精




図 1.26 Equibit 技術によるノイズの改善 [30]

度な PWM 信号を得るために、1 ビット信号が持つノイズシェーピング等良い特性維持するべきと考えられる。

よって、本研究の目的は、元の信号の情報を失わず、1 ビット信号のノイズシェーピング等高精度化に有効な特性を維持したまま、高精度・低歪みな PWM 信号に変換することである。

1.6 論文の構成

高速にスイッチングする 1 ビットデジタル信号の良い特性を維持しながら高精度・低歪みな PWM 信号に変換する内容を中心に、本稿は 7 章により構成される。

第 1 章は背景を述べる序論(本章)である。高精度・高速応答・高分解能なモータ制御を実現するために、1 ビットデジタル制御システムの有効性を紹介している。1 ビットデジタル制御システムの実現に、1 ビット信号を PWM 信号に変更する必要性を検討している。PWM 信号に変更する既存技術を紹介し、本研究の目的について述べている。

第 2 章では、1 ビット信号を PWM 信号に変換するために、ヒステリシスコンパレータを用いて、 $\Delta\Sigma$ 変調に基づいた自励発振 PWM 変換器を提案し、変換動作原理の解析や出力の検証を行っている。高精度な PWM 信号を得るために 2 次自励発振 PWM 変換器を考案したが、シンプルな 2 次自励発振 PWM 変換器ではシミュレーション結果で不安定現象が見られたため、PI 補償を導入して PI 補償を加えた 2 次自励発振 PWM 変換器を提案し、安定な 2 次 PWM 変

換器を構築する。

第 3 章では、自励発振 PWM 変換器の安定性を考察するために、開ループのボード線図による位相余裕を検討方法、及び、記述関数法によりリミットサイクルを確認する方法を用いられる。なお、記述関数法により数理的に最適なパラメータを選定する条件式を検討している。

第 4 章では、1 次自励発振 PWM 変換器、及び、最適なパラメータにより安定な PI 補償を加えた 2 次自励発振 PWM 変換器の特性を検討し、高精度低歪みな PWM 信号を探る。また、更なる高精度な PWM 信号を生成する変換器の試みを行う。

第 5 章では、自励発振 PWM 変換器から生成した PWM 信号のスイッチング周波数が一定でないため、三相モータ等相間同期性に要求されるニーズには厳しい。そこで、外部キャリア信号を導入して、スイッチング周波数をキャリア信号に同期する同期型 PWM 変換器を提案し、安定性及び最適なパラメータを検討している。

第 6 章では提案した自励発振 PWM 変換器と同期型 PWM 変換器を FPGA により回路実装を行い、回路規模などを確認する。また、ブラシレス DC モータの駆動システムに応用し、実用性を検討している。

最後の第 7 章では本研究のまとめによる結論を述べる。

第 2 章

$\Delta\Sigma$ 変調に基づいた自励発振 PWM 変換器

まえがき

1 ビットデジタルシステムにおいて、1 ビット信号にあるノイズシェーピング等の帯域内高精度特性を維持するべきである。また、従来の三角比較法の遅延、PGM 方式の低精度、Equibit 技術の回路複雑さといった既存技術の各欠点を考慮し、本章では、 $\Delta\Sigma$ 変調に基づいて、ヒステリシスコンパレータによる自励発振する PWM 変換器を提案し、動作原理と変換特性などを検討する。

2.1 変換方法の提案

1 ビット信号のノイズシェーピング特性を維持する PWM 変換器を設計するために、1 ビット信号を生成する $\Delta\Sigma$ 変調器に注目した。 $\Delta\Sigma$ 変調器により出力された信号のスペクトルは低周波帯のノイズ電力が低減され、高周波帯にノイズ電力を分布させたノイズシェーピングの特性を持っている。同じ回路構造であれば、PWM 変換器の出力信号も同じくノイズシェーピング特性を持たせられると考えられる。

$\Delta\Sigma$ 変調器にある比較器を 1 ビット量子化器としている場合、出力は 1 ビット信号になる。この時、図 2.1 の (a) に示すように、前段の出力の正負により “Hi” と “Low” が切り替わっている。一方、アナログ自励発振 PWM 変換器ではヒステリシス幅を持つ比較器が用いることで、PWM 信号を発生させている [32]、[46]。そこで、図 2.1 の (b) のようなヒステリシス特性を持つ比較器を 1 ビット量子化器と入れ替えることで、PWM 変換器を構成する。このヒステリシス素子のヒステリシス幅 ($2H$) は、前段にある積分器の出力値が “-H” から “+H” へ遷移する時間を変え、“Hi” と “Low” の切り替え周期を変えることになるので、出力信号のスイッチング周波数がヒステリシス幅による制御できると期待する。この回路のブロック線図を図 2.2 に示す。 $H(z)$ はフィルタである [31]。PWM 変換器は $\Delta\Sigma$ 変調器と類似の構成であるので、ノイズシェーピング特性を得られることが期待できる。 $H(z)$ は $\Delta\Sigma$ 変調器と同様に、




図 2.1 (a).1 ビット量子化器 ; (b). ヒステリシス素子




図 2.2 PWM 変換器の基本構成図

ノイズシェーピングの特性を決める。

2.2 1 次自励発振 PWM 変換器

2.2.1 構造設計

1 ビット $\Delta\Sigma$ 変調器の基本的な構成として示した図 1.4 の H を 1 次積分器としている場合、1 次 $\Delta\Sigma$ 変調器と呼ぶ。同じように、図 2.2 に示した自励発振 PWM 変換器の基本構造にある $H(z)$ を一次積分器としたものを 1 次自励発振 PWM 変換器と呼ぶことにする。デジタル回路において、積分器はカウンタで実現する。1 次自励発振 PWM 変換器のブロック線図を図 2.3 に示す。この 1 次自励発振 PWM 変換器は 1 次積分器 (カウンタ)、ヒステリシス特性を持つ比較器と負帰還クローズループにより構成される。1 次 $\Delta\Sigma$ 変調器と比較すると、この 1 次自励発振 PWM 変換器は 1 次 $\Delta\Sigma$ 変調器の量子化器をヒステリシス特性を持つ比較器に入れ替えたものである。

このような自励発振型 PWM 変換器は既に一般的に使われているが、これまでアナログ回路にしか使われていない。この自励発振原理を用いたアンプも発表されている [32]。本稿で提案




図 2.3 1 次自励発振 PWM 変換器のブロック線図

する自励型 PWM 変換器はアナログ回路ではなく、フルディジタル回路として実現している。

2.2.2 動作原理

図 2.4 は 1 ビットディジタル信号を PWM 信号に変換する動作を示すイラストである。この図にある“H”はヒステリシス比較器の閾値であり、ヒステリシス幅の半分となる上下の閾値を示し、図 2.1 にある“H”と同じものである。PWM 変換器への入力信号はゼロを 2 次 $\Delta\Sigma$ 変調により得られた 1 ビット信号 (図 2.4(a)) である。PWM 変換器の初期出力として“-1”を仮定すると、図 2.3 にある負帰還の動作により、積分器 (カウンタ) の値 $V(z)$ は図 2.4(c) に示すように増加する。1 ビット入力は“+1”の場合、“-1”の PWM 信号を負帰還フィードバックにより“+1”となり、積分器の値は変化しない。1 ビット入力は“-1”の場合、積分器は 2 をカウントする。この比較器の前段にある積分器の出力値が“+H”より大きくなると、ヒステリシス特性を持つ比較器の動作により、PWM 変換器の出力は反転して、“+1”を出力する。同時に、同じ負帰還回路の動作により、 $V(z)$ は減少し始める。積分器の出力 $V(z)$ の値が“-H”より小さくなると、PWM 変換器の出力は再度反転して、“-1”を出力する。同時に、 $V(z)$ は再度増加し始める。この動作の繰り返しによって、PWM 信号が生成される。理想的な動きは図 2.4(c) の破線に示すように $V(z)$ の値が閾値“ $\pm H$ ”を超えたら直ぐ折り返すが、実際には遅延が生じし、同じ傾きで暫く増大や減少する。この変換動作原理から、 $\Delta\Sigma$ 変調器を用いた PWM 変換器は外部キャリア信号を持たず、内部積分器から自動的に発生した比較信号とヒステリシス比較器により、PWM 信号を発生する。したがって、この PWM 変換器が自励発振型であることがわかる。また、PWM 信号値 $\pm$ の切り替えタイミングはヒステリシス比較器の閾値によって変わるため、PWM 信号の周波数はヒステリシス比較器の閾値によって変化することが分かる。つまり、ヒステリシス比較器の閾値を調整することで、PWM 信号の周波数も調整できると考えられる。

PWM 信号の定義として、PWM 信号のデューティ比は入力信号の振幅情報を表す。提案した $\Delta\Sigma$ 変調に基づいた PWM 変換器は、どのように入力信号の振幅を PWM 信号のデューティ比で表現するかを検討する。図 2.5 に示すように、PWM 信号のデューティ比は入力信号に応じて変動する。入力信号がゼロの場合 (図にある $\text{In}(0)$ に対応する入力)、図 2.5(a) の




図 2.4 1ビット信号から PWM 信号への変換動作

$\text{In}(0)$ に示すように、 $V(z)$ の値は同じ速度で増減する。この結果、図 2.5(b-2) に示すように、PWM 信号のデューティ比は 50% になる。入力信号が正の場合、図 2.5 にある $\text{In}(+)$ のように、 $V(z)$ の値は急激に増加し、徐々に減少する。要するに、 $\text{In}(+)$ 上がる軌跡の傾きが $\text{In}(0)$ より大きい、下がる軌跡の傾きが小さくなる。そのため、PWM 信号のローのパルス幅が狭くなり、ハイのパルス幅が広くなる。したがって、この場合、PWM 信号のデューティ比は、図 2.5 の (b-1) に示すように、50% より大きくなる。逆に負の場合には (図にある $\text{In}(-)$ に対応する入力)、図 2.5 の (b-3) に示すように 50% より小さくなる。




図 2.5 入力信号によりデューティ比の変動

2.2.3 変換結果の検証

図 2.4 により、PWM 信号のスイッチング周波数はヒステリシス幅によって調整できることが分かった。スイッチング周波数とヒステリシス幅の具体的な関係は分からないが、サンプリング周波数とスイッチング周波数を用いてある程度推測できると考えられる。図 2.4(c) の破線に示すように、 $V(z)$ の値がヒステリシス閾値 “H” を超えたら遅延なく直ぐ変化する理想状態の場合、ヒステリシス幅 ($2H$) は PWM 信号のパルス周期の半分 (入力 0 の場合) と等しい。つまり、 $2H \simeq \frac{SP}{2}$ となる。例えば、サンプリング周波数は 12.5 MHz、期待するスイッチング周波数は 30 kHz の場合、スイッチング周波数の周期は $f_s/f_{in} \simeq 416$ samples となる。よって、ヒステリシス幅 ($2H$) は約 200 samples となる。同様に、300 kHz のスイッチング周波数に対して、ヒステリシス幅は約 20 samples に設定すれば、得られると期待できる。これが




図 2.6 1 次自励発振 PWM 変換器の出力信号と元のアナログ入力信号。(ヒステリシス幅: $2H=200$)

ら、ヒステリシス幅 ($2H$) を 200 と 20 の設定した場合の出力を検証する。

ヒステリシス幅が 200 の場合

図 2.6 は 1 次自励発振 PWM 変換器の出力信号と 2 次 $\Delta\Sigma$ 変調された元のアナログ入力信号の時間波形を示す。ここで、このアナログ信号の振幅と周波数がそれぞれ 0.4、1kHz である。2 次 $\Delta\Sigma$ 変換器と PWM 変換器のクロックは 12.5MHz である。したがって、サンプリング周波数が 12.5 MHz ならば、1 ビット信号の最大スイッチング周波数も 12.5 MHz になる。次に、比較器のヒステリシス幅 ($2H$) を 200 に設定する。 $2H = 200$ とした図 2.6 より、正弦波の正の最大値から負の最大値まで、PWM パルスのデューティ比は振幅の減少に応じて小さく変化していく様子が見られる。

さて、この PWM 信号のデューティ比分布変化がどのようなになっているかを調べてみる。図 2.7 のデューティ比分布に示すように、デューティ比の分布ヒストグラムは正弦波の半周期の形になっている。即ち、PWM 信号のデューティ比は入力信号の振幅に応じて変わることがわかる。結果として、提案した PWM 変換器の変換結果が真の PWM 信号であることを確認できた。

得られた PWM 信号がサンプリング周波数より低速にスイッチングしているかを確認するために、PWM 信号のスイッチング周波数の分布ヒストグラムを図 2.8 に示す。この図から、スイッチング周波数が 25.9kHz~31.9kHz に分布していることがわかる。また、スイッチング周波数は 26.2kHz に一番集中していることもわかる。この図では、以降、スイッチング周波数を




図 2.7 1 次自励発振 PWM 変換器の出力信号のデューティ比の分布ヒストグラム。(デューティ比範囲:29.8%~72.4%; ヒステリシス幅:2H=200)

SF(Switching Frequency) と省略し、また、一番集中しているスイッチング周波数を BF(Basic Frequency) と省略することとする。図 2.8 から、12.5 MHz で高速にスイッチングする 1 ビット信号を数十 kHz で低速にスイッチングする PWM 信号に変更することができたことがわかる。

ヒステリシス幅を 200 とした PWM 信号のスペクトルを図 2.9 に示す。このスペクトル計算には出力データの 100 万点の離散フーリエ変換 (DFT) を用いた。サンプリング周波数が 12.5MHz で、SN 比 (SNR) は帯域 20kHz までで計算した。全高調波歪み (THD) は 10 次高調波まで含めて計算した。グラフにある “N” は SN 比を計算する時のノイズ電力である。つまり、帯域内のノイズ電力である。本稿で全ての SN 比と THD はこの計算方法で計算する。図 2.9 から、1 次自励発振 PWM 信号はノイズシェーピング特性を持ち、低域内のノイズフロアの傾きが 1 次 1 ビット信号と同じように 20 dB/dec であることがわかる。また、SNR=36.1 dB、THD=0.0527% であることもわかる。しかし、PWM 信号のスペクトルを計算する時、データのシフトが必要となる。これらのスペクトル解析についての検討は本節の最後に述べる。また、1 ビット信号のスペクトルと比べると、PWM 信号のスペクトルは、高周波数領域部分にあるノイズ電力が急に大きくなっている。さらに調べてみると、ノイズ電力が急増する周波数は 30 kHz の付近である。ノイズ電力のピークとなる周波数帯は図 2.8 のスイッチング周波数の範囲 (25.9 kHz~31.9 kHz) となっている。




図 2.8 1 次自励発振 PWM 変換器の出力信号のスイッチング周波数の分布ヒストグラム。
(スイッチング周波数 (SF) 範囲:25.9kHz ~ 31.9kHz; BF=26.2kHz; ヒステリシス幅:2H=200)




図 2.9 1 次自励発振 PWM 変換器の出力信号のスペクトル。(ヒステリシス幅:2H=200)




図 2.10 1 次自励発振 PWM 変換器の出力信号のデューティ比の分布ヒストグラム。
(デューティ比範囲:28%~72%; ヒステリシス幅:2H=20)

ヒステリシス幅が 20 の場合

前節で、PWM 変換器にある比較器のヒステリシス幅と PWM 信号のスイッチング周波数が関係していると推測したが、ここで、ヒステリシス幅を変更してみる。入力信号などの条件は前述と同じにして、ヒステリシス幅を 200 から 20 へ変化させた。

PWM 信号を確認する為、デューティ比の分布ヒストグラムを調べる。ヒステリシス幅を 20 に設定した時の PWM 信号のデューティ比の分布ヒストグラムを図 2.10 に示す。このヒストグラムの全体を見ると、デューティ比は正弦波の半周期の形になっているが、50% のところも周囲と比べ高くなっている。その理由は、PWM 信号のパルスが細かく、離散系のデューティ比も整数として計算しているため、正弦波の 0 付近と対応している PWM 信号のデューティ波は約 50% になることが多いからだと考えられる。

ヒステリシス幅を 20 に設定した場合、1 次自励発振 PWM 変換器の出力信号のスイッチング周波数の分布ヒストグラムを図 2.11 に示す。この図から、PWM 信号のスイッチング周波数は 231.5 kHz~329.0 kHz に分布し、290.7kHz に集中していることがわかる。ヒステリシス幅を狭くした結果、ヒステリシス幅を 200 に設定した場合より PWM 信号のスイッチング周波数が高くなった。即ち、ヒステリシス幅を小さくすれば、スイッチング周波数が高くなるという関係があると言える。また、PWM のスイッチング周波数は元のサンプリング周波数（ここでは 12.5 MHz） f_s と f_s/n (n は整数) の関係があり、離散値をとる。ここでは $n = 38 \sim 54$




図 2.11 1 次自励発振 PWM 変換器の出力信号のスイッチング周波数の分布ヒストグラム。(スイッチング周波数 (SF) 範囲:231.5kHz ~ 329.0kHz;BF=290.7kHz; ヒステリシス幅:2H=20)




図 2.12 1 次自励発振 PWM 変換器の出力信号のスペクトル。(ヒステリシス幅:2H=20)




図 2.13 1 次自励発振 PWM 変換器の出力信号のスペクトル。(ヒステリシス幅:2H=20 と 2H=200)

となった。

また、同じヒステリシス幅が 20 の条件で、1 次自励発振 PWM 変換器から出力した PWM 信号のスペクトルを図 2.12 に示す。このスペクトル計算は出力データ 100 万点の DFT を用いた。図 2.12 から、PWM 信号のスペクトルはノイズシェ - パのように分布していることがわかる。スペクトルでもスイッチング周波数が 300 kHz 付近に分布していることを確認できる。SN 比は 51.9 dB、全高調波歪み (THD) は 0.0232% である。図 2.9 より、ヒステリシス幅 200 の場合と比較して、SN 比が約 20 dB 上がり、THD は約 3 倍下がっている。したがって、スイッチング周波数が高くなるほど、PWM 信号の精度が良くなることがわかった。

さらに調べてみると、図 2.13 に示すように、ヒステリシス幅が 200(H=100) の場合より、ヒステリシス幅が 20(H=10) のほうが、ノイズフロアは下がっている。これは、1 章に述べたように、PWM 信号の量子化レベル数を多くすれば、各標本化時刻での量子化誤差を少なくできるということを、検証できる。PWM 信号の量子化レベル幅が最小パルス幅として考えると、つまり、PWM 信号のスイッチング周波数が量子化レベル数として、スイッチング周波数が高くなるほど、量子化レベル数が増える。したがって、各標本化時刻の量子化ノイズが少なくなる。即ち、スイッチング周波数が高くなるほど、スイッチング周波数以内のパワースペクトル密度が小さくなる。結果として、図 2.13 に示すように、スイッチング周波数高いほど、スイッチング周波数以内のノイズフロアが低くなることがわかった。

以上の結果により、PWM 信号のスイッチング周波数は、12.5 MHz で高速にスイッチングする 1 ビット信号の数 100 分の 1 となる数 10 kHz までに下がっており、アクチュエータにあ

るパワー素子を効率良く駆動できる程度に低い周波数となった。

2.2.4 ヒステリシス幅によるスイッチング周波数の制御

前節に述べた 1 次 $\Delta\Sigma$ PWM 変換器の変調結果により、PWM 信号のスイッチング周波数は比較器のヒステリシス幅が小さいほど大きくなることがわかった。ここで、具体的にどのような関係があるかを調べる。

図 2.14 にヒステリシス幅とスイッチング周期の関係を示す。この図から、PWM 信号のスイッチング周期とヒステリシス幅はほぼ線形的関係があることがわかる。この図で、スイッチング周期の単位をサンプル数として示す。各ヒステリシス幅に対応している PWM 信号のスイッチング周波数がある範囲内に分布し、ここで、この範囲内の最大と最小スイッチング周波数以外に、集中しているスイッチング周波数も示す。集中するスイッチング周波数とは、図 2.8 に示したように、スイッチング周波数分布ヒストグラムで、一番出現頻度が高い周波数である。前節に述べた“BF”と呼んだものである。この“BF”を図 2.14 中に“●”で示す。最二乗法により、直線で近似したところ、傾きが約 2.1 になり、切方が約 1 になる。ヒステリシス幅が 0 としている時の“BF”の値は、最小スイッチング周期が 1 サンプルとなると考えられる。そこで、全ての“BF”の近似直線の切片に 1 を代入する。スイッチング周期とヒステリシス幅の関係が次の近似数式のようになる。

$$SP \simeq 2.1 \times (2H) + 1 \quad (2.1)$$

この式を検証するため、ヒステリシス幅が 200 の場合、つまり、式 2.1 にある“H”に 100 を代入する。“SP”が 421 サンプルになる。サンプリング周波数が 12.5 MHz とすると、スイッチング周波数が 29.7 kHz になる。これは図 2.8 に示したシミュレーション結果 (BF=26.2kHz) とあまり変わらないことがわかった。また、H=10 の場合、式 2.1 より、計算結果が 290.7 kHz になる。これは図 2.11 に示したシミュレーション結果と同じであることがわかった。結果として、1 次自励発振 PWM 変換器の変換結果のスイッチング周波数と比較器のヒステリシス幅はほぼ線形的な関係があることがわかった。このことから、ヒステリシス幅により、スイッチング周波数を簡単に設定できることがわかる。

2.2.5 PWM 信号のスペクトル解析について

離散フーリエするデータの取り方

図 2.9 に示したように、PWM 信号のノイズフロア - は 20 dB/dec の傾きを持ったが、実際に、このようなスペクトルを計算結果として得るには、PWM 信号のデータのずらしが必要となる。データをずらすというのは、Matlab ソフトにある離散フーリエ関数を用いた場合、式 2.2 に示すように、PWM 信号のデータ“y”をシフトしてから、離散フーリエをかける。

$$Y = FFT(Y((T + 1 : T + N) + shift)) \quad (2.2)$$




図 2.14 1 次自励発振 PWM 変換器の出力信号のスイッチング周波数とヒステリシス幅の線形関係




図 2.15 1 次自励発振 PWM 変換器の出力のスペクトル (データをシフトしない例。ヒステリシス幅:200)




図 2.16 1 次自励発振 PWM 変換器の出力データをシフトする例 (a). シフト前; (b). シフト後

この式で、“Y” は PWM 信号である。“T” は入力信号の周期をサンプル数で表したものである。シミュレーション結果の最初の 1 周期分のデータが使用出来ないのも、ここで、1 周期分のデータを切り捨てる。式にある“N”は離散フーリエを掛ける PWM 信号のデータ数である。本稿では、100 万点で計算する。“shift”は、図 2.16 に示すように、データをずらす点数である。PWM 信号のデータをずらさない、つまり、式 2.2 の“shift”がゼロとすると、PWM 信号のスペクトルは図 2.15 に示すように、低周波数領域内のノイズフロアが水平に分布し、SN 比と THD が図 2.9 の例より悪くなる。即ち、低周波数領域内のノイズが増える。この現象は、離散フーリエ変換するデータ中に、残留パルスがあるので、ノイズが増えてしまうことと推測する。詳しく言うと、PWM 信号はパルスのデューティ比で入力信号の情報を保存するので、図 2.16(a) に示すように、データをずらさない場合、1 個のパルス或いは数個の残留パルスが情報を表せないため、誤差になってしまう。すなわち、残留パルスが 100 万データに含まれているままで離散フーリエかけると、誤差が増えるので、低周波数領域内のノイズフロアが上がり水平になる。当然、“shift”がゼロとしても、ノイズフロアが傾く場合もある。シミュレーション結果でも、実際に“shift”がゼロの時、ノイズフロアが傾いたことがあった。

スイッチング周波数の高調波成分の検証

図 2.9 で、基本波と基本波の高調波が確認された。また、高周波領域内ではスイッチング周波数が見られるが、スイッチング周波数の隣にまた連続の山のようにピークが立っている。これらのピークを調べるため、図 2.9 の横軸をリニア・スケールしたグラフを図 2.17 に示す。こ




図 2.17 1 次自励発振 PWM 変換器の出力のスペクトル (リニアグラフ, ヒステリシス幅:200)

の図から、スイッチング周波数成分に隣接してピークの立っている部分はスイッチング周波数の整数倍の周波数になることがわかる。したがって、これらは PWM 信号のスイッチング周波数の高調波と考えられる。

2.3 2 次自励発振 PWM 変換器

$\Delta\Sigma$ 変調器では、 $\Delta\Sigma$ 変調の次数を上げると高域の量子化雑音の総電力は増えるが、サンプリング周波数の 1/6 以下の低周波数領域における量子化雑音は急速に減少する。即ち、低周波数領域の SN 比を改善できる [2]。同じ回路構成を持つ PWM 変換器でも同様な特性を実現できると考えられる。また、提案した 1 次自励発振 PWM 変換器の変換結果により、PWM 信号の SN 比 (51.9[dB]) と全高調波歪み (THD = 0.0232%) は高精度低歪みとは言えないため、ここで、1 次自励発振 PWM 器を 2 次に拡張し、2 次自励発振 PWM 変換器を提案する。

2.3.1 シンプルな 2 次自励発振 PWM 変換器の構成

シンプルな 2 次自励発振 PWM 変換器の回路構成を図 2.18 に示す。図 2.2 において、 $H(z)$ の伝達関数が次の式ようになる。(注:この式を求める時、入力信号はゼロと仮定する)

$$H(z) = \frac{2 - z^{-1}}{(1 - z^{-1})^2} \quad (2.3)$$




図 2.18 シンプルな 2 次自励発振 PWM 変換器のブロック線図




図 2.19 2 次自励発振 PWM 変換器の不安定現象

式 2.3 が 2 次 IIR フィルタであることがわかる。よって、2 次自励発振 PWM 変換器は変換信号の高分解能化が期待できる。

2.3.2 不安定現象

2 次自励発振 PWM 変換器の変換結果の精度は理論上 1 次自励発振 PWM 変換器より改善できると思われるが、シミュレーション結果により、2 次自励発振 PWM 変換器に望ましくない現象が起きた。図 2.19 に示すように、ある程度長時間動作すると、次第に出力信号のパルス幅が広くなり、最後には入力と無関係の広いパルスを発生するようになった。すなわち、不安定と思われる現象が見られた。入力信号のパルス幅は指定値固定であり、パルスの立ち上がるタイミングをランダムにしている。これについては後の章で PWM 変換器の過渡応答を調べる時、詳細を説明する。この不安定現象を起きる理由を考えると、図 2.18 に示すように、2 次自励発振 PWM 変換器の $H(z)$ 部分は 2 段の時定数を持ち、さらにヒステリシス特性を持つ比較器が一段時定数を持つことになるため時定数が 3 段となる。したがって、なんらかの補償を行わないと、システムが不安定になると考えられる。




図 2.20 PI 補償を加えた 2 次自励発振 PWM 変換器

2.3.3 PI 補償の導入

2 次自励発振 PWM 変換器は不安定であるため、PI 補償に注目した。PI 補償を図 2.18 の前段の積分器に入れ替えてみる。この PI 補償を加えた 2 次自励発振 PWM 変換器のブロック線図を図 2.20 に示す。制御系として捉えると、制御対象は 1 次 PWM 変換器、制御手段は PI 補償である。PI 補償のゲイン係数 K_P と積分時間係数の逆数 T_I (本文では積分時定数と呼ぶ) を調整することで、1 段目の時定数を下げることにより、システムを安定にすることを期待している。この方式については第 3 章で詳細を述べる。

2.4 まとめ

本章では、1 次と 2 次自励発振デジタル PWM 変換器を提案した。1 次自励発振 PWM 変換器から得られた PWM 信号より高精度な PWM 信号を得るために、2 次自励発振 PWM 変換器に拡張したが、シンプルな 2 次自励発振 PWM 変換器に出力のパルス幅は入力と無関係に広げるとの不安定な現象が現れた。

提案した PWM 変換器はノイズシェーピングの効果を得ながら、1 ビットデジタル信号を PWM 信号へ変換できることが確認された。スイッチング周波数はヒステリシス幅に依存し、解析結果により線形関係が得られた。ヒステリシス幅を調整することで、スイッチング周波数を制御できることを意味する。

前章で説明した三角波方式 PWM 変換器と比べると、二つの PWM 変換方式の大きい違いは、出力パルスの “Hi” 或いは “Low” の切り替わるタイミングにある。三角波を使用した周波数固定の PWM では、スイッチングの周期は変わらずに、デューティ比が変化する。 $\Delta\Sigma$ 変調に基づいた PWM 変換方式では、いつ “Hi” から “Low” または “Low” から “Hi” になるのかは、それまでの出力の誤差の量によって決定される。このため、PWM 信号の周期は変化する。そこで、出力 LPF の遮断周波数をあまり高く設定すると、クリップ出力時にスイッチング・キャリアが大量に漏れ出すことになることを留意する必要がある。しかし、提案方式では、変換方式自身に帰還による歪み率の補正が含まれるので、三角波比較方式より PWM 信号の精度が改善できる。

第 3 章

自励発振 PWM 変換器の安定性

まえがき

前章で提案した自励発振 PWM 変換器はフィードバックパスを用いるため、安定性が問題となる。フィードバック制御系の設計・解析に力を発揮するシステム特性の捉え方に周波数応答がある。これは様々な周波数の正弦波を入力として加えたときの、定常状態における応答によってシステムを特徴付けようとするものである。システムの開ループ周波数応答により、フィードバック制御系の安定余裕を判断できる。本章では、前章で提案した自励発振 PWM 変換器の周波数応答を検討する。また、開ループボード線図により自励発振 PWM 変換器の安定性を検討する。

高次 $\Delta\Sigma$ 変調の安定性問題に対して、変調器が良い線形性を持つため、量子化ノイズを追加する形で簡単に線形モデルを作り上げられる。線形モデルに対して、ナイキストの安定判別方法など線形システム安定性判別方法が用いられている。しかし、提案した PWM 変換器はヒステリシス素子という非線形部分を含むため、入出力の非線形特性が支配的と思われる。非線形システムの特徴の一つにリミットサイクル (limit cycle) の存在がある。システムにリミットサイクルが存在するかどうかを確かめることは重要であるが、厳密に確かめるのは困難である。本章では、リミットサイクルの存在を推定する方法の一つである記述関数法を用いて、自励発振 PWM 変換器でリミットサイクルの存在を確かめる。また、記述関数法を用いて、自励発振 PWM 変換器の安定性を数理的に解析する。シミュレーションで検証しながら、最適なパラメータを選定する。

3.1 開ループ解析による安定性考察

安定的な線形システムに一定周波数の正弦波を加え続けると、定常状態ではその出力も同じ周波数の正弦波になることはよく知られている。ここで、非線形特性を持つ自励発振 PWM 変換器の周波数領域での応答性を検討する。開ループの周波数応答性と開ループでの安定性の検討を行うが、本章の主旨である安定性にしたがって、開ループ特性による安定性の検討をメインにする。開ループ検討用ブロック図は図 3.1 に示している。開ループ特性を調べる方法は、




図 3.1 1 次自励発振 PWM 変換器の開ループ検討アルゴリズム




図 3.2 1 次自励発振 PWM 変換器の開ループ周波数応答

図 3.1 の入力 U を走査して、そのときの $\frac{Y}{X_{open}}$ を求めることによって調べることができる。

3.1.1 1 次自励発振 PWM 変換器の開ループ特性

1 次自励発振 PWM 変換器の開ループ周波数応答を図 3.2 に示す。入力 u は振幅 0.4 の正弦波の 1 ビット入力信号であり、ヒステリシス幅は 20 と設定している。図 3.2 から、入力周波数が約 300kHz のあたりで、共振ピークが約 10 dB 生じている。この共振周波数がスイッチング周波数 (290.7kHz) とほぼ同じであるので、このピークは PWM 信号のキャリア周波数 (スイッチング周波数) を示していると考えられる。また、システムのバンド幅は約 400kHz であると見取れる。共振周波数はスイッチング周波数に関係しているが、バンド幅はシステムの即




図 3.3 1 次自励発振 PWM 変換器の開ループボード線図

応性の指標になる。スイッチング周波数を調整すれば、システムの即応性を改善できると思われる。

図 3.3 は 1 次自励発振 PWM 変換器の開ループボード線図を示す。この図からゲイン交差周波数が 300kHz 近辺であり、位相余裕が約 20 度であることがわかる。1 次自励発振 PWM 変換器の位相余裕は多くないが、十分安定と考えられる。図 2.3 に示した 1 次自励発振 PWM 変換器の構成より、ループ内には積分部とヒステリシス特性を持つ比較器のみからなることがわかる。理想的な積分器は 90 度の位相遅れを持つため、厳密ではないが、入力に対しては非線形部が約 70 度の位相遅れを発生すると思われる。したがって、ヒステリシス特性を持つ比較器が時定数を持つことが考えられる。

3.1.2 2 次自励発振 PWM 変換器の開ループ特性

2 次 PWM 変換器の場合、フィードバックループは二つがあるが、開ループ特性の検討に関する考えは 1 次の場合と同じであり、外部ループを切ることによって、図 3.4 の入力 U を走査して、そのときの $\frac{Y}{X_{open}}$ を求めることによって開ループ特性を検討する。

PI 補償なしシンプルな 2 次 PWM

前章では、シンプルな 2 次自励発振 PWM 変換器において、シミュレーション結果により、長時間動作すると、次第に不安定になり、最後には入力と無関係の長周期パルスが発生するよ




図 3.4 2 次自励発振 PWM 変換器の開ループ検討アルゴリズム

うになることが明らかになった。ここで、周波数応答等で、システムの安定性を調べる。

図 3.5 は 2 次自励発振 PWM 変換器の開ループ周波数応答を示す。振幅 0.4 の正弦波の 1 ビット入力信号であり、ヒステリシス幅が 20 である。共振ピークが約 10dB であり、そこに対応する入力周波数が約 100kHz になり、1 次自励発振 PWM 変換器より、約 200kHz 下がったことがわかる。100kHz までの周波数領域で、システムは線形的であることがわかる。100kHz を越える所から 300kHz まで、ゲインが一定になっている。この周波数領域内ではシステムの出力が飽和していることが考えられる。

まだ、開ループボード線図の図 3.6 を見ると、25Hz に対応するゲインが 100dB があり、ゲイン交差周波数 100kHz に対応している位相がほぼ -180 度になることがわかる。したがって、システムの位相余裕がなくなり、システムが不安定になりやすいことが分かる。

シンプルな 2 次自励発振 PWM 変換器の不安定の理由を考えると、変換器が 2 段の時定数を持ち、さらに、ヒステリシス特性を持つ比較器が一段時定数を持つことになるため、時定数は 3 段を持つことになる。したがって、なんらかの補償を行わないと、システムが不安定になるのは明らかである。

PI 補償を加えた 2 次自励発振 PWM

前章により、2 次自励発振 PWM 変換器が 3 段時定数を持ち、位相余裕がなくなり、不安定であることがわかった。そこで、時定数を下げれば、システムの位相余裕が改善でき、システムが安定になると推測できる。1 段目の積分器の時定数を下げるため、積分係数を導入することを考えた。そこで、PI 補償を導入する。

PI 補償器の simulink モデルを図 3.7 に示す。“ T_I ” は積分器の係数の逆数、“ K_P ” は比例ゲインである。伝達関数が次の式ようになる。

$$H(z) = K_P \left(1 + \frac{1}{1 - z^{-1}} \frac{1}{T_I} \right) \quad (3.1)$$

この式から、積分の係数が “ $K_P \times \frac{1}{T_I}$ ” になることがわかる。そこで、システム全体のループゲインを下げるために、ゲイン K_P を 1 より小さく、0.1 に設定し、 T_I を変えて、システムの閉ループ周波数応答及び開ループボード線図によって安定性を調べる。

PI 補償を加えた 2 次自励発振 PWM 変換器のパラメータ K_P 、 H をそれぞれ 0.1、10 にし、




図 3.5 2 次自励発振 PWM 変換器の閉ループ周波数応答 (PI 補償なし)




図 3.6 2 次自励発振 PWM 変換器の開ループボード線図 (PI 補償なし)




図 3.7 PI 補償器の simulink モデル

T_I を 0.5 にする場合の周波数応答を図 3.8 に示す。入力条件は、前述 1 次及び 2 次自励発振 PWM 変換器の場合と同じである。この図から、共振ピークが約 10 dB であることがわかる。1 次の場合と同じように、スイッチング周波数 (312kHz) と共振すると思われる。また、共振ピークにおいて 2 次の場合に見られた飽和と思われる現象が起きていないことがわかる。

一方、図 3.9 に示す開ループボード線図から、25Hz に対応するゲインが 80 dB あり、PI 補償なしの場合より 20 dB 下がったことがわかる。また、ゲイン交差周波数 200kHz に対応する位相遅れが約 160 度であることがわかる。したがって、この場合変換器に位相余裕が 20 度あり、システムの安定性が改善されたことがわかる。この場合は、 K_P を 0.1、 T_I を 0.5 にしたため、1 段目の積分器の係数が 0.2 になり、PI 補償を導入していないシンプルな 2 次の場合の 1 段目積分器の係数の 1 より小さい 0.2 になっている。これによって、位相余裕が増加した。

PI 補償のパラメータを調整することでシステムの安定性が変わるということを確認する為に、ここで、 K_P と H をそのままにし、 T_I を変えて、システムの閉ループ周波数応答及び位相余裕を評価する。

前述により、1 段目の積分器の時定数が 1 の場合 (PI 補償なしの場合) には 2 次自励発振 PWM 変換器は不安定であり、積分係数 (K_P/T_I) には 0.2 の場合 ($K_P = 0.1$ 、 $T_I = 0.5$ の場合) が 2 次自励発振 PWM 変換器が安定になることがわかった。したがって、時定数をさらに小さくすれば、システムがもっとロバストになると推測できる。ここで、 T_I を 4 にし、時定数が 0.2 より 8 倍下げ、0.025 をする。この場合、閉ループ周波数応答を図 3.10 に示す。この図から、ピークゲインが PI 補償なしの場合のより 1 dB 下がり、飽和現象が起きていないことがわかる。また、図 3.11 に示すように、開ループの周波数応答で、25Hz の入力周波数に対応するゲインが約 70 dB であり、 $T_I = 0.5$ の場合よりさらに下がったことがわかる。ゲイン交差周波数 50kHz に対応する位相遅れが 90 度であり、位相余裕は 90 度になったことがわかる。したがって、位相余裕が十分あり、システムの安定性が $T_I = 0.5$ の場合よりも良くなったことがわかる。

これに対して、 T_I を十分小さくすれば、システムが不安定になると推測できるが、ここで、確認する為に、 T_I を 0.02 にし、時定数が 5 になり、 $T_I = 0.5$ の場合より 25 倍大きくした。図 3.12 はこの場合の閉ループの周波数応答を示す。この図から、この場合ピークゲインが 10dB




図 3.8 PI 補償を加えた 2 次自励発振 PWM 変換器の開ループ周波数応答 ($K_P = 0.1$, $T_I = 0.5$)




図 3.9 PI 補償を加えた 2 次自励発振 PWM 変換器の開ループボード線図 ($K_P = 0.1$, $T_I = 0.5$)




図 3.10 PI 補償を加えた 2 次自励発振 PWM 変換器の閉ループ周波数応答 ($K_P = 0.1$, $T_I = 4$)




図 3.11 PI 補償を加えた 2 次自励発振 PWM 変換器の開ループボード線図 ($K_P = 0.1$, $T_I = 4$)




図 3.12 PI 補償を加えた 2 次自励発振 PWM 変換器の開ループ周波数応答 ($K_P = 0.1$, $T_I = 0.02$)




図 3.13 PI 補償を加えた 2 次自励発振 PWM 変換器の開ループボード線図 ($K_P = 0.1$, $T_I = 0.02$)

になり、PI 補償なしの場合と同じような飽和現象が起きたことがわかる。また、開ループ周波数応答を図 3.13 に示す。この図から入力周波数が 25Hz に対応するゲインが 110 dB まで大きくなり、100kHz に対応する位相遅れが 180 度になったことがわかる。したがって、この場合、システムの位相余裕がなくなったことがわかる。

以上の結果により、PWM 変換器のヒステリシス特性を持つ比較器が時定数を持つことがわかり、1 次自励発振 PWM 変換器が安定、PI 補償なしの 2 次自励発振 PWM 変換器に飽和現象が起き、位相余裕がないため、不安定であることがわかった。PI 補償を導入したところ、PI 補償にあるパラメータを変えることにより、システムの位相余裕を変えることができるため、2 次 PWM 変換器の安定性を改善できることがわかった。

3.2 記述関数法による安定性考察

前章で、2 次 $\Delta\Sigma$ 変調に基づいた自励発振 PWM 変換器はシミュレーションにより不安定現象が確認された。本章では、記述関数法を用いて、非線形システムの視点から数式で理論的に自励発振 PWM 変換器の安定性を調べる。なお、シミュレーション結果を参考としながら、PI 補償を加えた 2 次 PWM 変換器の最適なパラメータを選定する。

3.2.1 記述関数法

定義

記述関数は、線形要素の周波数伝達関数を非線形要素に拡張した概念と考えられ、等価伝達関数ともいわれる。線形要素の場合は、伝達関数は入力の角周波数の関数であったが、非線形要素の場合、一般に入力振幅の関数であることに注意したい。特別な場合は入力角周波数と振幅の関数でもある [35]。

適用条件

記述関数法を適用するには、次の条件に満たす必要がある。

1. システムが定常状態をもち、パラメータが時不変であること；
2. 出力に直流分を含まないことのほかに、出力信号は入力信号の角周波数をその基本波成分として含むこと (分数調波振動などを起こさないこと)；
3. システムに含まれる非線形要素は 1 個 (複数個あってもそれをまとめて 1 個と見なされること) であること；
4. システムに含まれる線形要素は十分に低域ろ波器 (LPF) の特性をもち、高周波成分は減衰すること、などである。




図 3.14 非線形システム

記述関数法による安定判別

一般に非線形特性は制御要素の中に含まれているが、通常は制御要素の線形特性の部分と非線形特性の部分に分けて、図 3.14 のように取り扱う。 $N(V)$ は非線形特性部分の記述伝達関数である。前述のように記述伝達関数は入力信号の振幅の関数となっている。具体的には、入力振幅 A と入力角 φ を含むので、 $N(A, \varphi)$ になるが、式を簡略するために、本章の式には $N(V)$ を書く場合もある。もしこの系に振動が発生すると、非線形要素の出力信号 u の波形は形の歪んだものとなるが、制御対象で高調波成分が減衰するため、その出力信号 y は正弦波に近くなる。それがフィードバックされて非線形要素への入力 v と成るから、それはほぼ正弦波状であると見なされる。そこで記述関数を線形系と同様に扱い、図 3.14 の閉回路伝達関数を求めると

$$\frac{y(s)}{u(s)} = \frac{N(V)G(s)}{1 + N(V)G(s)} \quad (3.2)$$

となり、特性方程式は

$$1 + N(V)G(s) = 0$$

となる。これより

$$-\frac{1}{N(V)} = G(s), \text{つまり、} -\frac{1}{N(A, \varphi)} = G(j, \omega) \quad (3.3)$$

の関係が得られる。

通常線形系の安定判別はナイキスト定理により、周波数軌跡が $-1 + j0$ の点を右に見るか、左に見るかによって行うが、非線形の場合は上式から分かるように、線形部分の周波数軌跡が $-1/N(A, \varphi)$ に対してどのような関係にあるのかを調べることによって安定判別を行う。リミットサイクルの安定性も判別することができる。具体的に言うと、複数平面で、線形部の周波数伝達関数 $G(j\omega)$ の軌跡が、点 $(-1/N(A, \varphi) + j0)$ を囲むか囲まないかでシステムの安定判別ができる。




図 3.15 記述関数による図の解法

記述関数法でシステムの安定性を判別する時、数式により解析的方法と図的解法という二つ方法がある。システムの伝達関数が簡単である時、代数的に解くことができる。具体的に言うと、システムの特方程式により、システムの極点が複素平面の左半平面にあることを調べる。極点が複素平面の虚軸及び右半平面になれば、システムが安定と判断できる。また、伝達関数が ω と関係する数式に変換する。例えば、 $s = j\omega$ を代入する。これより、式の実部と虚部をゼロとおいて計算すると、振幅“A”と角周波数“ ω ”の値を求める。したがって、システムのリミットサイクルの振幅と角周波数を求める。しかし、システムの伝達関数が複雑すぎて、解析的方法では、“A”と“ ω ”が解析的に求められない場合もあり、その場合は次の図的解法による。

例えば、いま複素平面上、線形部の周波数軌跡 ($G(j\omega)$) と非線形部の振幅軌跡 ($-\frac{1}{N(A, \varphi)}$) が、図 3.15 のように交点 P、Q を持つ。システムが二つの交点で自励振動 (リミットサイクル) を生じることになる。また、交差点の左側が安定領域、右側が不安定領域である。一方線形部分 $G(j\omega)$ のベクトル軌跡を図 3.15 に示したようなものとした場合、 ω が P 点より小さい範囲は相当する $-\frac{1}{N(A, \varphi)}$ の線を左側に見るので安定領域、P 点と Q 点の間は右側に見るので不安定領域、Q 点より大きい範囲は不安定領域となる。

一方非線形部分 $-\frac{1}{N(A, \varphi)}$ の振幅軌跡を図 3.15 に示したようなものとした場合、振幅 N が P 点より少し増加すると、振幅軌跡は $G(j\omega)$ の右側、即ち不安定領域に入り、振幅は増加する。また、振幅が P 点より少し減少すると、今度は $G(j\omega)$ の左側、即ち安定領域に入るために、振幅は減少する。これより点 P におけるリミットサイクルは、振幅の微小変動に対して増大または減少し、不安定であることがわかる。(この点を Divergent equilibrium point という)。同じ




図 3.16 自励発振 PWM 変換器にあるヒステリシス素子

考えで、点 Q における振動は、振幅の微小変動に対して常にもとの状態に戻す力が働き、振動は安定である（この点を Convergent equilibrium point という）。Q 点で発生した自励振動の振幅は、その点の“A”の値より求まり、周波数は、その点の“ ω ”の値から求められる。

3.2.2 記述関数法を自励発振 PWM 変換器への適用

前節で述べた適用条件に置いては、今まで PWM を検討した経験（例：前章に載せた PWM 信号のスペクトル及び変換器の構成図）から見ると、PWM 変換器は条件 1 と 2、3 を適用することが分かる。残り条件 4 についてを調べてみる。 $\Delta\Sigma$ 変調器のノイズ伝達関数はローパス・フィルタの特性をもつことは周知である。同じように、PWM 変換器のノイズ伝達関数もローパス・フィルタの特性を持つと考えられる。前章で、図 2.2 にある $H(z)$ がローパス・フィルタであることを説明してある。

自励発振 PWM 変換器の非線形部分の記述関数の求め方

PWM 変換器の非線形部分を取ると、図 3.16 のようになる。正弦波は入力信号として、出力はパルスである。そして、入力を

$$v(t) = A \sin(\varphi t) \quad (3.4)$$

の正弦波とし、出力波形をフーリエ級数で表示すると、次のようになる。

$$y(t) = \frac{a_0}{2} + \sum_{n=1}^{\infty} (a_n \cos n\varphi t + b_n \sin n\varphi t) \quad (3.5)$$

ただし

$$\left. \begin{aligned} a_n &= \frac{2}{\pi} \int_0^\pi u(t) \cos n\varphi t d(\varphi t) \\ b_n &= \frac{2}{\pi} \int_0^\pi u(t) \sin n\varphi t d(\varphi t) \end{aligned} \right\} \quad (n = 0, 1, 2, \dots) \quad (3.6)$$

出力波形が正負対称であるので $a_0 = 0$ となる。基本波成分のみを考えると

$$\begin{aligned} y_1(t) &= a_1 \cos \varphi t + b_1 \sin \varphi t \\ &= \sqrt{a_1^2 + b_1^2} \sin(\varphi t + \theta) \end{aligned} \quad (3.7)$$

$$\text{ただし } \theta = \tan^{-1}\left(\frac{a_1}{b_1}\right) \quad (3.8)$$

となる。これが等価出力であるので、等価な伝達関数、即ち記述関数のゲインと位相は

$$\left\{ \begin{array}{ll} \text{ゲイン:} & |N(A, \varphi)| = \frac{\sqrt{a_1^2 + b_1^2}}{A} \\ \text{位相:} & \angle N(A, \varphi) = \theta = \tan^{-1}\left(\frac{a_1}{b_1}\right) \end{array} \right. \quad (3.9)$$

となる。具体的には、基本成分の a_1 、 b_1 を求めると

$$\begin{aligned} a_1 &= \frac{2}{\pi} \left\{ \int_0^\varphi (-A) \cos \varphi t d(\varphi t) + \int_\varphi^\pi A \cos \varphi t d(\varphi t) \right\} \\ &= -\frac{4A}{\pi} \sin \varphi \end{aligned} \quad (3.10)$$

$$\begin{aligned} b_1 &= \frac{2}{\pi} \left\{ \int_0^\varphi (-A) \sin \varphi t d(\varphi t) + \int_\varphi^\pi A \sin \varphi t d(\varphi t) \right\} \\ &= \frac{4A}{\pi} \cos \varphi \end{aligned} \quad (3.11)$$

となる。この φ は入力信号より $A \sin \varphi = H$ が得られる。これより、 $\varphi = \sin^{-1}\left(\frac{H}{A}\right)$ の関係が得られる。したがって記述関数のゲイン及び位相は次のようになる。

$$|N(A, \varphi)| = \frac{\sqrt{a_1^2 + b_1^2}}{A} = \frac{4D}{\pi A} \quad (3.12)$$

$$\angle N(A, \varphi) = \tan^{-1}\left(\frac{a_1}{b_1}\right) = -\varphi = -\sin^{-1}\left(\frac{H}{A}\right) \quad (3.13)$$

式 3.12 と式 3.13 より、 $N(A, \varphi)$ の複素数式は

$$\begin{aligned} N(A, \varphi) &= |N(A, \varphi)| e^{-j\varphi} \\ &= \frac{4D}{\pi A} (\cos \varphi - j \sin \varphi) \\ &= \frac{4D}{\pi A} \left(\sqrt{1 - \left(\frac{H}{A}\right)^2} - j \frac{H}{A} \right) \\ &= \frac{4D}{\pi A} \sqrt{1 - \left(\frac{H}{A}\right)^2} - j \frac{4DH}{\pi A^2}; \quad (A \geq H) \end{aligned} \quad (3.14)$$

となる。及び、

$$\begin{aligned} -\frac{1}{N(A, \varphi)} &= -\frac{\pi A}{4D} \sqrt{1 - \left(\frac{H}{A}\right)^2} - j \frac{\pi H}{4D}; \quad (A \geq H) \\ &= G(j\omega) \end{aligned} \quad (3.15)$$




図 3.17 自励発振 PWM 変換器の連続時間系のブロック線図




図 3.18 1 次自励発振 PWM 変換器の連続時間系ブロック線図

を得られる。

3.2.3 記述関数法による自励発振 PWM 変換器の安定判別

自励発振 PWM 変換器の連続系のブロック線図を 3.17 に示す。この図で、ヒステリシス幅は“0”としている場合、即ち $H = 0$ 、比較器が 1 ビット量子化器になり、回路が $\Delta\Sigma$ 変調器になる。比較器がヒステリシス特性を持つ場合、 $H > 0$ の場合、回路が自励発振 PWM 変換器になる。

$\Delta\Sigma$ 変調器や自励発振 PWM 変換器では、3.14 の“D”の値が 1 なので、図 3.17 の比較器の記述関数が次の式ようになる。

$$N(A, \varphi) = \frac{4}{\pi A^2} (\sqrt{A^2 - H^2} - jH); \quad (A \geq H) \quad (3.16)$$

この式を用いて、自励発振 PWM 変換器の伝達関数を求め、線形システムの安定判別方法により、回路の安定性を調べられる。

1 次自励発振 PWM 変換器の安定性

図 3.18 は 1 次自励発振 PWM 変換器のブロック線図である。記述関数法の適応は入力が入力がないので、 $u = 0$ となる。また、離散系との結びとして、周波数がサンプリング周波数を基準に




図 3.19 2 次自励発振 PWM 変換器の連続時間系ブロック線図

正規化する。この図により、1 次自励発振 PWM 変換器の伝達関数が

$$\frac{y(s)}{u(s)} = \frac{N(A, \varphi)}{s + N(A, \varphi)} \quad (3.17)$$

になる。複素平面において、システム安定性の判別法により、極点が右半平面及び虚軸になければ、システムが安定である。即ち、システムの特性方程式の根の実部が全て負かどうかを判別する。この場合は、1 次 PWM 変換器の特性方程式

$$N(A, \varphi) + s = 0 \quad (3.18)$$

の $N(A, \varphi)$ の実部が正になるかどうかを判別することになる。

式 3.16 により、式

$$\frac{4\sqrt{A^2 - H^2}}{\pi A^2} > 0 \quad (3.19)$$

を満たした場合、システムが安定になると言える。ヒステリシス素子の特性により、“A” は “H” より大きいので、 $H \geq 0$ である場合、システムが安定であることがわかる。

また、1 次 PWM 変換器のリミットサイクルを求めるために、“s” を “jω” に代入すると、次のような式になる。

$$\frac{4\sqrt{V^2 - H^2}}{\pi V^2} - j\left(\omega - \frac{4H}{\pi V^2}\right) \quad (3.20)$$

実部と虚部をゼロとおいて、 $H = 10$ として計算すると、 $V = 10$ 、 $\omega =$ 、サンプリング周波数 f_s を 12.5MHz とし、 $\omega = \frac{2\pi f}{f_s}$ により計算すると、 $V \simeq 10$ 、 $\omega \simeq 253.3\text{kHz}$ であることがわかる。これと 290.7kHz のスイッチング周波数とシミュレーション結果はずれたが、記述関数法があくまで近似的な方法であるので、このくらいのずれが許されると思う。

以上の結果、ヒステリシス幅が負をあり得ないので、即ち、全ての H に対して、システムが常に安定であり、リミットサイクルを持つ可能性があることがわかる。また、例としては、 $H = 10$ 、 $f_s = 12.5\text{MHz}$ であるとき、1 次自励発振 PWM 変換器は、振幅 10、周波数 253.3kHz のリミットサイクルを持つ可能性がある。

2 次自励発振 PWM 変換器の安定性

図 3.19 は 2 次 PWM 変換器の連続時間系ブロック線図を示す。前述と同じように、この図の伝達関数を求めると

$$\frac{y}{u} = \frac{N(V)}{s^2 + N(V)s + N(V)} \quad (3.21)$$

となる。この伝達関数の特性方程式より

$$s^2 + N(V)s + N(V) = 0 \quad (3.22)$$

の関係が得られる。式 3.16 を代入すると、 s の根が

$$s = -\frac{2}{\pi A^2} \sqrt{A^2 - H^2} + j \frac{2H}{\pi A^2} \pm \frac{2}{\pi A^2} \sqrt{(A^2 - H^2 - \pi A^2 \sqrt{A^2 - H^2}) + j(H\pi A^2 - 2H\sqrt{A^2 - H^2})} \quad (3.23)$$

になる。

この式により、 $H = 0$ とき、即ち、図 3.19 は $\Delta\Sigma$ 変調器になる時、 s が

$$s = -\frac{2}{\pi A} (1 \mp \sqrt{1 - \pi A}) \quad (3.24)$$

になる。したがって、 $\text{real}(s) < 0$ になる。その結果、 $H = 0$ の場合、回路が安定であることがわかる。

しかし、 $H > 0$ の場合、式を計算するのは大変複雑であるので、図的解法により 2 次自励発振 PWM 変換器の安定性を検討する。 $H = 10$ とき、2 次自励発振 PWM 変換器の線形部の周波数軌跡と非線形部分の振幅軌跡を図 3.20 に示す。この図から、2 次自励発振 PWM 変換器が安定なリミットサイクルを持つことがわかる。このリミットサイクルを点 P に示す。式 3.22 と式 3.15 により、下記式

$$-\frac{1}{N(V)} = \frac{s+1}{s^2} = \frac{1+j\omega}{(j\omega)^2} = G(j\omega) \quad (3.25)$$

が得られる。よって、

$$-\frac{\pi A}{4D} \sqrt{1 - \left(\frac{H}{A}\right)^2} - j \frac{\pi H}{4D} = \frac{1+j\omega}{(j\omega)^2} \quad (3.26)$$

交差点において、下記式が成り立てる。

$$\text{Im}[G(j\omega_0)] = \text{Im} \left[-\frac{1}{N(A_0, \varphi)} \right] \quad (3.27)$$

ただし、 A_0 は交差点のリミットサイクルの振幅であり、 ω_0 はリミットサイクルの周波数或いは PWM 信号のスイッチング周波数に相当する。式 (3.26) と式 (3.27) を合わせて、 ω_0 は

$$\omega_0 = \frac{4}{\pi H} \quad (3.28)$$




図 3.20 2 次自励発振 PWM 変換器の線形と非線形部分のベクトル軌跡 (ヒステリシス幅:2H=20)




図 3.21 2 次自励発振 PWM 変換器の線形と非線形部分のベクトル軌跡 (ヒステリシス幅:2H=200)




図 3.22 シンプルな 2 次自励発振 PWM 変換器の状態空間検討用モデル

となる。サンプリング周波数が 12.5MHz とすると、点 P に対応する “A” と “ ω ” がそれぞれ $A = 79.48$ 、 $\omega = 252.8\text{kHz}$ になる。したがって、2 次 PWM 変換器は振幅 79.48 、角周波数 252.8kHz のリミットサイクルを持つ可能性がある。

また、ヒステリシス比較器の閾値 $H=100$ のとき、図 3.21 に示すように、2 次自励発振 PWM 変換器の線形部分の周波数軌跡が変わらなく、非線形部分の振幅軌跡が負虚軸に沿って大きくなり、リミットサイクルの振幅が非常に大きくなった。図にある情報によって計算したところ、この場合の 2 次自励発振 PWM 変換器が振幅 185893 、周波数 $\omega = 39.6\text{kHz}$ のリミットサイクルを持つ可能性がある。振幅がヒステリシス比較器の閾値 H よりほぼ 900 倍大きくなったことがわかる。しかし、シミュレーション結果では、シミュレーション時間を長くすると、出力パルス幅が長くなったり、ヒステリシス幅が 200 時、比較の入力信号、即ち積分器の出力の振幅が約 40 万、周波数が約 5kHz になった。記述関数の結果を見ると、振幅がヒステリシス比較器の閾値 H より約 8 倍大きいので、システムが定常状態になるまでの経過時間が長かったと考えられる。P 点の左部分が不安定の領域であり、リミットサイクルの状態に束縛しにくくなると考えられる。ただし、いずれもリミットサイクルが 1 個しか示されていないため、安定なリミットサイクルかどうかは判断しかねる。

シンプルな 2 次 PWM のリミットサイクルの確認

記述関数法ではリミットサイクルの安定性を確認できなかった。そこで、2 次元状態空間つまり位相面で、リミットサイクルの振る舞いを確認する。図 3.22 にある x_1 と x_2 のステータスにおいて、 x_1 - x_2 平面を用いて位相面解析を試してみる。入力 U は 0 の前提で検討を行っている。ヒステリシス幅が 20 ($H = 10$) の場合のリミットサイクルは図 3.23 に示す。この図から、初期状態から広げることがわかる。しかし、最終的には止まっているようで安定になったようである。シミュレーションでは図 3.24 に示しているように、最後は一つのサイクルに止まり、収束しているようである。ただ、入力なしとの前提なので、入力がある場合、動きが変化することがある。なお、 $H = 100$ の場合のリミットサイクルの振る舞いを図 3.25 に示す。この場合リミットサイクルは同様に初期状態から広がり、シミュレーション結果ではなかなか収束できなかった。この時のリミットサイクルは不安定と思われる。これは記述関数法の結果とは異なっている。

そもそも、記述関数法は近似方法であり、リミットサイクル安定かどうかには判別として用いられ、システムの安定性に使えるかは疑問が多く残されている。そこで、私は記述関数法をシ




図 3.23 シンプルな 2 次自励発振 PWM 変換器のリミットサイクルの振る舞い ($H=10$)




図 3.24 シンプルな 2 次自励発振 PWM 変換器のリミットサイクルの収束部分 ($H=10$)

システムの安定性を直接に判定するより、非線形である元のシステムを線形近似モデルにする手段として使用し、線形システムに用いられるナイキスト安定理論を基準にして、安定な 2 次 PWM 変換器を求める。

3.2.4 安定な 2 次自励発振 PWM 変換器の試み

前述で、記述関数法によりシンプルな 2 次 PWM 変換器にリミットサイクルを持つことが分かったが、リミットサイクルの安定性は記述関数では判断できず、位相面でリミットサイクルの振る舞いによる不安定であることを確認できた。記述関数法はリミットサイクルの安定性を判断するのに難しいが、これから、記述関数法を用いて、位相余裕による判断を基準して、




図 3.25 シンプルな 2 次自励発振 PWM 変換器のリミットサイクルの振る舞い ($H=100$)




図 3.26 望まれる新しいシステムの線形部分 $G'(j\omega)$ のベクトル軌跡

安定なシステムを求める。安定基準は難しいため、シミュレーション結果ではシンプルな 2 次 PWM 変換器が不安定であることが示されたので、その状態を不安定な状態とする。よって、これより良い位相余裕を求め、安定なシステムを構築する。

図 3.26 に、 PM_1 はシンプルな 2 次 PWM の位相余裕を示している。リミットサイクル P は不安定とすると、安定なリミットサイクルは右にあることが考えられる。すなわち、システ




図 3.27 PI 補償を加えた 2 次自励発振 PWM 変換器の連続時間系ブロック線図

△の線形部分 $G(j\omega)$ の周波数軌跡と非線形部分の振幅軌跡の交差点は右にシフトすることになる。ナイキスト安定理論にも一致する。よって、新しい線形部分つまりフィルタを $G'(j\omega)$ と定義する。 $G'(j\omega)$ のベクトル軌跡は図 3.26 に示しているように非線形部の振幅軌跡との交差点を右にシフトすることで、 PM_2 が PM_1 より大きくなり、位相余裕が改善できると期待する。

よって、

$$\operatorname{Re}[G'(j\omega'_0)] > \operatorname{Re}[G(j\omega_0)]. \quad (3.29)$$

ただし、 ω'_0 は新線形部分 $G'(j\omega)$ と非線形部分 $-1/N(A, \varphi)$ の交差点の周波数である。交差点の振幅は A'_0 となり、交差点に対応する非線形部分 $-1/N(A, \varphi)$ の実部と同じなので、式 (3.29) は下記式に書き換えられる。

$$\operatorname{Re}\left[-\frac{1}{N(A'_0, \varphi')}\right] > \operatorname{Re}[G(j\omega_0)]. \quad (3.30)$$

式 (3.25) と式 (3.26) により、式 (3.30) は

$$-\frac{\pi A'_0}{4} \sqrt{1 - \left(\frac{H}{A'_0}\right)^2} > -\frac{\pi^2 H^2}{16} \quad (3.31)$$

となる。よって、新リミットサイクルが安定の前提は振幅 A'_0 が条件式

$$H \leq A'_0 < \frac{H}{4} \sqrt{\pi^2 H^2 + 16} \quad (3.32)$$

を満足すべきである。なお、 $H = 10$ に対して、 $10 \leq A'_0 < 79.2$ が得られる。

PI 補償器の効果

第 2 章で考察した PI 補償を加えた 2 次自励発振 PWM 変換器を注目して検討する。図 3.27 はその PI 補償を加えた 2 次自励発振 PWM 変換器の線形モデルである。伝達関数を求めると

$$\frac{y}{u} = \frac{(N(A, \varphi)K_P T_I)j\omega + N(A, \varphi)K_P}{T_I(j\omega)^2 + N(A, \varphi)(K_P T_I + T_I)j\omega + N(A, \varphi)K_P} \quad (3.33)$$

となる。この伝達関数の特性方程式

$$1 + \frac{K_P T_I N(A, \varphi)(j\omega) + K_P N(A, \varphi)}{T_I(j\omega)^2 + T_I N(A, \varphi)(j\omega)} = 0. \quad (3.34)$$

より、

$$-\frac{1}{N(A, \varphi)} = \frac{(K_P T_I + T_I)(j\omega) + K_P}{T_I(j\omega)^2} \quad (3.35)$$

が得られる。新 $G'(j\omega)$ は PI 補償を加えた線形部分に当てはめると、 $G'(j\omega)$ は

$$G'(j\omega) = \frac{(K_P T_I + T_I)(j\omega) + K_P}{T_I(j\omega)^2} \quad (3.36)$$

で表せる。そして、新たなフィルタ $G'(j\omega)$ と $-1/N(A, \varphi)$ の交差点は

$$-\frac{\pi A}{4D} \sqrt{1 - \left(\frac{H}{A}\right)^2} - j\frac{\pi H}{4D} = \frac{(K_P T_I + T_I)(j\omega) + K_P}{T_I(j\omega)^2} \quad (3.37)$$

となる。式 (3.37) 解くと、新リミットサイクルの振幅 A'_0 と周波数 ω'_0 は下記式による計算できる。

$$A'_0 = \sqrt{\frac{K_P^2 \pi^2 H^4}{16 T_I^2 (1 + K_P)^4} + H^2}; \quad (3.38)$$

$$\begin{aligned} \omega'_0 &= \frac{4}{\pi H} (K_P + 1) \\ &= \omega_0 (K_P + 1). \end{aligned} \quad (3.39)$$

式 (3.39) によるスイッチング周波数はヒステリシス幅と比例ゲイン K_P に依存していることが分かる。また、十分小さい K_P に対して、 ω'_0 は ω_0 にほぼ同じ値となり、つまり、線形部分を変更しても、スイッチング周波数がほぼ変わらないことを示している。 K_P を小さくすれば、スイッチング周波数はヒステリシス幅に依存し、実用に便利になる。また、前述の分析結果により $G'(j\omega)$ は式 (3.29) を満足するべきであるため、(3.25) と (3.36) 及び式 (3.29) により、

$$-\frac{K_P}{T_I \omega_0'^2} > -\frac{1}{\omega_0^2} \quad (3.40)$$

が得られる。また、十分小さい K_P に対して ω'_0 が ω_0 近似できるため、式 (3.40) は最終的に

$$\frac{K_P}{T_I} < 1. \quad (3.41)$$

が得られる。すなわち、 $K_P = 0.1$ と仮定すると、積分時定数を示す積分係数 T_I は 0.1 より大きく設定する必要がある。

比例係数 K_P を 0.1 に設定し、積分係数 T_I が大きければ、新 $G'(j\omega)$ のベクトル軌跡は右にシフトすることを図 3.28 に示している。なお、リミットサイクルの振幅 A'_0 はヒステリシス幅の半分値 H に収束していくことがわかる。 H は 10 を設定してある。また、位相余裕 PM' も改善していることがわかる。




図 3.28 リミットサイクルは積分係数 T_I が大きければ右にシフトする。($K_P = 0.1$)

PI 補償を加えた 2 次 PWM のリミットサイクルの確認

ここまで、PI 補償のパラメータを設定する条件式を数学的に導出したが、ここで、前述と同様に位相面でリミットサイクルの振る舞いを確認してみる。比例係数 $K_P = 0.1$ に設定し、積分係数 T_I を 0.5 として設定した場合、図 3.28 では、リミットサイクルは右にシフトされ、位相余裕もシンプルな 2 次 PWM より大きく改善されているように見えるが、このリミットサイクルが安定かどうかはこの図では判断しかねる。前述のシンプルな 2 次の場合、 $H = 100$ のほうが、リミットサイクルが明らかに収束しないことをしめしているため、ここも $H = 100$ で比較してみる。図 3.29 はそのリミットサイクルの振る舞いを示している。初期状態から一旦外部に遷移しているが、間もなく内部に回り収束していくことを見て取れる。よって、この場合、リミットサイクルが安定に動作していることが明らかだ。 $H = 10$ の場合、収束がさらに早くなると推測できる。よって、図 3.28 のリミットサイクル Q_2' より右のリミットサイクルが安定であることを証明できるといえる。

3.2.5 記述関数法の精度確認

記述関数法は既に述べたように近似方法であるために、その結果の精度が問題である。すなわち、予想されたリミットサイクルの振幅と角周波数の値に誤差がある。さらに、予想されたリミットサイクルが存在しない、或いはその逆、実際に存在するリミットサイクルは予想されない。後者は、前述のように、リミットサイクルの判断を諦めて、予測できたりミットサイクルを基準に、シミュレーションによる不安定と決め付けたシステムの位相余裕を如何に改善することを検討した。ここで、予想されたりミットサイクルの振幅と角周波数の値の誤差をシミュレーション結果と比べて確認する。




図 3.29 PI 補償を加えた 2 次 PWM のリミットサイクルの振る舞い。($H = 100, K_P = 0.1, T_I = 0.5$)

表 3.1 は計算とシミュレーションにより得られたリミットサイクルの振幅と角周波数を比較する表である。計算は式 (3.38) と式 (3.39) により行われていた。シミュレーションでは、 $u(z) \cong 0$ でヒステリシス比較器の入力振幅及びスイッチング周波数の値である。なお、入力 $u(z)$ の振幅の実際値は 10^{-6} であり、完全に 0 入力にすると、ノイズシェーピング効果が得られないため、通常はディザなどを入れる。ここでは、簡略に振幅を 10^{-6} にして、0 に近似した値にした。なお、角周波数 ω_{sw} は角サンプリング周波数の $2\pi f_s$ を用いて正規化した値であり、スイッチング周波数そのものである。表 3.1 に、 T_I は 0.5 より小さい場合、誤差がやや大きくなっているが、 T_I が 0.5 より大きければ、特に T_I が 10 より大きい場合、シミュレーション結果と記述関数法で得られた計算式による計算結果とほぼ一致している。すなわち、この場合の記述関数法の精度は低くないといえる。


3.2.6 最適なパラメータの選定

自励発振 PWM 変換器が非線形システムであることは既に述べた。非線形システムにおいて、入力信号によりシステムの安定性にも影響されると考えられる。また、 $\Delta\Sigma$ 構造にも入力振幅の制限がある。図 3.30 はシミュレーション結果であり、PI 補償を加えた自励発振 PWM 変換器に対して、比例係数 K_P を 0.1 に設定し、入力信号 u の振幅と積分系数 T_I を調整しながら、リミットサイクル振幅に相当する比較器入力信号 v の振幅の変化を示している。入力信号 u の振幅はフルスケールが 1 に対して、 $\Delta\Sigma$ において、1 を超えると飽和するため、0 から 0.8 まで調べた。図 3.30 に代表として、 $u = 0, 0.4, 0.8$ を調べた。

まず、 T_I が 4 より大きければ、振幅 $v(z)$ 同じ T_I に対して、 T_I や入力振幅と関係なく v が安定していることが分かる。なお、 T_I が 4 より小さくなると、 v の振幅がどんどん大きくなっていく。 T_I が 0.2 より小さくなると、 v が百以上の単位で急激に大きく増大していることがわ

表 3.1 comparative table of the calculation results and simulation results.

Integral coefficient (T_I)	Hysteresis width (2H)	Limit cycle (amplitude, frequency)	
		Calculation results (A'_0, ω'_0)	Simulation results ($v(z)$ amp., ω_{sw})
0.1	5	(4.8, 0.0892)	(7.3, 0.0833)
0.3	10	(7.4, 0.0446)	(8.5, 0.0437)
0.5	20	(16.4, 0.0223)	(16.9, 0.0233)
1.0	40	(32.8, 0.0111)	(32.2, 0.0112)
3.0	60	(35.8, 0.0074)	(35.1, 0.0081)
5.0	80	(45.1, 0.0056)	(44.9, 0.0058)
10.0	100	(52.6, 0.0045)	(51.7, 0.0048)
30.0	200	(102.3, 0.0022)	(101.5, 0.0027)
50.0	400	(206.6, 0.0011)	(205.6, 0.0014)

図 3.30 積分係数 T_I と入力振幅によるリミットサイクル振幅への影響。

かる。同じ T_I に対して、入力 u の振幅が大きい程増大率も多くなることが分かる。つまり、 T_I が 4 より小さくなると、入力振幅がシステムの安定性に影響し始まり、 T_I が 0.2 より小さくなるとその影響がますます強くなる。これは、前述の K_P/T_I が 1 を超えてはいけない結論を裏づける。また、記述関数法による検討結果で、リミットサイクル振幅が $A_0 < 79.2$ に満足されるべく、図 3.30 に当てはめて考えると $T_I \geq 0.5$ の領域は実用できる領域と考えられる。




図 3.31 積分係数 T_I による信号精度への影響。

図 3.31 は積分係数 T_I による PWM 信号精度 SQNR への影響を示している。入力 は 1kHz 振幅 0.4 の正弦波を変調した 1 ビット信号である。サンプリング周波数は 12.5MHz を用い、SQNR は 20 kHz までの信号帯域で計算している。PI 補償を加えた 2 次自励発振 PWM 変換器は比例ゲイン K_P と積分時間、 T_I 及び比較器のヒステリシス幅 ($2H$) のパラメータがある。 $K_P = 0.1$ 、 $H = 10$ としてスイッチング周波数を約 300kHz に設定する。 T_I を調整しながら、シミュレーションにより PWM 信号の SN 比の変化を図 3.31 に示す。

T_I が 0.2 より小さい場合、理論上は時定数が大きくなり、定常誤差が小さくなるため、SN 比が良くなるはずだが、図 3.31 では精度が落ちている。これは、おそらく回路が不安定になり、エラーが増えたためだと考えられる。 T_I が 30 より大きい場合、PWM 信号の SN 比は 1 次自励発振 PWM 変換器から得られた PWM 信号と同程度であった。即ち、この場合、PI 補償による 2 次自励発振 PWM 変換器は 1 次自励発振 PWM 変換器と同じように動作していると考えられる。 $0.2 \leq T_I < 30$ の場合、PWM 変換器は安定し、PWM 信号の SN 比も 1 次自励発振 PWM 変換器より良い。なお、 T_I が 0.4 の時 PWM 信号の精度は最も良いことがわかる。しかし、前述では入力振幅も考慮し、 $K_P = 0.1$ の場合、 $T_I \geq 0.5$ にする必要があった。よって、 $K_P = 0.1$ に対して、最適な値 $T_I = 0.5$ だと考えられる。

3.3 PI 補償を加えた 2 次自励発振 PWM 変換器の出力確認

3.3.1 変換結果の確認

前述で、PI 補償を加えた自励発振 PWM 変換器の最適なパラメータを決めたが、これから、変換結果を確認する。図 3.32 は PWM 信号のデューティ比分布ヒストグラムを示す。ここで、自励発振 PWM 変換器の入力は振幅 0.4、1kHz の正弦波の 1 ビット信号である。 K_P 、 T_I 及




図 3.32 PI 補償を加えた 2 次自励発振 PWM 変換器の出力信号のデューティ比分布ヒストグラム (デューティ比範囲:28.3%~72.3%、ヒステリシス幅: $2H=20$ 、 $K_P=0.1$ 、 $T_I=0.5$)

び H はそれぞれ 0.1、0.5、10 にする。この図により、デューティが図 2.10 に示した 1 次自励発振 PWM 変換器のデューティ比分布と同じように分布していることが確認できる。また、離散系、パルス周期が短いという同じ理由で、デューティ分布が離散的に分布し、50% の値に集中していることがわかる。したがって、PI 補償を加えた自励発振 PWM 変換器から PWM 信号を得られることが確認できた。

PWM 信号の精度とノイズフロアを確認するため、100 万点の出力データを離散フーリエ変換した。スペクトルを図 3.33 に示す。自励発振 PWM 変換器がノイズシェーピング特性を持ち、低領域内のノイズフロアの傾きが 2 次 1 ビット信号と同じように 40 dB/dec であることがわかる。PWM 信号のスイッチング周波数が約 300kHz であることもわかる。また、PWM 信号の SN 比は 71.7 dB、THD は 0.00106% であった。図 3.34 に示すように、1 次自励発振 PWM 変換器より 2 次のほうが、低域内のノイズフロアが下がった様子がわかる。また、SN 比は 20 dB 改善され、THD は 1/10 となった。1 次自励発振 PWM 変換器より良い精度が得られることがわかった。

3.3.2 スイッチング周波数とヒステリシス幅の関係の検証

1 次自励発振 PWM 変換器の出力信号のスイッチング周波数がヒステリシス幅とほぼ線形関係であることが既にわかった。PI 補償を加えた 2 次自励発振 PWM 変換器も同じ特性を持つことを推測できるが、ここで、確認する為に、PWM 信号のスイッチング周期とヒステリシス




図 3.33 PI 補償を加えた 2 次自励発振 PWM 変換器の変調結果のスペクトル ($K_P=0.1$, $T_I=0.5$, $H=10$)




図 3.34 1 次 PWM と PI 補償を加えた 2 次自励発振 PWM 変換器出力のスペクトルの比較 (ヒステリシス幅: $2H=20$)

幅の関係を図 3.35 に示す。図 2.14 と同様に、スイッチング周波数周期の単位をサンプル数として示す。この図から、2 次 PWM 信号のスイッチング周期とヒステリシス幅もほぼ線形の関




図 3.35 PI 補償を加えた 2 次自励発振 PWM 変換器出力のスイッチング周波数とヒステリシス幅の関係 ($K_P=0.1, T_I=0.5$)

係があることがわかる。最小二乗法により、各ヒステリシス幅に対応している集中するスイッチング周波数を直線で近似したところ、傾きが約 1.9 になり、切方が約 1 になる。1 次自励発振 PWM 変換器より、小さくなる。これは、PI 補償の比例ゲイン K_P が 0.1 まで下がったからだと思われる。1 次自励発振 PWM 変換器と同様に、2 次 PWM 変換信号のスイッチング周期とヒステリシス幅の関係が次の近似数式ようになる。

$$SP \simeq 1.9 \times (2H) + 1 \quad (3.42)$$

式 (3.42) は記述関数法による導出して式 (3.39) とほぼ同じ値になることが分かる。すなわち、シミュレーション結果と記述関数による検討結果が一致していることの証拠になる。上記式から、ヒステリシス幅が 20 ($H=10$) の場合、PWM 信号のスイッチング周期が 39 サンプル数になる。サンプリング周波数が 12.5MHz とすると、スイッチング周波数が約 320kHz になる。図 3.33 に示した約 300kHz のシミュレーション結果と同じであることを確認することができる。PWM 信号のスイッチング周波数とヒステリシス幅はほぼ線形的な関係があるため、ヒステリシス幅により、スイッチング周波数を自由に設定出来ることがわかる。例えば、スピーカのパワー素子を駆動するためのスイッチング周波数を 500kHz としたい場合、サンプリング周波数が 12.5MHz としてヒステリシス幅を 12 に設定すればよい。また、DC モータを駆動するためには、ヒステリシス幅を 340 に設定すると、約 18kHz のスイッチング周波数を実現できる。

3.4 まとめ

本章では、線形システムとして考えた各種の自励発振 PWM 変換器の周波数特性を評価した。自励発振 PWM 変換器の開ループ周波数特性の検証により、1 次自励発振 PWM 変換器は位相余裕が十分あることがわかった。PI 補償を導入しないシンプルな 2 次自励発振 PWM 変換器は位相余裕がほぼないため、不安定であることが考えられる。PI 補償を加えた 2 次自励発振 PWM 変換器では、パラメータの値によってシステムの位相余裕が変わるため、安定性が左右されることが確認できた。

また、記述関数法によって、自励発振 PWM 変換器の安定性を検討した。1 次自励発振 PWM 変換器が安定なリミットサイクルを持つ可能性があることが理論的にわかった。しかし、近似法である記述関数法では、2 次 PWM に対して、リミットサイクルがあることを確認できたが、リミットサイクルの安定性の判別は正確ではなかった。そこで、位相面でリミットサイクルの振る舞いを確認し、シンプルな 2 次 PWM の場合には、軌道はリミットサイクルになかなか収束しないことを確認できた。そこで、記述関数法により、システムの位相余裕を改善できる条件式を導出し、線形部分に対する条件を求めた。また、ヒステリシス幅が大きいほど、複素平面で、非線形部分の振幅軌跡が虚軸の負方向に移動するため、リミットサイクルの振幅が大きくなることが理論的に示され、これによりスイッチング周波数が変化することが裏付けられた。スイッチング動作を安定化させるために本論文で選択した手段は、2 次 PWM 変換器の 1 段目の積分器を比例ゲインを加え、積分器に係数を付けて、PI 補償を導入することである。比例ゲイン及び積分係数を調整することで、リミットサイクルの振幅を抑制させることができた。

記述関数法とシミュレーション結果を合わせて、最適なパラメータ ($K_P = 0.1$, $T_I = 0.5$) を選定できた。また、最適なパラメータで PI 補償を加えた 2 次自励発振 PWM 変換器の出力を確認し、高精度低歪みな PWM 信号を得ることができた。

第 4 章

自励発振 PWM 変換器の特性

まえがき

前章では、自励発振 PWM 変換器の安定性について調べ、安定な 2 次 PWM 変換器が得られることが確認できた。本章では、得られた安定な変換器の特性を調べる。

システムの基本的な特性の一つは、特定のテスト信号を入力として加えたときにその出力がどのような時間応答をするかという過渡応答特性である。本章で過渡応答を用いて、即応性を調べる。また、入力信号及び PWM 信号のスイッチング周波数に対して、PWM 信号の精度への影響を検討する。1 ビット入力信号自身の精度が PWM 信号の精度へ及ぼす影響についても調査する。そして、PWM 信号の更なる高精度化手段を検討する。最後に、自励発振 PWM 変換器の入力が 1 ビット信号ではなくマルチビット信号の場合、出力がどうなるかを調べる。

4.1 過渡応答による即応性の評価

$\Delta\Sigma$ 変調特有の高域で立ち上がる量子化雑音の周波数特性に対して適当な低域通過フィルタ (LPF) をかけると、雑音を除去し、入力信号に復調できる。しかし、ステップ応答では、高い周波数の成分は重要であるため、このような LPF を適用した上での過渡応答の評価はノイズシェーピング特性を持つシステムに適さないと言える。

この問題に対し、折野により検討された加算平均による過渡応答評価方法を用いている [23]。入力信号としてパターンの繰り返しを用い、出力から各繰り返しパターンを抽出して集合平均を取るという方法である。この操作により、観測できる周波数帯域を制限せずに入力信号に非相関な雑音を除去することができ、より正確な応答波形を得ることができる。ここで、この方法を応用して、各自励発振変換器の過渡応答を調べる。

4.1.1 1 次自励発振変換器の過渡応答

図 4.1 は 1 次自励発振変換器の過渡応答である。入力パルスの振幅が 0.4、ヒステリシス幅が 20 で、変換器のスイッチング周波数は約 300kHz となるように設定した。出力は入力パルスが変化した直後では大きく振動しているが、次第に収束する。収束部に見られる振動の周波




図 4.1 1 次自励発振変換器の過渡応答

数は約 300kHz であり、スイッチング周波数相当と思われる。この過渡応答は出力の平均により得られたのものであるため、入力パルスの立ち上がり後において、出力の基本成分とスイッチングの間に何らかの理由で相関性が強く現れたと推測される。図 4.1 に示した包絡線“L”は、1 次系のステップ応答と同じように定常状態で入力振幅 0.4 に落ち着き、アンダーシュートやオーバーシュートもないことがわかる。したがって、システムが安定であることがわかる。また、包絡線の立ち上がりでは、無駄時間はほぼないが、急峻な立ち上がりは見られず、定常状態になるまで少々時間がかかっているため、即応性とはいえない。1 次自励発振変換器の過渡応答は、即応性の改善余地があると思われる。

一般に、線形システムの極の位置とインパルス応答の間には、極の実部が大きいほどインパルス応答における振動の収束が速くなり、虚部が大きいほど振動周期が小さくなるという関係がある。自励発振変換器の場合、その非線形性によりシステムの伝達関数は厳密には得られないが、極とインパルス応答の関係性を上記の包絡線に当てはめれば、1 次自励発振 PWM 変換器の極が複素平面の左半平面に位置していることを推測できる。これにより、システムは位相余裕があり、安定であるもまた推測できる。




図 4.2 2 次自励発振変換器の過渡応答 (PI 補償なし)

4.1.2 2 次自励発振変換器の過渡応答

PI 補償がない場合

補償を用いないシンプルな 2 次自励発振 PWM 変換器の過渡応答を図 4.2 に示す。入力パルスの立ち上がり時に、アンダーシュートとオーバーシュートが見られ、すぐ目標値に落ち着いているが、“0”に落ちた後、ノイズのようなものが現れている。前述の 1 次自励発振 PWM 変換器の応答に見られたようなスイッチング周波数成分とは異なっている。また、ピークはほぼ目標値の 2 倍であり、1 次自励発振 PWM 変換器に比べて大きい。整定時間は短い。

1 次自励発振変換器の過渡応答の解析において、入力パルスの立ち上がりで出力とスイッチング信号の間の相関性が生じていると推測していた。ここでも同じことが起きていると考えられる。この場合、入力パルスの立ち上がり後、出力の基本成分とスイッチング信号の間の時間的な相関性が何らかの理由で弱くなったか、或いは消えてしまったため、前述の 1 次系のような高周波数成分が無くなった可能性がある。一方、もし 2 次自励発振 PWM 変換器は不安定だと仮定すると、システム全体が発振してしまった場合、発振する信号とスイッチング信号が相殺し、誤差が多く生じ、立ち上がった後にすぐ目標値の近辺に誤差だけ残ったとも考えられる。

PI 補償がない 2 次自励発振 PWM 変換器の即応性は 1 次の場合より良いようであるが、不安定と思われるため、明確な結論に至らなかった。




図 4.3 PI 補償を加えた 2 次自励発振変換器の過渡応答 ($K_P = 0.1$, $T_I = 0.5$)

PI 補償を加えた場合

前章の周波数応答により、PI 補償を 2 次 PWM 変換器に加えて、PI 補償器のパラメータを調整することで、システムの位相余裕を変えられ、システムが安定また不安定になることがわかった。ここで、過渡応答にどのような現象があらわれるかを確認する。

比例ゲイン K_P を 0.1 に、積分係数 T_I を 0.5 にして、ヒステリシス幅を 20 に設定した場合の過渡応答を図 4.3 に示す。1 次の場合のようにスイッチング周波数成分が現れていることが分かる。なお、包絡線の立ち上がりも 1 次より急峻になり、即応性は 1 次より改善され、2 次系の効果と思われる。そして、立ち上がった後、ピークからの収束に振動が見られ、整定時間が長くなっている。安定限界のように思われる。PI 補償を加えた 2 次自励発振 PWM 変換器が安定であると推測され、良い即応性を持つことが分かった。

前章で、 $T_I = 4$ のとき、周波数応答ではシステムの位相余裕が大きくなったことが分かった。ここで、 $T_I = 4$ の場合の PWM 変換器のステップ応答を評価してみる。

図 4.4 は $T_I = 4$ としたときの PI 補償を加えた 2 次自励発振 PWM 変換器の過渡応答である。包絡線 “L” に示されるように、オーバーシュートが少し見られ、すばやく定常状態に収束している様子がわかる。前述した変換器の場合と同じように、時間的な相関性が強く現れるため、スイッチング周波数と関係する高周波数成分が見られる。また、“0” に落ちる時も、すばやく定常状態に収束している。したがって、この場合には変換器は安定であると推測され




図 4.4 PI 補償を加えた 2 次自励発振変換器の過渡応答 ($K_P = 0.1$, $T_I = 4$)




図 4.5 PI 補償を加えた 2 次自励発振変換器の過渡応答 ($K_P = 0.1$, $T_I = 0.02$)

る。2 次自励発振 PWM 変換器の良い即応性も確認できた。

前章において時定数パラメータ T_I を小さくすると、1 段目の積分器の時定数が大きくなり、システムが不安定になっていく現象を開ループのボード線図で検討した。ここでは、 $T_I = 0.02$ のときの過渡応答を図 4.5 に示す。この図より、入力パルスが 0 へ変化した後には不規則な強い振動が現れ、PI 補償のない 2 次自励発振変換器の過渡応答とほぼ同じであることがわかる。即応性が良いが、スイッチング周波数成分が見られず、ノイズがのっているような現象が現れている。

本節では、自励発振変換器の過渡応答を検討した。集合平均により得られた過渡応答では入力信号に応じる基本成分に加えてスイッチング周波数に近い振動が入力パルスの立ち上がりで見られた。回路が不安定と思われる場合、何らかの原因で、この振動の規則性がなくなった。各ステップ応答に包絡線に注目し考えた結果、1 次自励発振変換器の即応性は改善する余地がある。補償を用いない 2 次自励発振変換器は不安定と思われる。PI 補償を加えた 2 次自励発振変換器では、パラメータの値を調整することで、即応性を確認できた。

4.2 PWM 信号精度の検討

提案した自励発振 PWM 変換器の出力はノイズシェーピング特性を持つことを確認した。これによって、低周波数領域において、高精度な PWM 信号を得られると推測される。本節では、PWM 信号の全高調波歪み (THD) 及び SN 比について詳しく調べる。ここで、THD は入力信号の 10 次高調波まで含めて計算することとした。ノイズ電力が高調波を隠した場合でも、ノイズ電力を歪みとして計算する。また、SNR は帯域 20kHz までで計算する。

4.2.1 入力電力への依存

出力信号の全高調波歪みが入力電力に対しての変化の様子を図 4.6 に示す。入力信号は 1kHz の正弦波の 1 ビット信号である。また、サンプリング周波数は 12.5MHz であり、スイッチング周波数は 300kHz になるように設定する。PI 補償器のパラメータ K_P 、 T_I をそれぞれ 0.1、0.5 に設定する。図 4.6 より、2 次自励発振 PWM 変換器の出力信号の全高調波歪みが 1 次の場合より低いことがわかる。これによって $\Delta\Sigma$ 変調の次数が高いほど信号の精度がよくなるという特性を検証することができる。

1 次や 2 次の場合、THD の変化原理が同じであるので、2 次自励発振 PWM 変換器に注目して、変化する理由を説明する。図 4.6 より、2 次自励発振 PWM 変換器の場合、入力信号の振幅が 0.4 より小さいほど、THD は大きくなることがわかる。この理由として、基本信号成分が小さいほど、図 4.7 に示すように、入力信号の高調波成分も低くなるが、白色雑音が入力に関係なく生じるため、THD の計算式 (式 1.12) により、THD は入力振幅が小さくなるほど大きくなることが考えられる。

一方、図 4.6 から、入力振幅を 0.4 より大きくすると、歪みが大きくなっていくことがわかる。振幅が 0.4 のとき、全高調波歪みは一番低くなることもわかる。また、図 4.7 に示すように、高調波電力が入力振幅 0.4 から、急に増大することがわかる。その理由として出力の最大




図 4.6 入力電力対 THD の特性 (周波数 1kHz 正弦波の 1 ビット入力信号 ; H=10)




図 4.7 2 次自励発振 PWM 変換器の入力電力に対する高調波電力の変化 (周波数 1kHz 正弦波の 1 ビット入力信号 ; H=10)

が ± 1 なので、入力振幅が0.4より大きくなると、飽和に近づき、そこで、歪みが大きくなると考えられる。即ち、0.4のとき、変換器の線形性が一番良く、0.4より大きくなると、線形性が弱くなっていくことがわかる。

入力振幅対出力のSN比特性を図4.8に示す。この図より、同じ入力に対して、2次自励発振PWM変換器の出力信号のSN比が1次より良いことがわかる。したがって、2次の場合、低周波数領域内のノイズ成分が少ないことも考えられる。次に、ダイナミック・レンジにおいて考えてみる。ここでSN比は0dBまで示していないが、図で示した線の傾きがほぼ20dB/decであることがわかる。1次の場合、この延長線と横軸の交差点が振幅0.001まで、2次の場合0.00001までと推測できる。また、2次の場合、入力の最大振幅が0.7まで有効に使えるので、それぞれのダイナミック・レンジを計算すると、1次の場合 $57\text{dB}(20\log_{10}(0.7/0.001))$ 、2次の場合が $77\text{dB}(20\log_{10}(0.7/0.0001))$ になる。したがって、2次自励発振PWM変換器のダイナミック・レンジが1次より20dB上がることをわかる。

また、2次自励発振PWM変換器において、入力振幅が0.5までSN比が徐々に上がり、0.5から、SN比が大きくなり下がることをわかる。図4.9に示すように、信号帯域内の量子化ノイズが、入力振幅が0.5まであまり変化しなく、入力振幅が0.5より大きくなるほど、飽和値1まで近づく。ノイズが増えるため、入力振幅に応じて大きく変換する。そこで、入力振幅が1桁変換することにより、変換器の出力のSN比が0.5の入力まで、20dB/decの速度で徐々に上がることがわかる。入力振幅が0.5より大きくなると、ノイズの増える量が大きいので、SN比が下がることをわかる。

4.2.2 入力周波数への依存

前述で、自励発振PWM変換器の出力信号の精度が入力信号の振幅に依存し、入力振幅が0.4のとき、2次自励発振PWM変換器の出力の精度が一番良かったことがわかった。ここで、入力振幅が0.4のとき、入力周波数によって、PWM信号がどう影響するかを調べる。

入力周波数に対する自励発振PWM変換器の全高調波歪み(THD)を図4.10に示す。ここでは、振幅0.4の正弦波の1ビット信号を入力する。サンプリング周波数が12.5MHzであり、スイッチング周波数が300kHzになるように設定する。PI補償器の比例ゲイン K_p を0.1にし、積分時間係数 T_i を0.5に設定する。図4.10から、入力周波数によって、自励発振PWM変換器の出力精度が大きく変化することがわかる。ノイズシェーピング特性により、量子化ノイズ電力が高周波数領域に集中し、周波数が低いほど量子化ノイズ電力が低く分布するため、入力周波数が低くなるほどノイズの影響により発生する歪みが低くなる可能性がある。また、図4.10により、2次自励発振PWM変換器に応じる曲線の傾きが1次の場合より大きいことがわかる。このことから、出力のスペクトルにより、2次の場合のノイズフロアの傾きが1次より大きいという特性に結びつく。

一方、周波数が低い場合、信号の変化が緩やかになるので、出力が追従しやすく、歪みが起きにくくなる。逆に、周波数が高いと、信号の変化が速く、出力が追従しにくくなり、歪みが大きく発生する。




図 4.8 入力電力対 SN 比の特性 (周波数 1kHz 正弦波の 1 ビット入力信号 ; H=10)




図 4.9 2 次自励発振 PWM 変換器の入力電力に対する信号帯域内のノイズ電力の変化 (周波数 1kHz 正弦波の 1 ビット入力信号 ; H=10)




図 4.10 入力周波数対 THD の特性 (振幅 0.4 の正弦波の 1 ビット入力信号 ; H=10)

表 4.1 入力周波数が 10kHz とき、種類の回路の PWM 出力精度の比較

	THD(%)	SNR(dB)	3 次高調波	5 次高調波	直流誤差 (%)
1 次 PWM	0.12	52.2	-77.8	-80.5	0.10
2 次 PWM(PI なし)	0.11	64.8	-72.5	-79.9	0.22
2 次 PWM(PI あり)	0.15	71.0	-71.9	-76.7	0.14

図 4.10 により、入力周波数が 5kHz まで、2 次自励発振 PWM 変換器出力の THD が 1 次の場合より低い、10kHz から、1 次の方が逆に低くなる。これを確認するため、入力の振幅 0.4、周波数 10kHz の 1 ビット信号における 1 次及び 2 次自励発振 PWM 変換器の出力のスペクトルを図 4.11 に示す。この図より、1 次の場合の高調波がノイズフロアより高くなく、PI 補償の場合の高調波が高いことがわかる。1 次の場合、ノイズフロアが高いが、高調波歪みが現れない。PI 補償を加えた場合、高調波が高くなる理由が明確に分かっていないが、比例ゲインと積分器係数があり、これら係数により入力信号の周波数が高い場合、追従性が弱くなり高調波歪みが大きくなったと考える。比較のために、PI 補償のない 2 次自励発振 PWM 変換器の出力のスペクトルと重なった所、図 4.11 に示したように、3 次高調波が少し下がっていることがわかる。

わかり易くするため、1 次、PI 補償がない 2 次、PI 補償を加えた 2 次自励発振 PWM 変換器の THD などの値を表 4.1 に示す。この表より、1 次 PWM 変換器の出力の 3 次及び 5 次高調波歪みが一番小さく、全高調波歪みも一番低いことがわかる。また、直流誤差も一番低い




図 4.11 高周波数入力に対する各 PWM 変換器のスペクトル特性比較 (振幅 0.4 の正弦波の 1 ビット入力信号 ; H=10)

ことがわかる。PI 補償なし及び PI 補償あり 2 次自励発振 PWM 変換器の場合、高調波歪みが 1 次より低いことがわかる。そこで、PI 補償の場合、PI 補償器のパラメータによって、高調波歪みが高くなることを推測できる。しかし、他の SN 比と直流誤差をみると、2 次の場合、SN 比が低く、直流誤差が大きくなることがわかる。

適切な入力信号の振幅及び低い周波数を選べば、より高精度の PWM 信号を得ることができることがわかった。PWM 信号のスイッチング周波数が変換器のヒステリシス特性を持つ比較器の幅によって変化するので、ここで、PWM 信号の精度が PWM 信号のスイッチング周波数とどのような関係があるかを検討する。

入力信号が同じ振幅、周波数を設定すると、図 4.12 に示すように、PWM 信号のスイッチング周波数が増加するほど、PWM 信号の THD が低くなっていく。ここでは、サンプリング周波数が 12.5MHz であり、入力振幅が適切な値 0.4 にし、周波数を 1kHz に設定する。2 次の場合、PI 補償器のパラメータをそれぞれ、 $K_p=0.1$ 、 $T_i=0.5$ に設定する。この図により、PWM 信号のスイッチング周波数が大きいほど、THD が大幅に下がることがわかる。これは、スイッチング周波数が大きくなるほど、変調誤差が小さくなり、歪みも低くなるためだと考えられる。

図 4.13 にて PWM 信号のスイッチング周波数に対する PWM 信号の THD の変化を示す。この図からスイッチング周波数が大きくなるほど、PWM 信号の SN 比が大きくなることがわかる。序論で述べたように、PWM 信号の最小パルス幅が量子化レベル幅と同じものみえるため、最小パルス幅を小さくするほど、量子化レベル幅が小さくなり、量子化ノイズが少なくなると考えられる。サンプリング周波数が大きくなるほど、最小パルス幅が小さくなる。そこ




図 4.12 PWM 信号のスイッチング周波数に対する PWM 信号の THD の変化 (振幅 0.4 周波数 1kHz 正弦波の 1 ビット入力信号)




図 4.13 PWM 信号のスイッチング周波数に対する PWM 信号の SN 比の変化 (振幅 0.4 周波数 1kHz 正弦波の 1 ビット入力信号)




図 4.14 高精度で歪み非常に少ない PWM 信号のスペクトル

で、量子化ノイズが下がるので、SN 比が改善できる。

図 4.12 より、2 次の場合 PWM 信号の精度が 1 次より、スイッチング周波数によって大きく変化することがわかる。また、図 4.13 から、同じスイッチング周波数の条件で、2 次の場合は 1 次より、SN 比は大きいことがわかる。

以上の条件を合わせて、今回の結果から得られる最適条件でのシミュレーションを行った。入力信号の振幅と周波数をそれぞれ 0.4 と 100Hz に設定して、スイッチング周波数を 500kHz にした。PI 補償を加えた 2 次 PWM 変換器の変調結果のスペクトルを図 4.14 に示す。この図から、SN 比 (SNR=78.3 dB) がやや高い、全高調波歪み (THD=0.000005%) が非常に少ない PWM 信号を得られることがわかった。これより、スイッチング周波数をさらに大きくして、たとえば、1MHz にすれば、さらに高精度・低歪みな PWM 信号を得られると考えられる。

4.2.3 1 ビット信号の精度との関係

$\Delta\Sigma$ 変調器の次数により、変調した入力 1 ビット信号の精度が変わるので、ここで、1 次ビット信号の精度が PWM 信号へどう影響するのか調べる。表 4.2 は入力信号を発生する $\Delta\Sigma$ 変調回路の次数により、PWM 信号の変化を示す。

この表では、入力振幅が 0.4、周波数が 1kHz であり、ヒステリシス幅が 20、サンプリング周波数が 12.5MHz である。PI 補償の場合、 $K_p=0.1$ 、 $T_i=0.5$ に設定する。この表から、1 次 $\Delta\Sigma$ 変調器では、パターン誤差が発生するため、自励発振 PWM 変換器の出力精度が下がることわかる。1 次 $\Delta\Sigma$ 変調器を除いて、2 次、3 次、7 次 $\Delta\Sigma$ 変調回路から出力した 1 ビット

表 4.2 入力 1 ビット信号の精度により、種類の回路の PWM 出力信号の変化

パラメータ	信号種類	1 次 DSM	2 次 DSM	3 次 DSM	7 次 DSM
SNR[dB]	1bit 信号	64.91	103.46	121.36	104.21
	1 次 PWM 信号	54.84	51.91	51.89	51.57
	PWM 信号 (PI)	63.31	71.54	71.64	71.00
THD[%]	1bit 信号	0.0211	2.3891e-5	3.6781e-6	2.6095e-5
	1 次 PWM 信号	0.0609	0.0234	0.0099	0.0122
	PWM 信号 (PI)	0.0217	0.0013	0.001125	0.001119
3rd Harm. [dB]	1bit 信号	-96.20	-147.38	-173.16	-155.93
	1 次 PWM 信号	-85.97	-99.91	-96.38	-114.03
	PWM 信号 (PI)	-94.79	-109.43	-109.40	-111.57
5th Harm. [dB]	1bit 信号	-94.68	-150.13	-168.87	-151.50
	1 次 PWM 信号	-80.94	-92.54	-103.86	-106.23
	PWM 信号 (PI)	-94.95	-116.24	-115.48	-115.13

信号の精度が良くなって行くが、それに応じて、各 PWM 変換回路の出力の精度があまり変わらないことがわかる。特に、2 次の場合、ほぼ同じである。例えば、2 次自励発振 PWM 変換器の出力の SN 比が 1dB も違わない。THD も 1 倍も違わないことがわかる。そこで、1 ビット入力信号の精度は自励発振 PWM 変換器の出力の精度に影響がほぼないと考えられる。

したがって、自励発振 PWM 変換器の出力に発生した歪みやノイズ電力が自励発振 PWM 変換器自身に発生したことが支配的と考えられる。

本節で、自励発振 PWM 変換器の入力信号振幅や周波数が低いほど、より高精度で低歪みな PWM 信号を得ることができることがわかった。さらに、PWM 信号のスイッチング周波数を上げるほど、最も高精度かつ低歪みの PWM 信号が得られることがわかった。また、PWM 信号の精度が入力 1 ビット信号の精度に関わらず、自励発振 PWM 変換器自身に発生する歪みが支配的であることがわかった。

4.3 入力振幅に対するスイッチング周波数の変化

図 4.15 が入力振幅に対する 2 次自励発振 PWM 変換器の出力信号のスイッチング周波数の変化を示す。ここで、PI 補償器の比例ゲインを 0.1、積分係数を 0.5 に設定する。この図により、PWM 信号のスイッチング周期の一番低い値と集中する値が入力振幅によらないことがわかる。スイッチング周期の最大値が入力振幅によって長くなることもわかる。これは、入力信号の振幅情報を PWM 信号のデューティ比で表すため、振幅が大きくなるほど、PWM 信号のデューティ比が大きくなり、スイッチング周期も長くなると考えられる。




図 4.15 入力振幅に対する PWM 信号のスイッチング周期の変化 (1kHz 周波数の 1 ビット信号入力 ; H=10)

4.4 高精度化の試み

ここまで、自励発振 PWM 変換器の変換結果の精度は入力信号及びスイッチング信号に依存することがわかった。本章では、同じ入力信号及びスイッチング周波数を前提として、更なる高精度な PWM 信号を得るために、高調波歪み及びノイズを低減させるいくつかの方法を考察した。前述より、2 次自励発振 PWM 変換器の変換結果の精度は 1 次自励発振 PWM 変換器より良いが、2 次自励発振 PWM 変換器の出力のスペクトルでは、入力信号の 3 次、5 次高調波がノイズフロアより高く立っていることがわかった。そこで、高調波歪みを低減すれば、出力の精度がよくなることが考えられる。ノイズシェーピング特性により、さらにアップサンプリングすれば、ノイズフロアが下がるため高精度な出力が得られ、高調波も減らせるのではないかと考えた。また、過渡応答性をさらに向上させ、微分器を導入して高調波を減らす狙いで、PID 補償を導入してみる。また、 $\Delta\Sigma$ 変調では、次数により、低周波数領域内のノイズ電力が下がるという特性があるため、同じように自励発振 PWM 変換器を安定させた上で、さらに次数を上げれば、出力の精度が上がると考えられる。また、信号帯域におけるノイズ低減の工夫として、零点を信号帯域の中から高周波領域にシフトする方法があるので、自励発振 PWM 変




図 4.16 自励発振 PWM 変換器の入力及びフィルタをかけた出力；(フィルタのゲインが 1、カットオフ周波数が 20kHz; $H = 10$ 、 $K_P = 0.1$ 、 $T_I = 0.5$)

換器にも適応できる可能性がある。

4.4.1 3 次高調波歪みが起きる現象

図 3.33 に示した PI 補償を加えた 2 次自励発振 PWM 変換器の出力のスペクトルにより、入力信号の 3 次及び 5 次高調波が起きていることがわかった。この 3 次及び 5 次高調波が高調波歪み率を支配でき、また、3 次のほうが、5 次より大きいいため、ここで、3 次高調波歪みの起きる原因を調べる。

図 3.33 の PWM 信号をフィルタを通した出力、自励発振 PWM 変換器の入力信号、及びこの入出力誤差を図 4.16 に示す。入力信号は振幅が 0.4、周波数 1 kHz のサイン波であり、フィルタのゲインが 1、カットオフ周波数が 20kHz である。誤差を拡大すると、図 4.17 に示したようになる。図 4.16 と図 4.17 をみると、入出力の振幅付近でノイズが大きくなっていることがわかる。これが、歪みの要因と思われる。

歪み成分を正弦波信号へ還元してみると図 4.18 になる。点線が PWM 信号をフィルタをかけた出力信号であり、鎖線が 3 次高調波信号を十分拡大したものである。実の 3 次高調波信号の振幅が 2.8×10^{-6} (-111dB) であり、ここで、振幅が 0.2 までに拡大した。実線がフィルタかけた出力と拡大した 3 次高調波の差である。この図において言うと、点線と鎖線の差を実線に示す。この図より、3 次高調波歪みが入出力信号の振幅近辺で発生することがわかる。




図 4.17 自励発振 PWM 変換器の入出力の誤差 ; (入力信号とフィルタかけた出力の差、フィルタのゲインが 1、カットオフ周波数が 20kHz; $H = 10$, $K_P = 0.1$, $T_I = 0.5$)




図 4.18 自励発振 PWM 変換器の出力の歪み現象 ; (3 次高調波の振幅が 0.2 まで拡大し、フィルタのゲインが 1、カットオフ周波数が 20kHz; $H = 10$, $K_P = 0.1$, $T_I = 0.5$)

4.4.2 アップサンプリングによる改善

3次高調波歪みを起さる原因を考え直してみると、ヒステリシス特性を持つ比較器において、“Hi”と“Low”の間に折り返すとき、変換時間が遅いほど、ノイズが増え、歪みも大きく発生すると考えられる。そこで、今回、変換器のサンプリング周波数を今まで用いている12.5MHzより、さらに上げてみる。ここで、評価を簡便にするため、1ビット信号を発生する $\Delta\Sigma$ 変調も自励発振PWM変換器と同じサンプリング周波数でシミュレーションを行う。

パラメータの設定

今まで用いられた12.5MHzのサンプリング周波数を8倍まで上げ100MHzにする。しかし、同じスイッチング周波数を確保するため、ヒステリシス幅も8倍にしなければならない。例えば、PWM信号のスイッチング周波数が312.5kHzとして、サンプリング周波数が12.5MHzのとき、スイッチング周期は40samplesになる。サンプリング周波数を8倍に上げた場合、スイッチング周期も8倍になり、320samplesになる。そこで、サンプリング周期を変更せず、同じ40samplesとした場合、スイッチング周波数が8倍になり、2500kHzになる。また、前述により、PWM信号のスイッチング周期はヒステリシス幅と線形的な関係があるため、ヒステリシス幅もサンプリング周波数と同じ倍数に上げると、スイッチング周波数を固定できる。したがって、サンプリング周波数が8倍を上げると、ヒステリシス幅も8倍までに($H=8 \times 10$)上がる。

出力信号の精度の検討

サンプリング周波数により、自励発振PWM変換器の積分器の時定数も変わるので、PI補償のパラメータも調整しなければならない。そこで、シミュレーション結果により、 K_P を0.1にし、 H を80にして、 T_I の値を変えて、SN比が T_I に対しての変化を調べた結果、 T_I が3である場合、図4.19に示すように、PWM信号のSN比が約90dB、全高調波歪み率が0.0007%になる。入力が振幅0.4, 1kHz周波数の正弦波の1ビット信号である。この場合の出力のスペクトルとアップサンプリングする前のPWM信号のスペクトルの比較を図4.20に示す。この図から、周波数帯域内のノイズフロアが下がっていることが分かる。SN比がサンプリング周波数が上がる前(71dB)より約20dBが改善することができた。しかし、全高調波歪みが前節で述べたPID補償を加えた場合と同じように、3次高調波歪みがほぼ下がってないため、アップサンプリングしない場合(-98.8dB)より、3dBも下がってなかった。したがって、アップサンプリングしたところ、SN比は改善することができたが、3次高調波歪みに影響が少ないため、全高調波歪みがあまり改善できない。

アップサンプリングしたところ、ノイズが低くなったので、ダイナミックレンジが広くなると思われるが、ここで、入力振幅対SN比及びTHDの特性を調べる。全高調波歪みの入力信号に対する変化を図4.21に示す。この図から、振幅が0.3の点で、THDが曲線の変化傾向に異なり、大きくなっている様子がわかる。この図より、0.1の点で、THDが一番低いことがわ




図 4.19 アップサンプリングした自励発振 PWM 変換器の出力のスペクトル ($K_P = 0.1$, $T_I = 3$, $H = 80$, $f_S = 8 \times 12.5$ MHz)




図 4.20 アップサンプリングすることによりノイズの低減




図 4.21 入力振幅対 THD の特性 ($K_P = 0.1, T_I = 3, H = 80, f_S = 8 \times 12.5 \text{ MHz}$)




図 4.22 入力振幅対 SN 比の特性 ($K_P = 0.1, T_I = 3, H = 80, f_S = 8 \times 12.5 \text{ MHz}$)




図 4.23 PID のブロック線図

かる。そこで、0.1 より低くすると、白色雑音があるため、歪み率が上がり、0.1 もしくは 0.2 より増大するほど、飽和になることがわかる。

図 4.22 が入力に対して SN 比の特性を示す。フルスケールは“1”である。この図より、振幅が 0.9 の時、SN 比が約 70dB があることがわかる。つまり、振幅が 0.9 でも使える。また、SN 比の変化傾向によって、曲線の傾きを 30dB/dec として仮定する。ダイナミックレンジが 65dB になる。したがって、アップサンプリングしたことにより、ダイナミックレンジが下がる可能性がある。しかし、この図から SN 比が低い入力振幅に対してほぼ線形的に変換するという理想的な変化にはなっていないことがわかる。よって、この場合システムが安定ではないと考えられる。

本節の結論としては、アップサンプリングすることにより、PWM 信号の SN 比が上がったが、歪み率が D 補償を加えた結果とほぼ同じであることがわかった。したがって、全高調波歪みには大きい影響が与えられなかった。しかし、積分係数 T_I は SN 比が一番よい場合の値であり、システムの安定性を確かめていないため、以上の結果がシステムが不安定の状態になっているときの値の可能性がある。更なる検討の必要があると思われる。

4.4.3 PID 補償器の導入による改善

PWM 信号のスペクトル解析結果で確認された入力信号の 3 次高調波ひずみの原因は、入力信号が急激に変化する時、出力信号がうまく追従できないと推測した。そこで、入出力の偏差の動向を予見するような制御を行う微分器を導入してみた。PI 補償を加えた自励発振 PWM 変換器にさらに微分器を導入して検討する。

1 ビット信号を処理する微分器は三つのタイプがある [1]。また、PID 補償でも三つタイプの PID 補償方法がある [36]。続いて、各微分演算方式と各 PID 補償方式をそれぞれ調べ、適切な PID 補償を加える自励発振 PWM 変換器を検討する。

PID 補償の紹介

PID 制御は通常の PID 制御と改良型 PID 制御の二つタイプがある。改良型 PID 制御は微分先行型 PID 制御 (PI.D 制御) と比例微分先行型 PID 制御 (I.PD 制御) という二つのタイプに分かれている。




図 4.24 PID のブロック線図




図 4.25 I/PD のブロック線図

通常の PID 制御は偏差 $e(t)$ に関する現在 (比例)、過去 (積分)、未来 (微分) の情報を操作量 $u(t)$ に反映させており、直感的に理解しやすい。PID 制御アルゴリズムは図 4.23 に示している。PID コントローラを式で表すと

$$u(t) = K_P \left\{ e(t) + \frac{1}{T_I} \int_0^t e(\tau) d\tau + T_D \frac{de(t)}{dt} \right\} \quad (4.1)$$

となる。

通常の PID 制御では、偏差の微分値 $\dot{e}(t) = \dot{r}(t) - \dot{y}(t)$ を用いるため、目標値 $r(t)$ がステップ関数のように急激に変化する場合、大きな操作量 $u(t)$ を必要としてしまう。このような場合、偏差の微分値 $\dot{e}(t)$ の代わりに制御量の微分値 $-\dot{y}(t)$ を用いた PID 制御を PID 制御 (微分先行型 PID 制御) を使う。表現式は

$$u(t) = K_P \left\{ e(t) + \frac{1}{T_I} \int_0^t e(\tau) d\tau - T_D \frac{de(t)}{dt} \right\} \quad (4.2)$$

である。ブロック線図は 4.24 に示している。

PID 制御では、微分動作を制御量 $y(t)$ のみに動くようにしたが、I/PD 制御 (比例微分先行型 PID 制御) ではさらに比例動作も制御量 $y(t)$ のみに動くようにする。制御表現式は

$$u(t) = K_P \left\{ e(t) + \frac{1}{T_I} \int_0^t e(\tau) d\tau - T_D \frac{de(t)}{dt} \right\} \quad (4.3)$$




図 4.26 一般的なマルチビット信号の微分演算方式




図 4.27 瀬川により 32 段遅延の 1 ビット信号の微分演算方式

である。ブロック線図は図 4.25 に示している。

微分演算方式

三つタイプの微分演算方式を紹介する。マルチビット信号処理でよく使われている一般的な微分演算方式を図 4.26 に示す。この演算方式では、2 値の 1 ビット信号 ± 1 を考えると、2、0、-2 の 3 値になる。そのため、このままでは 1 ビット信号の演算にならない。

瀬川は微分器にある遅延段数を増えて、図 4.27 に示すような演算を提案し、シミュレーションを行った。そのシミュレーション結果によると、32 サンプル前と差分をとるときが最適であった。しかし、瀬川のアルゴリズムにおける問題は、入力値に対して差分を取るサンプル点を 1 点しか考えていない点である。

瀬川らが提案した微分器の問題に対して、福井らは新しい微分アルゴリズムを提案した。図 4.28 に示すように、多くのサンプル点を取り、各々に重みを付けて数値部分を行うことによって、入力値に対して差分を取るサンプル点を多く演算できる。ここでは、福井が提案した微分方式を用いてその効果を検討する。

PID 補償を加えた自励発振 PWM 変換器

ここで、福井が提案した微分器と前述したみつタイプの PID 制御器を組み合わせ、PID 補償を加えた PWM 変換器を構成し、それぞれに自励発振 PWM 変換器の出力精度を調べる。




図 4.28 福井により 1 ビット信号の微分演算方式

PID 補償器を加えた自励発振 PWM 変換器で、比例係数 K_P 、積分係数 T_I 、微分係数 T_D 及びヒステリシス幅 H という四つのパラメータがある。最適な値を決めるのが大変なため、この中の三つのパラメータを固定し、もう一つパラメータを調整して、PWM 信号の SNR や THD を観察することにより、良いパラメータを探す。

このように、通常の PID を加えた自励発振 PWM 変換器、微分先行型 PID(PI_D) を加えた PWM 変換器及び比例微分先行型 PID(PI_D) を加えた自励発振 PWM 変換器の出力の精度を調べた結果、図 4.30 に示すように、微分先行型 PID(PI_D) のほうが、出力の全高調波歪みが低いことがわかる。ここで、入力振幅 0.4、周波数 1kHz の正弦波の 1 ビット信号であり、12.5MHz のサンプリング周波数で、スイッチング周波数が 300kHz になるようにヒステリシス幅を 10 に設定する。比例ゲイン K_P を 0.1 に設定し、積分係数 T_I を 0.5 に設定する。PI_D 補償を加えた自励発振 PWM 変換器が図 4.29 に示す。

図 4.30 から、 T_D は 0.04 まで、出力の信号の THD が変換しないことがわかる。これは、 T_D が過小で、微分効果が弱すぎると考えられる。0.04 から 1 まで、THD は変動している。微分演算により、ノイズの出方に影響していると思われる。 T_D が 1 から 10 までの間、THD が下がっている。また、PWM 信号のスイッチング周波数の変化を調べたところ、 T_D が大きいほどスイッチング周波数の分布が大きく広がる。PI 補償器の出力振幅が大きくなるため、比較




図 4.29 PI-D 補償を加えた自励発振 PWM 変換器のブロック線図

器の入力が大きくなり、ヒステリシス幅が相対的に小さくなると考える。したがって、スイッチング周期が小さくなる。 T_D がさらに大きくなると、THD が急に大きくなることがわかる。これは、微分ゲインが過大で、ノイズが増えるからだと考えられる。また、システムが不安定になった可能性もある。

図 4.30 より、 T_D が 0.5 のとき、THD が低いであるため、 T_D を 0.4 に設定し、微分先行した PID を加えた 2 次自励発振 PWM 変換器の出力のスペクトルを図 4.31 に示す。この図と図 3.33 を比べると、微分器を加えた結果、SN 比がほぼ変わらず、THD が少し下がったが、2 倍までは低くなっていない。3 次高調波が 2dB しか下がってないが、5 次高調波がノイズフロアより低くなり、見えなくなっている。結論として、微分器を加えることにより、PWM 信号の精度に大きな影響を与えることはなかった。

微分器を加えることにより、PWM 信号の THD が 0.001% から 0.0007% に少し改善されている事がわかった。みつタイプの PID により PWM 変換器から得られた PWM 信号の特性を調べたところ、 T_D が小さいとき、PWM 信号の SNR と THD は T_D に依存しない。スイッチング周波数も変化しない。しかし、 T_D はある値より大きくなると、スイッチング周波数が大きくなる。同時に、SNR が大きくなる一方で、THD は小さくなる。 T_D をさらに大きくすると PWM 信号の精度が悪くなっていた。これは、比例動作が強すぎて、ノイズに敏感になってしまふと考えられる。これらみつタイプの PID 補償による PWM 変換器から得た PWM 信号の THD を比べると、微分先行型 PID(PI-D) の方がよいことがわかった。しかし、5 次高調波歪みが下がったが、THD を支配する 3 次高調波歪みは殆ど変わっていなかったため、THD の改善は少なかった。

4.4.4 高次化による改善

$\Delta\Sigma$ 変調により、積分次数が高いほど、出力の歪みが低くなり、低周波数帯域以内の量子化雑音が減少する。同じ回路構成を持つ自励発振 PWM 変換器でも、このような特性を持つと考えられる。そこで、3 次自励発振 PWM 変換器を設計し、出力信号の精度を調べてみる。

積田の修士論文により、staggerd タイプの発散しない 3 次 $\Delta\Sigma$ 変調器が提案された [17]。同様な構成で、3 次自励発振 PWM 変換器を構成してみる。前節で、自励発振 PWM 変換器の




図 4.30 T_D によってみつタイプの PID による PWM 信号の THD 比較図; ($K_P = 0.1$, $T_I = 0.5$, $H = 10$)

安定性が $\Delta\Sigma$ 変調より更に厳しいため、ここで、PI 補償も変換器に加える。PI 補償を加えた 3 次自励発振 PWM 変換器のブロック線図を図 4.32 に示す。この回路では、2 重及び 3 重のループにそれぞれ a、b という重み係数を与える。3 重のループにある積分器にリミットを付ける。リミッティングレベルに係数 L を与える。

PI 補償器にもパラメータがあるため、この回路に全て比例ゲイン K_P 、積分係数 T_I 、重み係数 a、b、リミッティングレベル L、及びヒステリシス幅 H という六つパラメータがある。これでは、適切なパラメータを調べるのに大変である。 $K_P = 0.1$ 、 $T_I = 0.3$ 、 $a = 0.25$ 、 $b = 0.125$ 、 $L = \pm 50$ と設定してみる。この条件で、3 次自励発振 PWM 変換器の出力のスペクトルを図 4.33 に示す。入力が振幅 0.4、周波数 1kHz の正弦波の 1 ビット信号である。サンプリング周波数が 12.5MHz であり、積分器が一つ増えるので、比較器の入力値が高くなる。スイッチング周波数を 312.5kHz に設定するため、ヒステリシス幅を 1 に設定することとする。

図 4.33 から、ノイズフロアの傾きは 40dB/dec であることがわかる。しかし、3 次 $\Delta\Sigma$ 変調のノイズフロアの傾きは 60dB/dec である。したがって、ここでは、3 次自励発振 PWM 変換器の動作が 3 次になってないことが分かる。リミットの動作により、3 段目積分器が制限され、動作していないと推測できる。この状態でも、3 次高調波歪みが 2 次自励発振 PWM 変換器の場合より 6 dB を下がったことがわかる。そこで、適切なパラメータを設定すれば、3 次自励発振 PWM 変換器では 3 次高調波歪みが下げられ、高調波歪みが低減することが可能だ。

3 次自励発振 PWM 変換器の安定性が厳しいため、また、微分器がシステムの位相が改善でき




図 4.31 微分先行型 PID 補償 (PID) を加えた 2 次自励発振 PWM 変換器の出力のスペクトル。($K_P = 0.1, T_I = 0.4, T_D = 0.5, H = 10$)




図 4.32 PI 補償を加えた 3 次自励発振 PWM 変換器のブロック線図

るという機能を持つので、PID 補償を加えた 3 次自励発振 PWM 変換器を構成し、出力のスペクトルを図 4.34 に示す。入力及びサンプリング周波数、ヒステリシス幅、重み係数 a 、 b 及びリミッティング計数 L の値が図 4.33 と同じである。また、比例係数 K_P 、積分係数 T_I 、微分係数 T_D をそれぞれ 0.1、0.5、2.5 に設定する。

この図から、3 次高調波歪みが -123.9dB まで下がっていることがわかる。しかし、5 次と 7 次高調波がノイズフロアより上がっている。前節の図 4.31 では、微分器を加えることにより、5 次高調波歪みが低減できることを示した。そこで、PID 補償を加えた 3 次自励発振 PWM 変換器では、適切なパラメータを設定すれば、3 次及び 5 次高調波が低減できると思われる。

3 次自励発振 PWM 変換器の出力の歪みが低減することが期待できると考えられる。しかし、3 次自励発振 PWM 変換器の安定性が厳しいため、多くのパラメータの最適な値を調べる




図 4.33 PI 補償を加えた 3 次自励発振 PWM 変換器の出力のスペクトル





図 4.34 PID 補償を加えた 3 次自励発振 PWM 変換器の出力のスペクトル



のは大変だと思われる。

4.4.5 零点シフトによる改善

ノイズシェーピング特性において、信号帯域に相当する低い周波数のノイズの分布状況は、周波数が大きくなるにつれて単調に増加する。これは、信号帯域を $1/32$ や $1/16$ で制限したとき、その範囲の一番高い周波数のノイズが、信号帯域全体のノイズに対して支配的になることを示す。信号帯域におけるノイズ低減の工夫として、零点を信号帯域の中から上端にシフトする方法がある。

零点シフトとは、帰還させる係数を微妙にずらして伝達関数を操作し、三つある零点のうち
の二つを複数解を持つ零点とした上で信号帯域内に置き、ノイズ特性の低下を狙うものである
[33]。この方法は零点の数が奇数の場合にのみ適用すると思われるが、私は2次の場合、零点
が複数解を持てば、零点シフトの効果を得られると考える。ただ、信号領域内のノイズを下げる
のが顕著ではないが、一番高い高調波歪みの周波数に合わせて、その高調波歪みを下げるの
が可能と思われる。

等価モデル

$\Delta\Sigma$ 変換器の線形近似手法を参考して、白色雑音を $E(z)$ で重なるように追加することで、PI 補償を加えた 2 次自励発振 PWM 変換器のアルゴリズムは図 4.35 のように近似できる。

よって、伝達関数は、

$$Y(z) = ((U(z) - Y(z)z^{-1})(1 + (1/T_i)(1/(1 - z^{-1})))K_p - Y(z)z^{-1})(1/(1 - z^{-1}))N + E(z) \quad (4.4)$$




図 4.36 PI 補償を加えた自励発振 PWM 変換器のノイズシェーピング特性

となり、信号に対する伝達関数 STF は

$$= (-T_i + T_i z^{-1} - 1)K_p N / ((NT_i + NK_p T - T)z^{-2} + (-NK_p T_i - K_p N - NT_i + 2T_i)z^{-1} - T_i) \quad (4.5)$$

となる。一方、ノイズに対する伝達関数 NTF は下記式になる。

$$= -T_i(1 - 2z^{-1} + z^{-2}) / ((NT_i + NK_p T_i - T_i)z^{-2} + (-NK_p T_i - K_p N - NT_i + 2T_i)z^{-1} - T_i) \quad (4.6)$$

ノイズシェーピングを確認するため、NTF に注目する。今まで、シミュレーションで分析する場合に使用していたパラメータを NTF 式に代入し、PI 補償にあるパラメータは $K_p = 0.1$ 、 $T_i = 0.5$ を使用する。また、ヒステリシス素子 $N(A, \varphi)$ のパラメータは $H = 10$ に設定する。なお、 $N(A, \varphi)$ の入力振幅 A について、シンプルな PWM 信号発生器 (PI 補償なし) の振幅は約 80 にあるので、ここで A は 80 にする。よって、NTF のプロット図は図 4.36 になる。この図で、40dB/dec で傾いたノイズシェーピングを確認でき、前章のシミュレーション結果と同じになっていることが分かる。本近似方法はある程度の正確性を持つと言える。

零点と極点の分布

零点と極点の分布を確認するために、離散系の z 単位円や連続系の S 平面等でプロットする方法があるが、式 4.6 では、 $N(A, \varphi)$ は z に関する関数ではなく、複数となっている。 z 単位






図 4.37 PI 補償を加えた自励発振 PWM 変換器の極点分布 ($A = 80, K_P = 0.1, T_I = 0.4$)

円でプロットするのは簡単ではないように思われる。そこで、 z を $(1 - S)$ で代入し、 s 平面で分析する。パラメータは $K_P = 0.1, T_I = 0.5, H = 10, A = 80$ でそれぞれ代入すると、 s 平面でのベクトル根軌跡は図 4.37 になる。極点は左半平面にあることが分かる。この場合にリミットサイクル ($|N|, \varphi$) が安定に動作すると考えられる。一方、シミュレーションで検討した結果では、 T_I は小さければ、時定数は大きくなり、システムの位相余裕は乏しくなる。確認として、 T_I を変えてみると、 T_I は 0.2 にしたところ、図 4.38 で二つの極点の内一つは Im 軸の右に移動され、不安定なリミットサイクルを表している。ただし、ヒステリシス素子 $N(A, \varphi)$ の入力振幅 A は 80 としている。振幅 A はリミットサイクルの振幅に相当する。技術関数法によると、ヒステリシス素子入力の振幅が大きくなると、安定なリミットサイクルになる。つまり、 T_I は 0.2 の場合、 A が大きければ、極点が左に遷移すると考えられる。振幅 A を 1000 にしたところで、図 4.39 に示したように、極点は Im 軸の左になり、安定なリミットサイクルで振動しているとのことである。これらの結果は第 3 章で述べた記述関数法のリミットサイクルの振幅を抑える手法の裏付けにもなる。

上述のように、PWM 信号発生器の零点と極点の分布を確認できた。高次 PWM 信号発生器をデザインする光も見えてきた。あるリミットサイクルを目標として、極点の分布を確認しながら、安定させられるパラメータを調べる。また、極点遷移手法を用いて、帯域内のノイズ分布を最適化 (SN 比を最大) することも可能になる。

図 4.38 PSG2PI の極点分布 ($V=80, K_p=0.1, T_i=0.2$)図 4.39 PI 補償を加えた PWM 変換器の極点分布 ($A = 1000, K_P = 0.1, T_I = 0.2$)

4.5 マルチビット入力への適応性

1 ビットデジタル制御システム用に自励発振 PWM 変換器を提案したため、今まで、全て 1 ビット入力する場合として、PWM 変換器を評価してきた。しかし、実際には、この PWM

変換器がマルチビット入力へ適応することが期待できる。確認のため、入力信号を1ビットに変調させず、標本化及びゼロホールドした後、直接PWM変換器を入力し、その結果を調べてみる。

1次自励発振PWM変換器の場合、きれいなマルチビットを直接入力すると、パターンノイズが発生するため、ディザを入力するべきである。ここでは、1次PWM回路を調べず、PI補償を加えた2次自励発振PWM変換器に対して、マルチビット入力する場合の出力を評価する。

4.5.1 PWM 信号の確認

1ビット入力する場合と比べて、マルチビット入力する場合の自励発振PWM変換器の出力を確認する。PI補償器のパラメータ K_P と T_I は前述の1ビット入力場合と同じくそれぞれ0.1、0.5に設定する。サンプリング周波数が12.5MHzであり、ヒステリシス幅を20に設定する振幅0.4、周波数1kHzの正弦波をサンプリング及びゼロホールドした後、直接自励発振PWM変換器へ入力する。その出力信号のデューティ比を図4.40に示す。この図より、デューティ比の分布が同じ条件で1ビット入力場合(図3.32)の出力のデューティ比が同じように分布することがわかる。この図より、デューティ比が28.3%~71.7%の範囲内分布することがわかる。

PWM信号の精度とノイズフロアを確認するため、マルチビット入力する場合の100万点の出力データを離散フーリエ変換した。そのスペクトルを図4.41に示す。この図から、自励発振PWM変換器がノイズシェーピング特性を持ち、低領域内のノイズフロアの傾きが2次1ビット信号と同じように $40[dB]/dec$ であることがわかる。PWM信号のスイッチング周波数が約300kHzであることもわかる。また、PWM信号のSN比は $71.5[dB]$ 、THDは0.00106%であった。この図が1ビット入力する場合の出力スペクトル(図3.33)とほぼ同じであることがわかる。スイッチング信号の分布や、出力の精度などがほぼ同じであることがわかる。

マルチビットがPI補償を加えた2次自励発振PWM変換器を入力する場合、変換したPWM信号は同じ条件である1ビット信号入力する場合とほぼ同じであることがわかった。したがって、自励発振PWM変換器が入力信号が1ビットかマルチビットかに関わらず、出力の精度まで、同様に変換することがわかった。

4.5.2 マルチビット入力に対するPWM変換器の特性

前述で、PWM変換器が入力に関わらず同じような動作することがわかったが、ここで、マルチビット入力する場合の変換器の特性を確認する。まず、入力振幅対THD及びSN比の特性を調べる。図4.42にて入力振幅に対する出力の全高調波歪みの変化を示す。この図より、マルチビット入力する場合と1ビット入力する場合(図4.6)同じように、入力振幅が0.4より小さいほど、全高調波歪みが大きくなり、0.4より大きくすると、歪みが大きくなっていくことがわかる。振幅が0.4のとき、全高調波歪みは一番低くなることもわかる。




図 4.40 PWM 信号のデューティ比分布ヒストグラム (デューティ比範囲 : 28.3% ~ 71.7% ; $H = 10$ 、 $K_P = 0.1$ 、 $T_I = 0.5$)




図 4.41 マルチビット入力に対する PWM 信号のスペクトル ($H = 10$ 、 $K_P = 0.1$ 、 $T_I = 0.5$)




図 4.42 入力振幅対 THD の特性 (周波数 1kHz の正弦波入力信号 ; $H = 10$, $K_P = 0.1$, $T_I = 0.5$)




図 4.43 入力振幅対 SN 比の特性 (周波数 1kHz の正弦波入力信号 ; $H = 10$, $K_P = 0.1$, $T_I = 0.5$)




図 4.44 入力周波数対 THD の特性 (振幅 0.4 の正弦波入力信号 ; $H = 10$ 、 $K_P = 0.1$ 、 $T_I = 0.5$)

一方、入力振幅対出力の SN 比特性を図 4.43 に示す。この図より、1 ビット入力場合と同じように、入力振幅が 0.5 まで SN 比が徐々に上がり、0.5 から、SN 比が大きく下がることになる。また、同様に、曲線の傾きが 20dB/dec であるため、ダイナミック・レンジが 77dB があることがわかる。したがって、入力振幅に対する出力の特性が入力信号が 1 ビットかどうかに関わらず、同様な特性を持つことがわかる。

次に、入力周波数対出力の THD の特性を調べてみる。入力周波数に対する自励発振 PWM 変換器の全高調波歪み (THD) を図 4.44 に示す。ここでは、振幅 0.4 の正弦波信号を入力する。サンプリング周波数が 12.5MHz に、スイッチング周波数が 300kHz になるように設定する。PI 補償器の比例ゲイン K_P を 0.1 にし、積分時間係数 T_I を 0.5 に設定する。この図から、1 ビット入力する場合 (図 4.10) と同じように、入力周波数によって、自励発振 PWM 変換器の出力精度が大きく変換することがわかる。

したがって、入力周波数に対する出力の特性が入力信号が 1 ビットかどうかに関わらず、同様な特性を持つことがわかる。

本節では、PWM 変換器は 1 ビット入力に対するだけでなく、マルチビット入力信号にも使えることがわかった。自励発振 PWM 変換器は入力信号の種類に関わらず、同様な特性を持ち、同様に動作することがわかった。

4.6 まとめ

本章では、各自励発振 PWM 変換器の特性に対する検討を行った。まず、ステップ応答により、1 次より安定な 2 次自励発振 PWM 変換器の方が優れた即応性を持つことが分かった。次に、PWM 信号の精度が入力信号の振幅、周波数及びスイッチング周波数に依存し、入力信号の精度に関係せず、自励発振 PWM 変換器自身の動作により発生する歪みが支配的であることがわかった。

更なる高精度な PWM 信号を得るために、3 次高調波歪みの起きる原因を推測し、アップサンプリング方法で PI 補償を加えた 2 次自励発振 PWM 変換器のサンプリング周波数をさらに高くしたところ、低域内のノイズは低減したが、全高調波歪みには影響があまり見られなかった。PID 補償では、5 次高調波歪みは下がったが、3 次高調波歪みには大きい改善は見られなかった。高次化した 3 次 PWM 変換器についても検討を行ったが、パラメータが多く、最適なパラメータは決定されていない。しかし、十分安定にする程度のパラメータを設定した結果、高調波歪みを低減可能であることを示唆する結果が得られた。他に、零点シフトを行う方法も考えられるが、いずれも、最適なパラメータを検討していないので、どこまで精度を改善できるかはいえないが、厳密に調べれば、それぞれ効果があると思われる。

最後に、自励発振 PWM 変換器のアルゴリズムが 1 ビット入力信号だけではなく、マルチビット入力にも適用できることを確認した。マルチビット信号に対しても、1 ビット信号を入力とする変換器の場合と同程度の精度の出力となることがわかった。

第 5 章

外部キャリア信号による多相同期

まえがき

外部キャリア信号を必要としない自励発振 PWM 変換器の特徴の一つは、PWM パルスの立ち上がりタイミングも自動調整することであり、単相モータ、スピーカや電源制御 IC 等において負荷が急激に変動しても、極めて高い応答速度が得られる。しかし、スイッチング周波数が変動することや、ジッター成分が大きいことから、多相交流電力を必要とする装置において相間同期が必要とされるニーズには不向きである。さまざまな目的で PWM 信号の周波数を固定する検討も行われている [37]。自励発振の欠点に対して、外部キャリア周波数で出力信号のスイッチング周波数を常に一定に維持させ、1 ビット信号を PWM 信号に変換する方法も新見らより提案され、同期型 PWM 変換器と呼ばれていた [38]。提案された 1 次同期型 PWM 変換器は良好に動作したが、2 次に拡張したところ、自励発振 PWM 変換器と同じく不安定となる問題が生じ、高次化には成功していなかった。本章では、1 次同期型 PWM 変換器の構造と変換動作を簡単に説明し、問題点を分析する。さらに、自励型 PWM 変換器に用いた手法を適用することで、安定した 2 次同期型 PWM 変換器が得られることを示す。

5.1 外部キャリア信号の導入

周波数を固定するために、一般に使われていた三角波比較法を参考にして、図 5.1 に示したように、比較器前段に外部キャリア信号として三角波を追加する。スイッチング周波数は三角波に依存するため、ヒステリシスが必要なくなり、1 ビット量子化器に戻すことになる。なお、三角波を発生するために、方形波を用いて積分器により発生する方法もあり、図 5.2 は三角波発生器の変わりに方形波を用いた場合のブロック図を示している。三角波は参考として点線で表している。なお、ニーズによつての鋸波もキャリア信号として使える。完全他励発振のアナログ (若しくはマルチビットディジタル) PWM 発生器では、三角波を用いる場合、PWM パルスの中心は三角波の頂点と一致するように合わせる。一方、のこぎり波を用いる場合、PWM パルスの立ち上がりエッジはのこぎり波の立ち上がりとあわせるようになる。しかし、本提案では、同じ現象を得られるかは疑問である。本提案の基本構造は $\Delta\Sigma$ であり、キャリア信号が




図 5.1 三角波発生器による 1 次同期型 PWM 変換器のブロック線図




図 5.2 方形波による 1 次同期型 PWM 変換器のブロック線図

なくでもパルスが発生し、出力のパルスに影響するのはキャリア信号以外、積分器の値にもある。よって、キャリア信号はスイッチング周波数を固定できるが、立ち上がるタイミングには縛れないことが推測される。

5.2 1 次同期型 PWM 変換器

PWM 信号周波数はキャリア信号に依存する動作原理をイラスト図 5.3 に示している。キャリア信号三角波の傾きを $\pm\alpha$ とし、初期値から $+\alpha$ の傾きで上昇すると仮定する。1 ビット信号 U_1 は $+1$ か -1 しかないため、 $+1$ が現れる確率を x ($0 < x < 1$) とすると、 -1 が現れる確率は $1 - x$ になる。図 5.1 に示している比較器入力 V の初期値は比較器内閾値 (この場合は 0) より小さい場合、出力 Y は -1 を出力する。ここで、1 ビット入力信号は -1 である場合、負帰還フィードバックパスにより $+1$ になり、入力信号 -1 と打消され、積分器値 C はそのまま変化しないことになる。この時の値は図 5.3 に省略している。一方、1 ビット入力信号は $+1$ である場合、積分器値 C は $+2x$ の傾きで増大する。比較器入力 V の値は積分値 C と三角波値 U_2 により決められるため、 V が $\alpha + 2x$ の傾きで上昇し、比較器内の閾値を越えると Y が逆転し





図 5.3 PWM 信号の生成及び三角波との同期挙動

て +1 を出力する。出力 +1 が帰還され、入力から +1 が引かれるので、 C が $-2(1-x)$ の傾きで下がり始める。 C の変化につれ V の傾きも $\alpha - 2(1-x)$ に減少し、徐々に上昇し続ける。三角波 U_2 が逆転して $-\alpha$ の傾きで下がるようになり、 V が初めて逆転して $-\alpha - 2(1-x)$ の傾きで下がる。次に、 V が比較器内の閾値より低くなり、出力 Y が -1 に切り替わる。そして、+1 の U_1 に対して、 C が $2x$ の傾きで再度上昇し始める。 V が $-\alpha + 2x$ の傾きに変わり徐々に下がり続ける。このような動作の繰り返しにより、PWM 信号が三角波と同じスイッチング周波数で出力される。しかし、周波数は三角波と同期されるが、パルスのエッジは積分器の値 C に依存することが分かる。 C は入力信号の振幅によって変わるため、異なるデューティ比 PWM 信号が三角波とのタイミング同期はできないと考えられる。つまり、デューティ比が異なる PWM 信号の周波数は同期するが、立ち上がりタイミングやパルス中心は同期しないことである。

図 5.4 比較器入力 V の収束挙動

5.2.1 キャリア信号の選定

キャリア信号の周波数はニーズに応じて決められるが、信号として、振幅を決める必要がある。また、他励発振 PWM 信号発生器では、キャリア信号の振幅は比較対象信号より高くする必要がある。本提案では、比較対象信号は積分器出力 V になる。図 5.3 により、PWM 信号の発生は三角波の傾き α に関係することが分かった。傾き α とサンプリング周波数の関係より振幅を決めるべきであることが分かる。

図 5.3 により、比較器入力信号 V は周期的な信号であるため、下記関係式を満足すべきことがわかる。

$$\begin{cases} \alpha - 2(1-x) > 0 \\ -\alpha + 2x < 0 \end{cases} \quad (5.1)$$

また、 $0 < x < 1$ のため、 α は下記条件を満足する必要がある。

$$\alpha > 2. \quad (5.2)$$

また、図 5.3 にある V の振幅 Q は定常状態を前提として分析しているが、実際には、初期状態を $-Q - \Delta Q$ とすると、図 5.4 のようになる。初期状態からの動作が同じであるためには、 V の値の変化が同じ傾きであることが必要で、 ΔQ の変動は下記式で表すことができる。

$$\begin{cases} \Delta Q' = \frac{\alpha - 2(1-x)}{\alpha + 2x} \Delta Q \\ \Delta Q'' = \frac{-\alpha + 2x}{-\alpha - 2(1-x)} \Delta Q' \end{cases} \quad (5.3)$$

よって、 $\Delta Q''$ が

$$\Delta Q'' = \frac{(\alpha - 2x)(\alpha - 2 + 2x)}{(\alpha + 2 - 2x)(\alpha + 2x)} \Delta Q = M \Delta Q. \quad (5.4)$$

になる。ここで、

$$M = \frac{(\alpha - 2x)(\alpha - 2 + 2x)}{(\alpha + 2 - 2x)(\alpha + 2x)}. \quad (5.5)$$

式 (5.4) により、 $\Delta Q'' - \Delta Q = (1 - M)\Delta Q$ が得られる。つまり、 ΔQ は 1 周期で $(1 - M)$ 倍に減少し、 M が小さければ小さいほど V が速く収束すると考えられる。よって、

$$\frac{dM}{d\alpha} = \frac{(2\alpha)^2 - 16x(1-x)}{((\alpha+2-2x)(\alpha+2x))^2} > 0. \quad (5.6)$$

すなわち、

$$(2\alpha)^2 - 16x(1-x) > 0. \quad (5.7)$$

また、 $x > 0$ 、 $1 - x > 0$ であるため、 $x = 0.5$ の時、 $x(1-x)$ は最大値になることが分かる。したがって、(5.7) により

$$\alpha > 1. \quad (5.8)$$

が得られる。この結果と式 (5.2) を合わせると、 α に対する条件式は $\alpha > 2$ になる。また、積分器の値は α に影響され、システム内の演算は整数とするのが望ましいため、 α は整数であることが望ましい。さらに、回路規模がコストと関係するため、 α が大きいと多ビット演算となってしまうため、 α はできるだけ小さな値とするのが望ましい。よって、最適な α は 3 であると考えられる。この値は新見による検討結果異なっており、新見による研究では高次に進めなかったことは α の選定と関係している。

5.2.2 出力信号の確認

異なるデューティ比の PWM パルス波形を図 5.5 に示す。入力信号はそれぞれ DC 値で -0.75、0、0.75 である。三角波の傾きを 3 とし、周波数は前述自励発振 PWM 変換器と揃えて 312.5 kHz に設定している。パルスの周期 T は 40 samples であることが図よりわかる。サンプリング周波数は 12.5 MHz であるため、スイッチング周波数は 312.5 kHz と計算される。つまり、異なるデューティ比の PWM 信号のスイッチング周波数においても三角波の周波数に同期されていることが分かる。

しかし、完全他励発振するアナログやマルチビットデジタル PWM 信号発生器の場合、三角波の頂点はパルスの中心点とあわせるが [39]、本提案の出力では図 5.5 に示しているように、異なるデューティ比の PWM 信号パルスの中心が三角波の頂点とずれていることがわかる。図 5.3 による分析結果より、パルスのエッジは積分器値が 0 に到達タイミングに依存し、積分器の値は入力信号に影響されるためであることが分かる。

図 5.6 に 1 次自励発振 PWM 変換器のスペクトルと 1 次同期型 PWM 変換器のスペクトル比較を示す。周波数が固定されていない図 5.6(a) の場合にはスイッチング周波数が分散している様子がわかる。スイッチング周波数はおよそ 277.8 kHz ~ 329.0 kHz となっている。一方、周波数を固定した図 5.6(b) では、スイッチング周波数の分散は無く、三角波の周波数と同じ 312.5 kHz となっている。しかし、ノイズフロアは 1 次 $\Delta\Sigma$ の傾きである 20 dB/dec だが、高調波歪み成分は増加していることが分かる。その結果、SQNR は 43.6 dB に低下し、固定前の 57.9 dB より 14 dB 程下がっている。また、THD も 0.0985% になり、固定前の 0.0232% より




図 5.5 異なるデューティ比の PWM 信号波形の確認




図 5.6 PWM 信号スペクトル. (a) 1 次自励発振 PWM 変換器. (b) 1 次同期型 PWM 変換器.

4 倍程劣化している。ノイズシェーピングがあったとしても、スイッチング周波数の固定や三角波により高調波歪み成分が増えていることで、精度が自励発振ほど良くないことがわかる。




図 5.7 シンプルな 2 次同期型 PWM 変換器のブロック図






図 5.8 PI 補償を加えた 2 次同期型 PWM 変換器のブロック図

5.3 2 次同期型 PWM 変換器

自励発振 PWM 変換器と同様にシンプルな 2 次同期型 PWM 変換器は図 5.7 に示す構成が考えられる。しかし、自励型と同様に安定性の問題を抱えており、スイッチング周波数はキャリア信号に同期されない。そこで、図 5.8 のような PI 補償を加えた同期型 2 次 PWM 変換器を提案する。ここで図示していないが、三角波発生器の代わりに方形波を使う場合、方形波は第 2 段目の積分器の入力に加えることになる。そうすることで、比較器の入力としては三角波が生成される。

5.3.1 パラメータの選定

自励発振 PWM 変換器と同様に、ゲイン係数 K_P を 0.1 とし、積分係数 T_I を調整して、スイッチング周波数を調べた結果を図 5.9 に示す。サンプリング周波数は 12.5 MHz、三角波の周波数は 312.5 kHz である。なお、三角波の傾きは 3 に設定している。 T_I が 5 より大きい場合、PWM 信号のスイッチング周波数は一定であり、三角波の周波数と同じである。一方、 T_I が 5 より小さい場合、PWM 信号のスイッチング周波数は一定でなく、 T_I が小さい程つまり積分係数が大きい程、スイッチング周波数は広く分布する。 $T_I < 5$ では、三角波への同期が崩れている。なお、自励発振 PWM 変換器で検討した、 T_I が小さければ積分効果が強くなるにより定常誤差を補正することにより SQNR が良くなる効果は同期型にも適用すると考えられ

図 5.9 T_I によるスイッチング周波数の変動; ($K_P=0.1$)図 5.10 PI 補償を加えた同期型 PWM 出力信号のスペクトル; ($K_P = 0.1, T_I = 5$)

る。よって、最適なパラメータは $K_P = 0.1$ の場合、 T_I が 5 となると考えられる。

5.3.2 PI 補償を加えた同期型 2 次 PWM 出力の確認

前節で議論したパラメータ $K_P = 0.1$ 、 $T_I = 5$ とした場合のスペクトルを図 5.10 に示す。低域でのノイズフロアの傾きは 40 dB/dec であり、2 次 $\Delta\Sigma$ のノイズシェーピング効果が得られている。20 kHz での帯域で計算した SQNR は 51.9 dB であり、周波数固定前の自励発振

2 次 PWM の 71.7 dB 程良くないが、1 次同期型より 10 dB 改善できた。高調波歪み率 THD は 0.0264% であり、周波数固定前に自励発振の 0.00106% より劣るが、1 次同期型より 4 倍改善できた。よく見ると、この PI 補償を加えた 2 次同期型 PWM の信号精度は 1 次自励発振 PWM 変換器と同等になっている。自励発振の方が、スイッチング周波数は発散するが方形波の遷移するタイミングが積分器の値と自動に合うため、高調波歪みは少なく精度が良い。同期型の場合、図 5.3 で分析したように、外部キャリア信号に強制的に合わせるため、高調波歪みが増えることで精度は犠牲になっている。

5.4 まとめ

1 次同期型 PWM 変換器の動作原理を解析し、変換器内の積分器の出力振幅を決定する三角波キャリア信号の傾きを解析的に分析し、最適な値が 3 であることを示した。さらに、自励発振 PWM 変換器と同様にシンプルな 2 次同期型 PWM 変換器が不安定である問題を解決するために、PI 補償を加えた同期型 2 次 PWM 変換器を構築した。シミュレーション結果も踏まえて、ゲイン係数 K_P が 0.1 の場合、PWM 信号の周波数がキャリア信号と同期できる最適な積分係数 T_I を 5 に選定した。

第 6 章

PWM 変換器の実装

まえがき

前章までの検討は主にシミュレーションにより行われた。本章では、各 PWM 変換器の実用性を実装により検証する。まず、各自励発振 PWM 変換器をスピーカードライブシステムへ応用することを目標とし、ALTERA 社の FPGA ボード (APEXTM EP20K200EFC484-2x) でデジタル回路を構築し、得られた PWM 信号の精度等の特性をシミュレーション結果と比較する。デジタル回路における積分器の値がオーバーフローおよびアンダーフローしないように、リミッタを付ける点がこれまでのシミュレーションによる検討とは異なる。

次に、ブラシレス DC モータ制御システムへの応用を目標として、3 相インバータの駆動回路の実装を行うことで、第 5 章で検討した同期型 PWM 変換器の三相同期効果を確認する。

6.1 FPGA による自励発振 PWM 変換器の回路設計

図 6.1 は自励発振 PWM 変換器を実装するシステム全体図である。信号発生器はクロックを発生させる。ここで使われたクロックの周波数は、一般的によく使われているオーディオ用サンプリング周波数をオーバーサンプリングしたものである。すなわち、 $f_S = 44.1kHz \times 64 = 2.8224MHz$ としている。折野により作られたプログラムを PC で実行させ、放送用音楽データを 1 ビット信号に変換している。ここでは、2 次 $\Delta\Sigma$ 変調器を用いており、入力信号の分解能は 24 ビットとする。図 6.1 に示すように、PC は入力したクロックに同期した 1 ビット信号を出力する。FPGA には各種自励発振 PWM 変換器を構築する。PC からの 1 ビット信号は FPGA ボードに入力し、FPGA にある自励発振 PWM 変換器の動作により、PWM 信号を出力する。

デジタルシステムでは、異なるブロック間でデータを受け渡しする時、全ての信号線上のデータが同時に新しいデータに変わることは原理的に無理なので、一定幅のデータ無効帯を定義して送信しないと、データを受け取る側で一時的に無意味なデータを受けてしまう。そこで、本実装システムでは、信号源 PC に使うクロック (Clock - 1) の位相と FPGA 用のクロック (Clock - 2) の位相を 180 度にずらしている。PC 中の信号発生回路の遅延がどのくらいで




図 6.1 PWM 変換器の実装ダイアグラム

あるか不明であるが、クロックの位相を半周期分をずらすことで、安定なデータの受け渡しを行っている。同じ理由で、オシロスコープでリアルタイムのデータを評価するため、FPGA ボードから、同期信号を作り、オシロスコープの外部クロックとして、オシロスコープに入力している。

6.1.1 1 次自励発振 PWM 変換器の実装

FPGA 上構成した 1 次自励発振 PWM 変換器のデジタル回路構成を図 6.2 に示す。デジタル回路では積分器はカウンタとして構成される。カウンタの最大ビット数は回路設計時に決められるので、回路動作中に、カウンタの値が回路の最大ビット数を越えると、初期値に戻るようになる。このような動作を避けるために、リミッタを付ける必要がある。リミッタを付けることで、カウンタの値が溢れる場合には、出力が初期値へ戻らずリミッタの値を出力するので、カウンタ値がリセットしなくなる。しかし、リミッタをかけることにより、出力で歪みが増え、出力の精度に悪い影響が出ることとなる。そこで、リミッタの値を十分大きくし、リミッタが動作しないようにする。

評価の便宜上で、信号源となる PC より発生する 1 ビット信号を正弦波とした。信号源は振幅 $A_{in} = 0.25$ 、周波数 12500samples の正弦波の 1 ビット信号として、ヒステリシス幅が 10 である場合、積分器の最大出力が 20 程度である。そこで、リミッタの閾値は 10000 にし、カウンタのビット数を 16 ビットとして設計した。この条件で、FPGA で設計した 1 次自励発振 PWM 変換器のシミュレーション報告によると、回路規模が 82 個 Logic Cells になり、最大クロック余裕が 43.08MHz となった。FPGA の入出力時間波形を図 6.3 に示す。

実装の結果を検証するため、出力信号のスペクトルを分析した。図 6.3 のデータが電圧値で表されているので、MATLAB を用いて評価するため、振幅を ± 1 に変換して、DFT を掛け





図 6.2 FPGA で設計した 1 次自励発振 PWM 変換器の構成

図 6.3 実装による 1 次 PWM 変換器の入出力時間波形; ($A_{in} = 0.25$, $H = 10$, $f_{in} = 12500samples$, $f_s = 2.8224MHz$)

た結果を図 6.4 に示す。DFT の結果より、PWM 信号のノイズ分布がノイズシェーピングされていることを確認できる。シミュレーション結果との比較は図 6.5 に示す。この図より、1 次自励発振 PWM 変換器の実装結果とシミュレーション結果はほぼ同じであることがわかる。THD 及び SN 比の値もほぼ同じであった。以上より、FPGA への実装は成功し、シミュレーション結果は実装により検証された。また、回路規模は小さく、僅か 82 個の LCs を使用しただけであった。システムクロック 2.82442 MHz に対して、クロック余裕も 43.08MHz と高く、使用した FPGA で十分なクロック余裕があることが分かった。




図 6.4 実装による 1 次 PWM 変換器の出力のスペクトル; ($A_{in} = 0.25, H = 10, f_{in} = 12500 \text{ Samples}$)




図 6.5 1 次自励発振 PWM 変換器の実装結果とシミュレーション結果のスペクトル比較




図 6.6 FPGA で実装した PI 補償なしの 2 次自励発振 PWM 変換器の構成




図 6.7 実装による PI 補償なしの 2 次 PWM 変換器のスペクトル;(Ain = 0.25,H = 10, fin=12500Samples)

6.1.2 2 次自励発振 PWM 変換器の実装

PI 補償なしの場合

図 6.6 が FPGA で設計した PI 補償なしの 2 次自励発振 PWM 変換器の構成である。積分器が 2 段があり、1 段目の積分器の入力が 1 ビット信号と PWM 信号の和であるので、積分器の値が 2 段目の積分器よりかなり小さく、リミッタの値は 2 段目の積分器によって決めることとした。

シミュレーション結果を参考として、2 段目の積分器のリミッタの値を ± 1000000 として、カウンタのビット数を 24 ビットに決めた。シンプルな 2 次自励発振 PWM 変換器の場合、第

2 章でのシミュレーション結果においては回路の動作が不安定だった。実装結果では、変換器がシミュレーションと異なり、安定に動作した。これは、シミュレーションではリミッタがないため、積分器の値が発散したと考えられる。実装では、積分器にリミッタを付けたため、積分器が発散しないように働き、システムが安定化されたと推測される。

検証のため、入力信号は 1 次自励発振 PWM 変換器の場合と同じ値に設定した。FPGA で設計した 1 次自励発振 PWM 変換器のシミュレーション結果によると、回路規模が 238 個の Logic Cells になり、最大クロック余裕が 21.34MHz であった。

FPGA の出力信号のスペクトルを図 6.7 に示す。スイッチング周波数のスペクトルが 1 次の場合より広がっていることがわかる。スペクトルの広がりには積分器の値が発散しかけていることの証拠と思われる。リミッタにより、積分器の出力振幅が飽和され、ヒステリシス素子が値を維持する時間が長くなることにより、出力信号のスイッチング周期が長くなっていると考えられる。

シンプルな 2 次 PWM 変換器の実装結果では、リミッタを加えたことで、変換器が安定に動作することがわかった。PWM 信号のスペクトルは 2 次ノイズシェーピング効果が得られ、SN 比は 1 次 PWM 変換器の出力より 17 dB 上がり、信号帯域内の高調波歪みも 1 次 PWM 変換器の場合より低いことがわかった。しかし、リミッタの副作用 (特に精度への影響) により、ヒステリシス幅が変わることが推測され、実用に向かないと考えられる。

PI 補償がある場合

PI 補償による自励発振 PWM 変換器の実装では、PI 補償器を加えることで乗算器が増えるため、PI 補償なしの 2 次自励発振 PWM 変換器より複雑になる。また、MATLAB により行われたシミュレーションでは最適なパラメータは、 $K_P = 0.1$ と $T_I = 0.5$ いずれも小数となっている。ディジタル回路では、小数に対する計算は複雑になるため、整数の演算にすることが望ましい。また、今回用いた FPGA では直接小数計算をサポートしていないため、小数を整数化にすることとした。PI 補償にある積分ゲインが $K_I = 1/T_I = 2$ なので、そのまま使用できるが、比例ゲイン K_P は 0.1 であり、小数である。この小数を n 倍にして、整数に直すことにする。出力を変えることはできないため、自励発振 PWM 変換器にある全てのデータを同様に n 倍にする。要するに、あるシステムの全てのデータ及びパラメータに対して n を掛けることにより、小数を整数に直し、システムの出力が変わらないようにする。今回は回路規模と一緒に考え、それぞれ、1024 倍、10 倍、8 倍とした場合の回路規模などの変化を表 6.1 に示す。

最初に、パラメータに 2 の 10 乗で 1024 倍をし場合、リミッタの値を ± 102400000 とした。よって、カウンタを 28 ビットにしなければならない。実装した結果、 $K_P = 102/1024$ 約 0.0996、 $K_I = 2048/1024=2$ 、回路が 485LC s になった。このとき、比例ゲイン及び積分ゲインを乗算する乗算器では、それぞれ 208LCs と 46LCs を使用した。最大クロック余裕は 12.86MHz であった。

この回路を小さくするため、パラメータを 2 の 3 乗、8 倍とした。この場合、 $K_P = 1/8=0.125$ になり、回路規模も 320LCs まで小さくなった。FPGA 内部で、ビットシフトすることにより除算演算していると推測した。確認のために、パラメータを 2 の乗数ではない 10 倍としたと




図 6.8 FPGA で設計した PI 補償を加えた 2 次自励発振 PWM 変換器の構成

表 6.1 パラメータを整数に直すことにより、回路規模などの変化

	1024 倍	10 倍	8 倍
Kp(設定値/倍数)	102/1024	1/10	1/8
Ki(設定値/倍数)	2x1024	2x10	2x8
ビット数 (bit)	28	20	20
リミッタ - の閾値	1024e5	1e5	1e5
Total Lcs(Lcs)	485	1023	320
Multi unit for ki(Lcs)	46	434	45
Multi unit for kp(Lcs)	208	331	58
Actual fmax(MHz)	12.86	3.54	15.03

ころ、回路規模が 1023Lcs まで大きくなってしまった。したがって、FPGA 内部で行っている除算演算はビットシフトという方法が用いられていると考えられる。

次に、 $K_P = 0.125$ 、 $T_I = 0.5$ とし、パラメータの増大倍数を 8 にし、入力信号など他の条件と前述した 1 次及び PI 補償なしの 2 次自励発振 PWM 変換器と同じように設定した。入出力信号波形は図 6.9 に示している。図 6.9(b) と (c) を比べて見ると、PWM 信号のスイッチング周波数は 1 ビット信号より下がったことが分かる。なお、部分拡大している図 6.10 により、入力信号の値に応じて PWM パルスのデューティ比が変化していることが分かる。さらに、図 6.11 に示しているスペクトル解析結果を図 6.7 と比べてみると、PI 補償を加えた自励発振 PWM 変換器の出力では、スイッチング周波数のスペクトルが狭まり、SN 比及び THD ともに PI 補償がない方より良好であることがわかる。また、図 6.12 から、PI 補償を加えた 2 次自励発振 PWM 変換器の実装結果とシミュレーション結果がほぼ同じであることがわかる。




図 6.9 PI 補償を加えた 2 次 PWM 変換器の入出力波形 ; (a) サイン波, (b) 1 ビット信号, (c) PWM 信号。 ($A_{in}=0.25$, $f_{in}=12500\text{Samples}$, $K_P = 0.125$, $T_I = 0.5$)




図 6.10 入力信号値に応じる PWM パルスデューティ比の分布。 ($A_{in}=0.25$, $f_{in}=12500\text{Samples}$, $K_P = 0.125$, $T_I = 0.5$)




図 6.11 実装による PI 補償を加えた 2 次自励発振 PWM 変換器の出力のスペクトル ($A_{in}=0.25$, $f_{in}=12500$ Samples, $K_P = 0.125$, $T_I = 0.5$)

シミュレーションと FPGA 実装共にフルーディジタルな構成であるため、ノイズの分布も同じと考えられる。

FPGA で PI 補償による自励発振 PWM 変換器を実装することに成功した。実装結果とシミュレーション結果がほぼ同じであることがわかった。PI 補償なしの 2 次 PWM 変換器より、PI 補償にある乗算器を増えたことにより、回路規模が大きくなり、クロック余裕が小さくなっていることがわかった。積分器のリミッタにより偶然安定になったので、実用的ではないと考える。

積分器リミッタの動作確認

前節にて、FPGA で実装した PI 補償なしの 2 次自励発振 PWM 変換器が安定に動作した。リミッタの動作により、積分器の値が制限を受け、発散しないようになったと思われる。ここでは、リミッタの動作を確認し、回路の安定性を検討する。

積分回路の実装にあつたては、回路規模が有限であることからリミッタが付いたのと同じ結果となる。そこで、リミッタの動作を確認することが重要である。リミッタの動作を確認するため、FPGA で検定信号を作ることとした。もし、リミッタが動作したら、検定信号が “Hi” を出力する。逆に、リミッタが動作しない場合、検定信号が “Low” を出力する。

まず、PI 補償なしの 2 次自励発振 PWM 変換器のリミッタの動作を確認するため、各パラメータ及び入力条件を図 6.7 と同じようにし、2 段目の積分器のリミッタに検定信号をつけ




図 6.12 PI 補償を加えた自励発振 PWM 変換器の実装結果とシミュレーション結果のスペクトルの比較 (条件同上図, 図にあるデータがシミュレーション結果により)

た。この場合のリミッタの動作を図 6.13 に示す。リミッタの値は $\pm 10^6$ としている。図 6.13 にある 2 本の縦の線は、この時リミッタの動作を検定する信号が“Hi”になったことを示している。つまり、この時、積分器の値が $\pm 10^6$ を越え、積分の値が発散しそうな状態になった。したがって、積分器にリミッタが付いていなければ、システムの動きが不安定になった可能性が高いと思われる。よって、この条件での PI 補償なしの 2 次自励発振 PWM 変換器は不安定であると思われる。

PI 補償を加えた 2 次自励発振 PWM 変換器はシミュレーションの結果によると、PI 補償のパラメータを調整することにより、システムが安定となったり、不安定になったりした。ここでは、実装の結果により、その現象を確かめることとする。

シミュレーションの結果より、2 次自励発振 PWM 変換器では比例ゲインが 0.1 で、 $T_I = 0.001$ の場合、位相余裕がなくなり、システムが不安定になった。同じ条件で、FPGA に実装した 2 次 PWM 変換器の 2 段目のリミッタの動作を図 6.14 に示す。この図より、リミッタの動作を示す検定信号が“Hi”になった場合が多いことがわかる。リミッタ動作時には、積分器の値が発散しそうな状態であることから、システムが不安定になっていると考えられる。

$T_I = 0.5$ としたとき、FPGA に実装した 2 次自励発振 PWM 変換器の 2 段目のリミッタの動作を図 6.15 に示す。この図より、リミッタの動作検定信号が“Low”を維持していることが見て取れる。したがって、積分器の値がリミッタの値を超えることがなく、安定に動作していることが分かる。つまり、積分器の値が大きくなり、発散せず安定に動作していると考えら




図 6.13 PI 補償なしの 2 次自励発振 PWM 変換器の 2 段目リミッタ動作の検証 ($A_{in} = 0.25$, $f_{in} = 12500\text{Samples}$)




図 6.14 PI 補償を加えた 2 次自励発振 PWM 変換器の 2 段目リミッタ動作の検証 ($A_{in} = 0.25$, $f_{in} = 12500\text{Samples}$, $K_P = 0.1$, $T_I = 0.001$)

れる。

以上の結果により、リミッタの働きで積分器の値を発散させないようにする効果があると思われる。しかし、入力信号が大きくやヒステリシス幅が大きい場合、リミッタにより積分器値を長時間飽和させることを考えると、どのような結果を招くかは予想できない。よって、シンプルな 2 次自励発振 PWM 変換器の実用は慎重に検討する必要があると考える。

本節では、自励発振 PWM 変換器を FPGA で実装することを成功した。フルーディジタル回路であり、FPGA で実装した結果はシミュレーションの結果とほぼ同じ性能であった。回路




図 6.15 PI 補償を加えた 2 次自励発振 PWM 変換器の 2 段目リミッタ動作の検証 ($A_{in} = 0.25$, $f_{in} = 12500\text{Samples}$, $K_P = 0.1$, $T_I = 0.5$)

表 6.2 自励発振 PWM 変換器の実装結果比較

	1 次 PWM	2 次 PWM	PWM(PI)
リミッタ - の閾値	1e4	1e6	1e5
ビット数 (bit)	16	24	20
Total Lcs(Lcs)	82	238	320
Actual fmax(MHz)	43.08	21.34	15.03
SN 比 (dB)	48.3	66.0	70.1
THD (%)	0.0346	0.0029	0.0012

関係の比較表 6.2 に示すように、1 次の場合の回路規模が一番小さいが、スペクトル解析より PWM 信号の精度が良い値とは言えない。2 次の場合、シミュレーションの結果は不安定だったが、実装結果では、積分器でリミッタを付けたことにより、変換器が安定に動作した。しかし、スペクトル解析では、スイッチング周波数が広く分布していた。積分器のリミッタ効果により偶然したと思われ、実用に使えないと考える。PI 補償を加えた自励発振 PWM 変換器では、乗算器の増加および小数演算があるため、回路規模が大きくなったが、シミュレーション結果通り、帯域内高精度低歪みな PWM 信号が得られた。

6.2 三相ブラシレス DC モータ駆動システムへの応用

第 5 章で、スイッチング周波数が一定でない自励発振 PWM 変換器に対して、外部キャリア信号を導入することでスイッチング周波数を固定できたことをシミュレーションにより検討し




図 6.16 ブラシレス DC モータ駆動システム

た。ここでは、三相ブラシレス DC モータを用いた実験により同期効果を確認する。

6.2.1 実装システム

実装システムは図 6.16 のような構成となっており、ブラシレス DC モータ (別称 : AC サーボモータ) は安川製 SGMM-A1312 の型式であり、インバータは安川製 SGDF-A1CS である。FPGA は前節の Altera APEX EP20K200EFC484-2X を使用した。ブラシレス DC モータ駆動回路システムのブロックダイアグラムを図 6.17 及び図 6.18 に示す。PSG は PWM Signal Generator の略で、PWM 信号を出力する。図 6.17 は外部キャリア信号発生回路がなく、自励発振 PWM 変換器を実装する場合のブロックダイアグラムである。一方、図 6.18 のシステムでは三角波発生器を導入しており、相間同期させるために、同じ発生器で同じ信号を三つの PSG に入力している。なお、これらのシステムは川上と積田の修士論文 [12, 17] を参考にし、ロータと共に回転する直交座標系 (dq 座標系) を応用した d-q 制御を用いている。

モータ駆動回路システムの各構成要素は、エンコーダカウンタ、機械角/電気角変換、 $\sin(x) \cdot \cos(x)$ 関数、dq/UVW 座標変換演算、パルス幅変調 (PWM 変換) などである。エンコーダカウンタはモータの回転軸に取り付けられているロータリーエンコーダが発するパルス数を数えあげて位相値を得る回路である。ロータリーエンコーダにより機械角 (=モータの回転軸の角度) 一回転を $2^{13} = 8192$ のステップに分割することができる。すなわちエンコーダとエンコーダカウンタのペアで 13 ビット分解能の角度センサとなっている。機械角/電気角変換については、実際のモータの磁極対が 3 対であるので、エンコーダにより測定できる機械的な角度を 1/3 にする必要がある。しかし実際には、1/3 に除算することなく、一般的なデジタル回路 (マルチビット加算 $+\alpha$) により実現される。 $\sin(x) \cdot \cos(x)$ 関数電気角 θ_e から、座標変換に用いられる $\sin \theta_e \cdot \cos \theta_e$ 等を得ることが役割である。採用した手法は一般的なテーブル参照法 (look-up table method) である。現在の実装では標本は 16 ビットで、位相分解能 2^8 の参照




図 6.17 ブラシレス DC モータ駆動回路のダイアグラム (外部キャリア信号発生回路なし)




図 6.18 ブラシレス DC モータ駆動回路のダイアグラム (外部キャリア信号発生回路あり)

テーブルを用意した。PWM 変換器は今回提案した自励発振 PWM 変換器と同期型 PWM 変換器を実装するが、インバータ回路のスイッチを同時オンによる短絡を避けるためにデッドタイムを生成する必要がある。要するに、相補形インバータを駆動するために、PWM パルスを 2 つの相補的なパルス信号に分解する。このときに、インバータの貫通電流を防止する目的でスイッチング素子を同時にオンしない時間として、デッドタイムを設ける必要がある。このデッドタイム生成の方法は、単純に各スイッチング素子をオフからオンにする指示を一定時間遅らせるという、いわゆる「オンディレイ」方式をとることにした。これは確実にデッドタイムを設けられる方法である。実際にはデッドタイムの設定は PWM パルスデューティ比とスイッチング素子の応答時間に応じて最適な時間に設定し、歪みを減らす必要がある。今回の実験では、回転させることだけが目的であるので、回転の滑らかさは問題としなかった。

6.2.2 FPGA による演算回路の設計

dq/UVW 座標変換

ロータと共に回転する dq 座標系のベクトル $(v_d v_q)^T$ から 3 相交流 (UVW 座標系) のベクトル $(v_U v_V v_W)^T$ への直交変換は、以下のような行列演算として表すことができる。

$$\begin{bmatrix} v_U \\ v_V \\ v_W \end{bmatrix} = \sqrt{\frac{2}{3}} \begin{bmatrix} 1 & 0 \\ \cos(2\pi/3) & \sin(2\pi/3) \\ \cos(2\pi/3) & -\sin(2\pi/3) \end{bmatrix} \begin{bmatrix} \cos \theta_e & -\sin \theta_e \\ \sin \theta_e & \cos \theta_e \end{bmatrix} \begin{bmatrix} v_d \\ v_q \end{bmatrix} \quad (6.1)$$

あるいは、変換行列を一つにまとめて次のように書ける。

$$\begin{bmatrix} v_U \\ v_V \\ v_W \end{bmatrix} = \sqrt{\frac{2}{3}} \begin{bmatrix} \cos \theta_e & -\sin \theta_e \\ \cos(\theta_e - 2\pi/3) & -\sin(\theta_e - 2\pi/3) \\ \cos(\theta_e + 2\pi/3) & -\sin(\theta_e + 2\pi/3) \end{bmatrix} \begin{bmatrix} v_d \\ v_q \end{bmatrix} \quad (6.2)$$

さらに、3 相の拘束条件 $v_U + v_V + v_W = 0$ を利用して変形することもできる。上記の 2 式は理論的には全く同じ変換を実現するが、現実問題としては $\sin, \cos$ の呼び出し回数、乗算の回数といった計算コストにおいて異なる。このため、どちらの式をベースに回路を考えるかは回路規模と関係する大きなファクターである。

今回は式 (6.1) の表す直接変換の式をベースにすることにした。 $\sin$ および $\cos$ の回数をできるだけ減らすように、 $\cos \theta_e + \cos(\theta_e - 2\pi/3) + \cos(\theta_e + 2\pi/3) = 0$ および $\sin \theta_e + \sin(\theta_e - 2\pi/3) + \sin(\theta_e + 2\pi/3) = 0$ の関係を用い、三つのうち一つの位相は加減算により求める方式をとった。最終的な座標変換は次の式の変換行列が用いられる。

$$\begin{bmatrix} v_U \\ v_V \\ v_W \end{bmatrix} \propto \begin{bmatrix} \cos \theta_e & -\sin \theta_e \\ \cos(\theta_e - 2\pi/3) & -\sin(\theta_e - 2\pi/3) \\ -\cos \theta_e - \cos(\theta_e - 2\pi/3) & \sin \theta_e + \sin(\theta_e - 2\pi/3) \end{bmatrix} \begin{bmatrix} v_d \\ v_q \end{bmatrix} \quad (6.3)$$

座標変換演算の基本要素はベクトルのスカラー積 (外積) をとることである。今回の場合、一方が 1 ビットフォーマットのベクトル x_{dq} 、他方は角度センサおよび $\sin, \cos$ ブロックによって得られるマルチビット (n-bit) の変換行列を構成する行ベクトルである。つまり座標変換の問題は、 $(1\text{-bit} \times n\text{-bit}) + (1\text{-bit} \times n\text{-bit})$ の演算をどう実現するかという問題になる。この演算を実現できる回路を並列に並べることで、ベクトルの座標変換は実現される。

これまで黒澤研にて提案・検討されてきた 1 ビット演算アルゴリズムは総じて、「算術演算をビット数を拡張して行い、結果を $\Delta\Sigma$ 変調を使って 1 ビットに丸める」という方法であった。このような方法では、演算が多段に必要な場合には算術演算は可能な限りまとめて行ってしまう方が $\Delta\Sigma$ 変調に伴う雑音による悪影響が出にくいことがわかっている。そこで、今回のベクトルのスカラー積を回路で実現するにあたって、必要な演算をまとめて行う構成を考えた。折野により提案された $(1\text{-bit} \times n\text{-bit}) + (1\text{-bit} \times n\text{-bit})$ の演算ブロックは増幅器の原理 (つまりは $\Delta\Sigma$ 変調の原理) と同様に、 $1\text{-bit} \times n\text{-bit}$ の乗算をマルチプレクサで行ってしまうものである。このためにマルチビットを扱っていても回路規模はさほど大きくならない。




図 6.19 FPGA で構築した全体の演算回路

上記構成により、最終的な全体の演算回路構造を図 6.19 に示す。論理合成ソフト (Quartus II 4.2) のタイミング解析結果によると、34.76MHz のシステムクロック=1 ビットの標準化周波数までなら、設計通りに演算は 1 クロックで終了するので、充分高速に実現できている。回路規模もそれほど大きくない。座標変換のための演算回路は FPGA の基本ブロック単位で 377 LCs (LogicCells) で実現できた。一方、DSP によく入っている積和演算器 (Multiply and Accumulator; $Z_{new} = XY + Z_{old}$) を同じ環境で実現してみたところ、16 ビット入力 32 ビット出力の固定小数点方式で 420LCs であった。マルチビットの乗算を必要としないことが回路規模を小さくとどめておくことを助けている。

6.2.3 スイッチング周波数固定による同期効果比較

FPGA に実装した図 6.17 と図 6.18 に示したようにブラシレス DC モータ駆動システムの駆動結果を確認した。また、図 6.20 はモータ駆動に用いた三相インバータの構成である。この実験は、自励発振 PWM 変換器と同期型 PWM 変換をそれぞれモータ駆動システムに実装し、動作特性に現れる顕著な相違について検討した。モータに指令を注入し、いずれも指令通りモータのスピードを変化させることができた。しかし、自励発振 PWM 変換器を用いた場合、DC0 の入力に対して、モータは完全に静止するのが理想であるが、実際には手で触ったところモータのシャフトが振動していることが感じられた。モータが止まっているとき、機械ブレーキが作動していない場合、シャフトの振動を測るのは制御システムの性能を測る一つ簡単な手段である。オシロスコープで相電圧を測った結果を図 6.21 に示す。図 6.21(a) は U 相の電圧波形であり、図 6.21(b) は V 相の電圧波形である。静止的な電圧波形では分かり難いが、オシロスコープで U 相にトリガーを掛けたところ、V 相が時間の流れて遷移しており、止ま




図 6.20 三相インバータ

らなかった。つまり、V 相は U 相と同期していないことがわかる。一方、同期型 PWM 変換器を用いた場合、同じく DC0 の入力に対して、シャフトに振動を感じせず、静止状態であった。図 6.22 は相電圧の波形である。この場合、オシロスコープで U 相にトリガーを掛けると、V 相の波形も静止状態になった。つまり、V 相は U 相と同期していることが確認できた。なお、相間電圧差を測った所、図 6.23 に示したとおり、自励発振 PWM 変換器を用いた場合、図 6.23(a) のように電圧差が生じしており、U 相と V 相の周波数が異なっていることを示している。すなわち、PWM 変換器が自励発振のため、スイッチング周波数が変動しており、各相 (U 相と V 相) のスイッチング周波数が違うために、入力 is 0 としても、相間には周波数差による電圧差が生じると考えられる。一方 6.23(b) では、多少の誤差があるが電圧差はほぼなく、U 相と V 相の周波数が同じであることが分かる。他の相間 (U-W、V-W) も同じ現象であることを確認した。

相間同期性の確認に相間リップル電流の測定を行った。DC0 の入力に対して、相間同期の場合、理論上は相間にリップル電流が発生しないと思われる。しかし、相間同期が取れていないと、相間電圧差によるリップル電流が多くなると思われる。リップル電流の測定は図 6.20 に示しているいずれかの相線に電流プローブを挟んで測定を行った。図 6.24 は U 相、つまり図 6.20 の i_u の電流波形である。図 6.24(a) は 1 次自励発振 PWM 変換器を使用した場合 (図 6.17) の結果である。PWM 変換器が自励発振のため、スイッチング周波数が変動しており、各相 (U 相と V 相) のスイッチング周波数が違うために、入力 is 0 としても、相間に周波数差による電圧差が生じるため、電流が発生する現象が現れている。この場合、モータのシャフトを触ったところ、振動していることを感じる。図 6.24(a) では入力が 0 にも関わらず、相間に大きいリップル電流が発生しているのは、相間同期が取れていないためであることが分かる。一




図 6.21 同期しない場合の相電圧波形 (0 入力);(a) U 相電圧, (b) V 相電圧




図 6.22 同期した場合の相電圧波形 (0 入力);(a) U 相電圧, (b) V 相電圧




図 6.23 相間電圧差 (0 入力);(a) 非同期, (b) 同期




図 6.24 相間リップル電流測定 (0 入力); (a) 非同期, (b) 同期

方、図 6.24(b) は 1 次同期型 PWM 変換器を使用した場合 (図 6.18) の相間電流を示している。リップル電流がほぼないことが分かる。相間同期の取れていることを示している。スイッチング周波数を固定することで、三相モータに適応できることが分かる。

前節で自励発振 PWM 変換器の実装結果とシミュレーション結果とほぼ一致していることを示したので、この節では PWM 変換器からの出力信号の確認を省略している。フルーデジタル回路において、FPGA で設計した回路と Simulink で設計した回路はいずれもデジタル部品なので、結果が同じであることは当然に思える。

6.3 まとめ

FPGA で 1 次自励発振 PWM 変換器及び 2 次自励発振 PWM 変換器のデジタル回路を設計することに成功した。デジタル回路のビット数が制限されることにより、積分器にリミッタが付加されたため、積分器値が発散することにより起きるシステムが不安定な挙動となる問題は強制的に抑制され、シミュレーション結果では不安定だった PI 補償なし 2 次自励発振 PWM 変換器も安定に動作した。しかし、リミッタの影響 (特に精度への影響) は入力信号の振幅と変換器のヒステリシス幅により変化すると推測され、実用には向かないと考えられる。1 次自励発振 PWM 変換器の規模は小さく (FPGA ロジックセル 82 個)、また用いた FPGA ボードでは最大動作クロック周波数が 43.08MHz 程あり、十分だった。PI 補償なしの 2 次自励発振 PWM 変換器の規模 (238LCs) は 1 次より大きくなり、クロック余裕 (21.34MHz) も少なくなったが、出力の SN 比は 1 次より約 17 dB 改善できた。PI 補償を加えた 2 次自励発振 PWM 変換器では、固定小数演算する乗算器を用いたため、回路規模が 320LCs になり、クロック余裕も 15.03MHz まで下がったが、期待通りリミッタが動作しないままシステムは安定に動作し、出力信号の精度も 20 dB 改善できた。つまり、回路規模は 1 次の回路が一番シンプルで小規模であり、出力信号精度は PI 補償を加えた 2 次の場合最も良くなる。実際に駆動する評価までは行わなかったが、単相モータやスピーカークの駆動において良いパフォーマンスを得ることができると期待される。

自励型 PWM の三相ブラシレス DC モータ駆動回路への適用を確認したところ、各相の自励発振 PWM 変換器のスイッチング周波数が一致しないため、トルク指令が 0 の場合も極めて大きいリップル電流が観察された。一方、全相で同一のキャリア信号を用いる同期型 PWM 変換器では、トルク指令が 0 の場合、リップル電流がほぼ見られず、モータの静止状態に振動が発生しないことを確認できた。三相インバータ回路の場合には同期化を行った PWM 変換器を用いるべきであることを示した。

第 7 章

結論

1 ビットデジタル制御システムにおいて、アクチュエータを効率よく駆動するため、高サンプリング周波数である 1 ビット信号の高精度、ノイズシェーピングなど良い特性を維持したまま、高精度・低歪みな PWM 信号に変換するという本研究の目的に対して、 $\Delta\Sigma$ 変調に基づいた PWM 変換器に関する研究を行った。自励発振する 1 次及び 2 次 PWM 変換器を提案した。1 次 PWM 変換器は安定に動作し、予想通りノイズシェーピング特性を得ながら PWM 信号を得ることができた。しかし、より高精度な PWM 信号を得るために、2 次 PWM 変換器に拡張したところ、シンプルな 2 次自励発振 PWM 変換器はシミュレーションにおいて不安定な結果を示した。そこで、PI 補償器を導入し、PI 補償を加えた 2 次自励発振 PWM 変換器を構築した。提案したこれらの自励発振 PWM 変換器に対して、開ループ周波数特性を評価することにより安定性を調べた。その結果、シンプルな 2 次 PWM 変換器の位相余裕が少ないことを確認した。また、非線形システムとして、記述関数法を用いて、リミットサイクルの安定性を調べた。PI 補償を加えた 2 次 PWM 変換器について、安定に動作できるパラメータの選定条件式を導出した。シミュレーション結果と組み合わせ、システムを安定に動作させるうえ、SN 比を最大化かつ歪みを減らせる最適なパラメータを選定し、高精度・極めて低歪みな PWM 信号が得られることをシミュレーションで確認した。

自励発振 PWM 変換器のスイッチング周波数が変動することにより、三相モータ等を駆動するニーズへの応用が困難なため、外部キャリア信号を導入してスイッチング周波数を固定する同期型 PWM 変換器への拡張を検討した。同期型 PWM 変換器にも安定性問題があるため、PI 補償器を導入し、安定に動作できるパラメータを検討し、最適なパラメータを選定した。しかし、外部キャリア信号の導入によりスイッチング周波数を固定できた一方、高調波歪みが増えたため、PWM 信号の精度は自励発振型程に至らないことが明らかになった。

各 PWM 変換器の実用性は、最終的に、FPGA を用いた回路実装により検証された。自励発振 PWM 変換器はスピーカや単相モータに適し、その高精度・低歪みな PWM 信号によりよい性能が得られることが期待できる。同期型 PWM 変換器はよい相間同期性を得られたため、三相モータ等の駆動に適用でき、良好な特性を期待できる。

謝辞

日本に留学機会、素晴らしい研究環境を与えていただき、多くのご指導を頂いた指導教員である東京工業大学総合理工学研究科物理情報システム専攻 黒澤実准教授に心から感謝いたします。

お忙しい中、本論文を査読、審査していただきました東京大学大学院樋口俊郎教授、東京工業大学大学院中村健太郎教授、中本高道教授、杉野暢彦准教授、篠崎隆宏准教授に心から感謝をいたします。

本研究の遂行、及び論文作成にあたって、多くの方々のご指導、ご協力をいただきました。黒澤実准教授には、研究方針、研究方法、論文作成について、ご指導、ご鞭撻をいただき、再び心から感謝の意を表します。すてきな有限会社(有限会社プライムモーション)の片桐崇氏にも、色々な知識など、様々なご協力をいただき深く感謝します。特に、1ビットデジタル信号処理の研究における共同研究者、博士課程の先輩である折野裕一郎氏には、モータ制御演算回路の構築を含め、夜遅くまで熱心にご指導、多くの指針をいただきました。感謝の気持ちで一杯です。また、博士課程の先輩として、重松隆史氏、石河睦生氏には、日常生活や研究細部の良き相談相手としての様々な生き様を教えていただき心よりお礼申し上げます。同輩として共に研究した博士前期課程、中村勇太氏との交流、日頃のディスカッションを通じ多くのことを教わりました。常日頃から様々な形でご助力くださり、快適な研究環境を作り上げて下さった村上朋子秘書、小野寺輝子秘書に深く感謝します。また、研究を進めるにあたってご助力をいただいた石上陽平氏(当時松下電工株式会社、現在パナソニック株式会社)にお礼申し上げます。

NPO 法人モバイル・コミュニケーション・ファンドのドコモ留学生奨学生として、博士前期課程でご援助をいただき、日々の生活に支障を来すことなく研究に取り組むことができました。深く感謝致します。

他、東京工業大学黒澤研究室の関係者の皆様に、様々な形でお世話になり、日本語及び日常生活の良き相談相手として、協力していただきました。心から感謝を示します。本当にありがとうございました。

最後になりましたが、本学位論文の最終仕上げにあたり、技術と言語のチェックをして頂いた黒澤実准教授、折野裕一郎氏、小野寺輝子秘書に深謝致します。

参考文献

- [1] 東條啓一郎, “1 ビットデジタル信号処理を用いた制御に関する研究,” 博士論文, 東京大学大学院, 2002
- [2] 大賀寿郎, 山崎芳男, 金田豊, 音響システムとデジタル処理, 電子情報通信学会, 1995
- [3] H. Fujisaka, M. Sakamoto, and M. Morisue, “Bit-stream signal processing circuits and their application,” *IEICE Trans. Fundam. Electron. Commun. Comput. Sci.*, vol. 85, no. 4, pp. 853–860, 2002.
- [4] S. Krone, G. Fettweis, “Capacity of Communications Channels with 1-Bit Quantization and Oversampling at the Receiver,” in *Proc. of 35th IEEE Sarnoff Symposium 2012*, Newark, NJ, May 21–22, 2012.
- [5] V. Liberali et al., “Sigma-delta processing in multisensor systems for carbon monoxide detection,” in *Proc. IEEE Int. Symp. Circuits Systems, ISCAS*, vol. 4, pp. 376–379, 1996.
- [6] S. Hirata, M. K. Kurosawa, T. Katagiri, “Cross-correlation by Singlebit Signal Processing for Ultrasonic Distance Measurement,” *IEICE Trans. Fundamentals*, vol. E91-A, no. 4, pp. 1031–1037, Apr., 2008.
- [7] S. Hirata, M. K. Kurosawa, T. Katagiri, “Real-time ultrasonic distance measurements for autonomous mobile robots using cross correlation by single-bit signal processing,” in *Proc. IEEE Int. Conf. Robotics and Automation*, Kobe, Japan, May 2009, pp. 3601–3606.
- [8] 瀬川将宣, 樋口俊郎, 黒澤実, 岡宏一, “1 ビットデジタル信号処理を用いた制御法の提案,” 精密工学会春季大会学術講演会講演論文集, pp. 1029–1030, 1994.
- [9] T. Fukui, M. Segawa, M. Kurosawa, K. Oka and T. Higuchi, “Control system with Single-bit Digital Signal Processing,” in *Proc. of 4th Int. Conf. On control, Automation, Robotics and Vision*, pp. 1992–1996, Singapore, 3–6 Dec. 1996.
- [10] 黒澤実, 瀬川将宣, 岡宏一, 樋口俊郎, “1 ビットデジタル信号処理によるジンバル磁気軸受の制御,” 自動制御連合講演会前刷, vol. 38, PP. 109–110, 1995
- [11] 東條啓一郎, 黒澤実, 岡宏一, 樋口俊郎, “1 ビットデジタル信号による高精度位置決めに関するシミュレーション,” 電気学会論文誌 D, vol. 118-D, vol. 5, pp. 623–629, 1998
- [12] 川上雅彦, “1 ビットデジタル信号処理を用いたブラシレス DC モータの制御,” 修士論文, 東京工業大学大学院, 2001
- [13] 折野裕一郎, 黒澤実, 片桐崇, “1 ビット信号処理による Quadrature PLL 型内挿器の実現,”

- 電子通信情報学会ソサイエティ大会 2004, 徳島大学 2004 年 9 月.
- [14] 折野裕一郎, 黒澤実, 片桐崇, “ $\Delta\Sigma$ 変調を用いた追従型内挿器の一構成法,” 電子通信情報学会総合大会 2006, 国土館大学, 2006 年 3 月.
- [15] 折野裕一郎, 黒澤実, 片桐崇, “ $\Delta\Sigma$ 変調とオーバーサンプリングを用いた位置内挿のためのデジタル位相追従ループの検討,” 電子情報通信学会第 19 回回路とシステム軽井沢ワークショップ, 軽井沢, pp.471–476, 2006 年 4 月.
- [16] 折野裕一郎, 黒澤実, 片桐崇, “ $\Delta\Sigma$ 変調を用いた小規模高精度エンコーダ内挿器の検討,” 電子通信情報学会総合大会 2007, 名城大学, 2007 年 3 月.
- [17] 積田光生, “1 ビットデジタル信号処理を用いたブラシレス DC モータの dq 制御,” 修士論文, 東京工業大学大学院, 2002
- [18] 中村裕太, “ビットデジタル信号による三角関数発生器,” 修士論文, 東京工業大学大学院, 2005.
- [19] H. Inose, Y. Yasuda and J. Murakami, “A telemetering system by code modulation – $\Delta\Sigma$ modulation,” *IRE Trans. Space Electron. Telemetry* vol. 8. pp. 204–209, Sept. 1962.
- [20] S. R. Norsworthy, R. Schreier, and G. C. Temes, *Delta-Sigma Data Converters: Theory, Design, and Simulation*. New York: IEEE Press, 1997.
- [21] R. Schreier and G. C. Temes, $\Delta\Sigma$ 型アナログ/デジタル変換器入門. 丸善-WILEY, 2007, 和保孝夫、安田彰ほか訳.
- [22] M. Kurosawa, M. Kawakami, K. Tojo, T. Katagiri, and T. Higuchi, “Single-bit Digital Signal Processing for Current Control of Brushless DC Motor,” in *Proc. IEEE-ISIE2002*, pp. 589–594, L’Aquila, Italy, 8–11 July, 2002.
- [23] 折野裕一郎, “トラッキング回路へのシングルビットデジタル信号処理手法の応用,” 修士論文, 東京工業大学大学院, 2004
- [24] 菅原 智, “シングルビット信号から PWM 信号への変換方式に関する研究”, 学士論文, 東京工業大学 情報工学科, 2003
- [25] 河西弘之, “フルデジタル・アンプに必要な信号処理の概要,” トランジスタ技術, 2003 年 7 月号
- [26] G. D. Holmes and T. A. Lipo, *Pulse width modulation for Power converters: principles and practice*. Institute of Electrical and Electronics Engineers, Inc., 2003.
- [27] A. J. Magrath and M. B. Sandler, “Power digital-to-analogue conversion using a sigma-delta modulator with controlled limit cycles,” *Electronics Letters*, vol. 31, no. 4, pp. 251–253, 16 Feb. 1995.
- [28] A. J. Magrath and M. B. Sandler, “Hybrid pulse width modulation/sigma-delta modulation power digital-to-analogue converter,” *IEEE Proc. Circuits Devices Syst.*, vol. 143, no. 3, pp. 149–156, June 1996.
- [29] J. Verona, “Power digital-to-analog conversion using sigma-delta and pulse width modulations,” *ECE1371, Analog Electronics II*, ECE University of Toronto, pp. 1–14, 2001.
- [30] L. Risbo, H. K. Andersen, “Conversion of a PCM Signal Into a UPWM Signal,” *Internation-*

- tional patent document WO97/37433, 40pp., 19 figures.
- [31] James A. Cherry, W. Martin Snelgrove, “Continuous-Time Delta-Sigma Modulators for High-Speed A/D Conversion - Theory, Practice and Fundamental Performance Limits”, *Kluwer Academic Publishers*, Boston/Dordrecht/London, 2002
- [32] Paul van der Hulst, André Veltman, René Groenenberg, “An asynchronous Switching High-end Power Amplifier,” in *Proc. 112th convention AES*, pp. 1-7, Munich, Germany, 10-13 May 2002.
- [33] 本田 潤, **D 級/ディジタル・アンプの設計と製作**, CQ 出版社, 2004 年
- [34] Karsten Nielsen, “A review and Comparison of Pulse Width Modulation (PWM) methods for analog and digital input Switching Power Amplifiers”, in *AES Preprint 4446*, p. 12, Presented at the 102nd Convention, Munich, Germany, March 22-25, 1997.
<http://www.powerhouse.bang-olufsen.com/sw1273.asp>
- [35] 平井 一正, **非線形制御**, 株式会社 コロナ社, 2003 年 4 月 7 日
<http://ysserve.cs.shinshu-u.ac.jp/Lecture/ControlMecha5/node7.html>
- [36] 川田 昌克, 西岡 勝博, **MATLAB/Simulink による わかりやすい制御工学**, 森北出版株式会社, 2002 年 9 月 10 日
<http://ysserve.cs.shinshu-u.ac.jp/Lecture/ControlMecha5/node7.html>
- [37] M. M. Bech, F. Blaabjerg, and J. K. Pedersen, “Random modulation techniques with fixed switching frequency for three-phase power converters,” in *IEEE Power Electronics Specialists Conference (PESC 99)*, vol. 1, pp. 544–551, 1999.
- [38] 新見 嘉崇, “ $\Delta\Sigma$ 変調によるブラシレス DC モータのデジタル制御精度の向上に関する研究,” 修士論文, 東京工業大学大学院, 2008.
- [39] G. D. Holmes and T. A. Lipo, *Pulse width modulation for Power converters: principles and practice*. Institute of Electrical and Electronics Engineers, Inc., 2003.
- [40] 荒木光彦, **ディジタル制御入門**, 朝倉書店, 1992.
- [41] 中野道雄, 美多勉, **制御基礎理論**, 昭晃堂.
- [42] 兼田雅弘, 山本 幸一郎, **ディジタル制御工学**, 共立出版, 1989.
- [43] 藤本博志, 堀洋一, 河村篤男, “マルチレートフィードフォワード制御を用いた完全追従法制御法”, **計測自動制御学会論文集**, 第 36 巻第 9 号, pp. 766, 2000 年.
- [44] 樋口龍雄, 川又政征, “状態空間ディジタルフィルタの有限語長実現問題”, **計測と制御**, vol. 22, No. 12, pp. 3–16, 昭和 58 年 12 月.
- [45] 芦野隆一, Remi Vaillancourt, はやわかり **MATLAB**, 共立出版, 1997.
- [46] Mikkel C. W. Høyerby, Michael A. E. Andersen, “A small-signal model of the hysteretic comparator in linear-carrier self-oscillating switch-mode controllers,” in *Proc. NORPIE 2006*, Lund, Sweden, June 2006.
- [47] L. Risbo, “Discrete-time modeling of continuous-time pulse width modulator loops,” in *Proc. 27th International Conference AES*, Copenhagen, Denmark, pp. 1–10, Sept. 2–4, 2005.
- [48] L. Risbo, Mikkel C. W. Høyerby and Michael A. E. Andersen, “A versatile discrete-time

- approach for modeling switch-mode controllers,” *IEEE Proc. PESC Specialist Conf.*, pp. 1008–1014, June 2008.
- [49] Luca Corradini, Aleksandar Bjeletić, Regan Zane and Dragan Maksimović, “Fully digital hysteretic modulator for DC-DC switching converters,” *IEEE Proc. ECCE*, pp. 3312–3319, Sept. 2009.
- [50] Bruno Putzeys, “Globally modulated self-oscillating amplifier with improved linearity,” in *Proc. 37th conference AES*, Hillernø, Denmark, pp. 1–7, Aug. 28–30, 2009.
- [51] Toit Mouton, Bruno Putzeys, “Digital control of a PWM switching amplifier with global feedback,” in *Proc. 37th International Conference AES*, Hillernø, Denmark, pp. 1–10, Aug. 28–30, 2009.
- [52] P. Midya, B. Roeckner, and S. Bergstedt, “Digital correction of PWM switching amplifiers,” *IEEE Power Electron. Lett.*, vol. 2, no. 2, pp. 68–72, Jun. 2004.
- [53] L. Risbo, H. K. Andersen, “Conversion of a PCM Signal Into a UPWM Signal,” International patent document WO97/37433.
- [54] W. Li, Y. Orino, M. K. Kurosawa, and T. Katagiri, “Conversion of a single-bit signal into a PWM signal,” in *Proc. of IEEE TENCON 2004*, Chiang Mai, Thailand, pp. 519–522, Nov. 21–24, 2004.
- [55] J. C. Candy, “A use of double integration in sigma-delta modulation,” *IEEE Trans. Commun.*, vol. COM-33, pp. 249–258, March 1985.
- [56] S. M. Moussavi and B. H. Leung, “High-order single-stage single-bit oversampling A/D converter stabilized with local feedback loops,” *IEEE Trans. Circuits Syst. II*, vol. 41, pp. 19–25, Jan. 1994.
- [57] B. E. Brandt, D. E. Wingard, and B. A. Wooley, “Second-order sigma-delta signal modulation for digital-audio signal acquisition,” *IEEE J. Solid-State Circuits*, vol. SC-26, pp. 618–627, April 1991.
- [58] J. A. Cherry and W. M. Snelgrove, *Continuous-time delta-sigma modulators for high-speed A/D conversion: Theory, Practice and Fundamental Performance Limits*, Kluwer Academic Publishers, Massachusetts, 2000.
- [59] S. Ouzounov, H. Hegt, and A. van Roermund, “Sigma-delta modulators operating at a limit cycle,” *IEEE Trans. Circuit Syst. II, Express Briefs*, vol. 53, no. 5, pp. 399–403, May 2006.
- [60] A. Gelb and W. E. Vander Verde, *Multiple-input Describing Functions and Nonlinear System Design*, New York: McGraw-Hill, 1968, Chap. 3.
- [61] Hassan K. Khalil, *Nonlinear Systems*, Third Edition, NJ: Prentice Hall, 2002, Chap. 7.
- [62] J. Holtz and B. Beyer, “The Trajectory Tracking Approach - A New Method for Minimum Distortion PWM in Dynamic High-Power Drives,” in *Conf. Rec. IEEE Industry Appl. Society Ann. Meeting*, Houston/Tx, pp. 331–338, 1992.
- [63] W. Chou, “Sigma delta and multi-stage sigma delta modulation with inside loop dithering,” in *IEEE Proc. ICASSP 1991*, vol. 3, pp. 1953–1956, April 1991.

-
- [64] D. Reefman, J. D. Reiss, E. Janssen, and M. B. Sandler, "Description of limit cycles in sigma-delta modulators," *IEEE Trans. Circuits Syst. I, Reg. Papers*, vol. 52, no. 6, pp. 1211–1223, Jun. 2005.
- [65] H. A. Spang III and P. M. Schultheiss, "Reduction of quantizing noise by use of feed back," *IRE Trans. Commun. Sys.*, pp. 373–380, Dec. 1962.
- [66] J. C. Candy, "A use of double integration in sigma-delta modulation," *IEEE Trans. Commun.*, vol. COM-33, pp. 249–258, March 1985.

関連発表

■ 投稿論文 (査読付)

1. W. Li, Y. Orino, S. Hirata, and M. K. Kurosawa, "Design of a self-oscillating PWM signal generator with a double integration loop," *IEEE Trans. Circuits Syst. I, Regular Papers*, vol. 60, pp. 2064–2073, Aug. 2013.
2. W. Li, Y. Niimi, Y. Orino, S. Hirata, and M. K. Kurosawa, "A frequency synchronization method for a self-oscillating PWM signal generator," *IEEE Trans. Circuits Syst. II: Express Briefs*, to be published in vol. 61, No. 4, April 2014.

■ 国際会議 (査読付)

3. W. Li, Y. Orino, M. K. Kurosawa, and T. Katagiri, "Conversion of a single-bit signal into a PWM signal," in *Proc. of IEEE TENCON 2004*, Chiang Mai, Thailand, pp. 519–522, Nov. 21–24, 2004.

日本国内発表

4. 李 蔚波, 折野 裕一郎, 黒澤 実, 片桐 崇, "ノイズシェーピング特性を持つ PWM 変換器," 電子情報通信学会 ソサイエティ大会 **2004**, 徳島大学, 日本, 予稿集, pp. 4, Sep. 21–24, 2004.
5. 李 蔚波, 折野 裕一郎, 黒澤 実, 片桐 崇, "高精度・低歪み自励型 PWM 変換器の検討," 電子情報通信学会 総合大会 **2005**, pp. 10, 大阪大学, 日本, Mar. 21–24, 2005.
6. 李 蔚波, 折野 裕一郎, 黒澤 実, 片桐 崇, " $\Delta\Sigma$ 変調に基づいた自励型デジタル PWM 変換回路," 電子情報通信学会第 **18** 回回路とシステム軽井沢ワークショップ, 論文集, pp. 117–122, 軽井沢プリンスホテル, 日本, Apr. 25–26, 2005. (査読付き)