**T2R2**東京工業大学リサーチリポジトリ Tokyo Tech Research Repository

## 論文 / 著書情報 Article / Book Information

題目(和文)	フリップチップ実装技術を用いた光送信器の高速化に関する研究
Title(English)	
著者(和文)	金澤慈
Author(English)	Shigeru Kanazawa
出典(和文)	学位:博士(工学), 学位授与機関:東京工業大学, 報告番号:甲第10219号, 授与年月日:2016年3月26日, 学位の種別:課程博士, 審査員:小山 二三夫,淺田 雅洋,植之原 裕行,渡辺 正裕,宮本 智之
Citation(English)	Degree:, Conferring organization: Tokyo Institute of Technology, Report number:甲第10219号, Conferred date:2016/3/26, Degree Type:Course doctor, Examiner:,,,,
 学位種別(和文)	博士論文
Type(English)	Doctoral Thesis

## 博士論文

# フリップチップ実装技術を用いた光送信器

# の高速化に関する研究

平成 28 年 (2016 年) 2 月



指導教員 小山 二三夫 教授

提出者

東京工業大学総合理工学研究科 物理電子システム創造専攻

金澤 慈

~ 目次 ~				
第1章 序論1				
1.1. 本研究の背景1				
1.2. 本研究の目的10				
1.3. 本論文の構成11				
参考文献12				
第2章 高密度高速配線実装技術16				
2.1. レーザアレイ光送信器に適したワイヤ接続技術の提案とその課題16				
2.2. 従来のフリップチップ実装技術の課題				
2.3. 光送信器に適したのフリップチップ実装技術の提案				
参考文献				
第3章 フリップチップ実装直接変調 DFB レーザ61				
3.1. 直接変調 DFB レーザの構造と作製工程61				
3.2. ワイヤ接続直接変調 DFB レーザモジュールの作製と評価				
3.3. フリップチップ実装直接変調 DFB レーザモジュールの作製と評価				
3.4. 合波器集積 4 チャネル DFB レーザアレイチップの設計				
3.5. DFB レーザアレイモジュールの設計・評価92				
参考文献106				
第4章 フリップチップ実装電界吸収型変調器集積 DFB レーザ108				
4.1. フリップチップ実装 4 チャネル EADFB レーザアレイモジュールの設計108				
4.2. フリップチップ実装 4 チャネル EADFB レーザアレイモジュールの作製・評価.116				
4.3. フリップチップ実装 8 チャネル EADFB レーザアレイモジュールの設計130				
4.4. フリップチップ実装 8 チャネル EADFB レーザアレイモジュールの作製・評価.143				
4.5. フリップチップ実装単チャネル EADFB レーザモジュールの設計149				
4.6. フリップチップ実装単チャネル EADFB レーザモジュールの評価157				

参考文献	
第5章 結論	
5.1. まとめ	
5.2. 今後の展開	
本論文に関する発表	
謝辞	

### 第1章 序論

本章では、研究テーマとして高密度高速配線実装技術を選ぶに至った背景について述べた後、研究目的を示す。また、章末にて本論文構成について述べる。

#### 1.1. 本研究の背景

2000年頃に始まるブロードバンドネットワークの普及に伴い、日本国内通信網のトラフ ィックは急激な増大を示している。これは、総務省発表の平成26年度通信白書内にあるト ラフィック推移のグラフ等からも読み取ることができる[1.1]。この急激なトラフィック増 大に対応するため、通信容量の増大が求められており、将来的にも、リッチコンテンツの 普及、モバイル通信の急激なトラフィック増大 [1.2]、クラウドサービスの普及などにより、 通信容量の急激な増大傾向は続くものと考えられる。

従来は電気信号を用いた通信網が一般的であったが、高速化、通信網の長距離化に伴い、 光信号を用いた通信網への転換が進められてきた。光通信はまず、高速かつ低損失な伝送 路の特徴を活かして、大陸間を結ぶ海底ケーブルや、都市と都市を結ぶ幹線網など伝送距 離が数百から数千 km 以上の領域への適用が進められた。近年では、先の高速化要求に伴い、 データセンタ内や、ビル間、ビル内といった数 km、数十 km の伝送距離に対しても光通信 の適用が進められている。こういった、伝送距離数 km~数十 km 向け通信規格の一つとし てイーサネット (Ethernet) がある。イーサネットでは 10BASE-F と呼ばれる伝送信号レ ート 10 Mbit/s の通信を実現する規格から、光通信を用いられてきた [1.3]。イーサネット の光通信系規格の進展を図 1.1.1 に示す。図のように、2000 年にはデータレート1 Gbit/s を実現する 1 ギガビットイーサネット(1GbE)、2005 年には 10 Gbit/s を実現する 10 ギガ ビットイーサネット(10GbE)、2010 年には 100 Gbit/s を実現する 10 ギガ ビットイーサネット(10GbE)、2010 年には 100 Gbit/s を実現する 10 ギガ ビットイーサネット(10GbE)が標準化され、5 年で 10 倍という急激なデータレートの高速化が進んでいる ことがわかる。また、今後も先に示した旺盛な通信需要に対応すべく、400 Gbit/s や、1 Tbit/s の通信速度を実現する規格の標準化も検討が進められている。



図 1.1.1 イーサネットの高速化トレンド

このように、外部動向にあわせてイーサネット規格は急激に高速化が進んできた。高速 化の手法としては、従来、1波長あたりのビットレートを高速化することで対応してきた。 しかし、図 1.1.2 を見ると分かるように 10 Gbit/s までは 1 波長のみ使用した規格になって いるが、40 Gbit/s 以上では 1 波長あたりの高速化だけでなく、波長多重技術 (WDM) と呼 ばれる、複数の波長を用いた通信速度の高速化が行われている。これは、イーサネットの 高速化要求に対して、1 波長あたりの高速化が追いついていなかったことに加えて、インタ フェース等の周辺技術の動向や、トランシーバの消費電力、コスト等を考慮すると 1 波長 のみを使った高速化ではなく、波長多重技術も併用した高速化の方が有利であったことも 理由としてあげられる。今後、400 Gbit/s や 1 Tbit/s 級の規格でも波長多重技術は適用さ れると考えられるが、1 チャネル当たりの高速化もすすめられていくと考えられる。これは、 単純に波長数を増加させた場合、波長数に応じた光源、変調器、ドライバといった部品が 必要となるため、トランシーバサイズの大型化、消費電力の増加、といった問題が起こる ためである。このような多チャネル高速化の流れはイーサネットだけでなく、基幹通信網 を支える OTN (Optical Transport Network) 規格でも OTU4 で 100GbE をベースとした 4 チャネル構成の規格が標準化されるなど [1.4]、今後も広い適用範囲が考えられる。このこ とから、今後は高速・多チャネル実装技術の重要性が増していくものと考えられる。



図 1.1.2 各イーサネット規格のチャネル数と1波長あたりのビットレートの関係

図 1.1.3 にイーサネット用トランシーバのサイズの変遷を示す。10GbE では 2000 年に 300pin トランシーバと呼ばれる体積 100cc を超えるかなり大型のトランシーバが規格とし て用いられていた。しかし、決められたサイズのラック内にトランシーバを数多く収納し、 単位ラックあたりの通信容量を増加させることが求められるため、トランシーバの小型化 要求は非常に強い。この要求に応えるべく、XENPAK、そして XFP とより小型のトランシ ーバが開発されていった [1.5]。XFP は 300pin と比較して体積比 1/10 と非常に小さいサイ ズを実現している。次に、100GbE のトランシーバについてみていく。まず、2010 年に CFP とよばれる第一世代の 100GbE 用トランシーバが MSA にて規定された [1.6]。しかし、 100cc 以上と非常に大きなサイズであったため、10GbE と同様に CFP2、そして CFP4 へ と小型化がすすんでいくものと考えられる。CFP4 では CFP と比較して体積比 1/10 以下と 大幅に小型化が進むため、トランシーバ内部の部品も大幅に高密度・小型化する必要があ る。このような小型化の流れは、400Gbit/s や 1 Tbit/s 用のトランシーバでも同様に起こる と考えられる。



図 1.1.3 イーサネット用トランシーバのサイズの変遷

CFPトランシーバの内部構成例を図 1.1.4 に示す [1.6]。トランシーバ内部には大きく分 けて光送信部、光受信部、電気回路およびインタフェース部から構成されており、それぞ れ、電気から光信号への変換、光から電気信号への変換、送信・受信信号の増幅や信号処 理と外部との接続部、の役目をもっている。光送信部についてみてみると、一般的には図 のように TOSA (Transmitter Optical Sub-Assembly) と呼ばれる光送信モジュールが 4 台 とこれらから出力される 4 つ光信号を 1 つに束ねるための光 MUX (光合波器)とから構成さ れる。これらの部品は光ファイバで接続されている。CFP 向けの光源としてはこれまでも 研究が進められてきており、直接変調レーザや[1.7-10]、電界吸収型光変調器集積 DFB レ ーザ(EADFB レーザ) [1.11-16]を用いたものが報告されている。しかし、トランシーバの大 幅な小型化の流れに対応するためには、光送信部も大幅に小型化する必要がある。そのた めには、4 チャネル分の光源を 1 つのチップ上に集積したレーザアレイチップ[1.17]や、さ らに光合波器まで半導体チップ上に集積した光合波器集積レーザアレイチップを用いた光 送信器が必要となる。つまり、アレイデバイスに適した小型かつ高密度な高速配線実装技 術が重要になる。



図 1.1.4 CFP トランシーバの内部構成例

アレイデバイス用高速・高密度配線技術の実現に向けた課題について説明する。図 1.1.5 は一般的なワイヤ接続技術を用いた単チャネル直接変調レーザ TOSA の内部図である[1.18, 19]。高周波信号の流れを見ていくと、フレキシブルプリント基板 (FPC) からパッケージ へと伝わった信号は、ボンディングワイヤを介してサブキャリア上の高周波線路へと伝わ る。そして、高周波線路を通ってきた信号は終端抵抗、およびボンディングワイヤでつな がっているレーザチップへと伝わる。高周波線路は一般的に 50Ωの特性インピーダンスに なるように設計されており、FPC やパッケージの高周波線路、サブキャリア上の高周波線 路も同様に設計されている。しかし、パッケージとサブキャリア、サブキャリアとレーザ チップを接続しているボンディングワイヤはワイヤの持つ寄生インダクタンスの影響で 50 Ωよりも非常に大きな値を持つ、高インピーダンス線路となる。そのため、ワイヤの長さ に依存して、高周波特性が劣化する問題が起こる。図 1.1.6 は従来のワイヤ接続技術を用い た 4 チャネル EADFB レーザアレイ TOSA とサブアセンブリを示した図である。サブアセ ンブリとはパッケージ内に搭載された、高周波線路、サブキャリア、レーザチップ、終端 回路を含めたものを指す。高周波配線板はレーザアレイチップの直近に寄せられているた め、外側に配置された EA 変調器(EAM)の電極には 0.15mm と比較的短いワイヤで結線で きている。しかし、内側の EA 変調器は両側面に他のチャンネルの EA 変調器、後端には DFB レーザ、前端には出力導波路、およびレンズ等の光学部品が配置されるため、EA 変 調器電極直近に高周波線路を寄せることが出来ない。そのため、ワイヤ長は外側の EA 変調 器と結線する時に必要なワイヤ長に加えて、最低でもアレイのチャネルピッチ分だけ長い ワイヤ長を必要とする。たとえば、EADFB レーザアレイのピッチが 0.6mm であった場合 は、最低でも 0.7mm 以上のワイヤ長が必要となる。チャネル間ピッチを狭めることでワイ ヤ長を短くすることも可能であるが、ピッチが狭まると隣接チャネル間でのクロストーク が増大する問題がある。このため、従来のワイヤ接続技術を用いた 3 チャネル以上の EADFB レーザアレイサブアセンブリでは、内側に配置されたチャネルの変調帯域がワイヤ の持つインダクタンスによって大幅に劣化する可能性があった。



図 1.1.5 直接変調レーザ TOSA の概略図



図 1.1.6 4 チャネル EADFB レーザアレイ TOSA とサブアセンブリの概略図

序論

従来のワイヤ接続技術を用いた場合、どの程度の帯域劣化になるかを見積もるため、周 波数応答特性のシミュレーションを行った。このとき、周波数応答特性のシミュレーショ ンを行うために用いた EADFB レーザサブアセンブリの等価回路モデルを図 1.1.7 に示す [1.20]。本モデルでは高周波線路の周波数応答特性は含んでいない。Rpclad、Ractive、Rnclad はそれぞれ EA 変調器の p クラッド抵抗、フォトカレントに相当する活性層抵抗、n クラッ ド抵抗を示している。Cpad、Cactive はそれぞれ EA 変調器のパッド容量、空乏層容量を示し ている。Lwire1は、高周波配線と EA 変調器を結ぶワイヤの寄生インダクタンスを示してい る。また、Rterm、Cterm、Lterm は終端回路内の抵抗、寄生キャパシタンス、寄生インダクタ ンスを示している。Rpclad、Ractive、Rnclad、Rterm、Cpad、Cactive 、Cterm、Lterm はそれぞれ、 11.7、120、4.3、50Ω、36、110、8.2fF、72pH とした。これらの値は EA 変調器の長さが 150µm のデバイス、および終端回路の反射特性の測定結果から見積もった値である。また、 Lwirelの値は単位長さあたりの寄生インダクタンスを 1nH/mm として計算した値を用いた。 シミュレーション結果を図 1.1.8 に示す。従来型のワイヤ接続技術を用いた場合は外側の EA 変調器では 40GHz 程度の帯域があることがわかる。しかし、内側の EA 変調器ではワ イヤ長が長いため、外側に比べて急激に帯域が劣化し、高周波配線の特性を含まないサブ アセンブリの帯域で、25GHz 程度しかないことがわかる。周波数 20~30GHz 付近での一 般的なモジュールと高周波配線の伝送損失の和を 2.0dB 程度と見込むと、モジュール全体 での 3dB 帯域は、内側の EAM では約 20GHz 程度と見積もられる。一般的に、ビットレー トの 0.7 倍の 3dB 帯域が必要とされるため、従来のワイヤ接続技術を用いた場合、単純に、 3dB 帯域を見ただけでも 25Gbit/s/ch 程度が限界であり、それ以上の高速化は困難であるこ とが分かる。また、寄生インダクタンスによるピーキングが、光信号波形を劣化させるた め、25Gbit/s/ch 付近の動作でも、十分に良好な周波数応答特性が得られているとはいえな い。加えて、小型化するためにはアレイ間のピッチを狭める必要があるが、ワイヤ接続の 場合、隣接するワイヤ同士の誘導結合によるクロストーク増大の問題があるため、狭ピッ チ化が困難であるという問題もあった。





図 1.1.7 EADFB レーザサブアセンブリの等価回路モデル



図 1.1.8 EADFB レーザサブアセンブリの周波数応答特性シミュレーション結果

#### **1.2.** 本研究の目的

本研究では、25Gbit/s/ch 超級動作可能なレーザアレイ用実装技術の提案、並びにその技 術を適用した 100Gbit/s 超級動作小型レーザアレイモジュールの実現を目標とした。レーザ アレイの変調光源としては、小型化、集積化に適している直接変調レーザ、もしくは EADFB レーザを用いることとした。直接変調レーザは、レーザ自身をオンオフすることで変調信 号を作り出すため、低消費電力であること、構成が非常に簡単であるため低コストである こと、反面、緩和振動周波数により変調速度が律速されるため、高速動作には向かないこ とが特徴である。これに対して、EADFB レーザは EA 変調器が非常に高速な応答特性を示 すため、高速化に適していること、高い消光比が得られること、反面、消費電力や、小型 化の面では直接変調 DFB レーザより不利であること特徴である。ともに、25Gbit/s/ch 超 級動作の可能性は単体デバイスとして直接変調 DFB レーザ [1.21-23]、EADFB レーザ [1.24-27]ともに報告がなされている。上記目標実現のために、以下の研究を行った。

- 1) 高密度高速配線実装技術の確立(第2章)
  - ・三次元配線構造の提案と4 チャネル EADFB レーザアレイへの適用検討
  - ・光送信器に適したフリップチップ実装技術の提案
- 2) フリップチップ実装直接変調 DFB レーザの実現(第3章)

・フリップチップ実装に適したデバイス構造の検討、および提案デバイスの 25Gbit/s/ch 動作確認

- ・4×25Gbit/s/ch動作直接変調 DFB レーザアレイモジュールの設計、評価
- 3) フリップチップ実装 EADFB レーザの実現(第4章)
  - ・4×28Gbit/s/ch 動作 EADFB レーザアレイモジュールの設計、評価
  - ・8×50Gbit/s/ch 動作 EADFB レーザアレイモジュールの設計、評価
  - ・1×100Gbit/s/ch 動作 EADFB レーザモジュールの設計、評価

#### 1.3. 本論文の構成

本論文の構成を以下に記す。

第2章では、高密度高速配線実装技術の現状の課題と、新技術の提案について述べる。 まず、ワイヤ接続アレイモジュールの広帯域化に適した三次元配線構造の提案と、その構 造を適用した 100Gbit/s 動作小型 EADFB レーザアレイ TOSA の設計、評価について述べ る。あわせて、ワイヤ接続三次元配線構造の課題についても示す。次に、従来型ワイヤフ リー実装技術であるフリップチップ実装技術の光送信器への適用時の課題を説明する。最 後に、これらの課題を解決可能な新しいフリップチップ実装技術として、フリップチップ 接続技術を提案する。

第3章では、フリップチップ実装直接変調 DFB レーザについて述べる。まず、フリップ チップ接続技術に適した直接変調レーザの構造設計について述べる。25Gbit/s/ch 動作フリ ップチップ実装直接変調レーザモジュールの特性評価結果についても述べ、ワイヤ接続と 比較した時のフリップチップ実装時の特性改善効果、課題について述べる。最後に、4チャ ネル DFB レーザアレイを用いた 100Gbit/s 動作小型 TOSA の設計、評価について述べる。

第4章では、フリップチップ接続 EADFB レーザについて述べる。まず、4 チャネル EADFB レーザアレイチップを用いたワイヤ接続とフリップチップ接続、両モジュールの設 計を行い、特性比較結果を示す。また、112Gbit/s 動作フリップチップ接続 EADFB レーザ モジュールの評価結果についてもあわせて示す。次に、400Gbit/s 動作 8 チャネル EADFB レーザアレイモジュール実現のためのキー技術について述べる。また、本モジュールを用 いた 400Gbit/s 動作時の評価結果についても述べる。最後に、100Gbit/s/ch 動作、単チャ ネル EADFB レーザモジュールを作製したので、高速化のキー技術について説明し、評価 結果についても述べる。

第5章では、本研究結果についてまとめるとともに、結論を述べる。

#### 参考文献

[1.1] 総務省 情報通信白書 平成 26 年度版

http://www.soumu.go.jp/johotsusintokei/whitepaper/ja/h26/html/nc255320.html

[1.2] Cisco Visual Networking Index: 全世界のモバイル データ トラフィックの予測、

2014 ~ 2019 年アップデート

http://www.cisco.com/web/JP/solution/isp/ipngn/literature/white\_paper\_c11-520862.htm 1

[1.3] 詳説 イーサネット 第二版 Charles E. Spurgeon、Joann Zimmerman 著、三
 浦 史光 監訳、豊沢 聡 訳 オラリージャパン

[1.4] OTN の標準化動向 NTT 技術ジャーナル 2009.1

http://www.ntt.co.jp/journal/0901/files/jn200901071.pdf

[1.5] 10 Gigabit Small Form Factor Pluggable Module Revision 4.5, p.101
 ftp://ftp.seagate.com/sff/INF-8077.PDF

[1.6] CFP MSA Hardware Specification Revision 1.4 P.8 Figure.1

http://www.cfp-msa.org/Documents/CFP-MSA-HW-Spec-rev1-40.pdf

[1.7] K. Otsubo, M. Matsuda, K. Takada, S. Okumura, M. Ekawa, H. Tanaka, S. Ide,
K. Mori and T. Yamamoto, "Uncooled 25 Gbit/s direct modulation of semi-insulating buried-heterostructure 1.3 μm AlGaInAs quantum-well DFB lasers," Electronics Letters, vol. 44, no. 10, pp. 631-632, 2008.

[1.8] A. K. Verma, M. Steib, Y. L. Ha and T. Sudo, "25Gbps 1.3µm DFB laser for 10-25km transmission in 100GBE systems," in Proc. OFC, 2009, OThT2.

[1.9] K. Nakahara, Y. Wakayama, K. Hiruma, T. Kitatani, K. Shinoda, T. Fukamachi, Y. Sakuma and S. Tanaka, "28-Gb/s directly modulated InGaAlAs ACPM DFB lasers with high mask margin of 22% at 55°C," in Proc. OFC, 2013, OTh4H.3.

[1.10] W. Kobayashi, T. Fujisawa, K. Tsuzuki, Y. Ohiso, T. Ito, S. Kanazawa, T.

Yamanaka and H. Sanjoh, "Design and fabrication of wide wavelength range 25.8-Gb/s, 1.3-µm, push-pull-driven DMLs," Journal of Lightwave Technology, vol. 32, no. 1, pp. 3-9, 2014.

[1.11] H. Oomori, H. Ooe, M.Seki, Y. Fujimura, K. Matsumoto and Y. Murakami, "An extremely compact electro-absorption modulator integrated DFB laser module for 100Gbps Ethernet over 75km SMF reach," in Proc. ECOC, 2008, P.2.07.

[1.12] S. Makino, H. Hayashi, K. Shinoda, T. Kitatani, T. Shiota, S. Tanaka and H. Inoue, "Uncooled CWDM 25-Gbps EA/DFB lasers for cost-effective 100-Gbps Ethernet transceiver over 10-km SMF transmission," in Proc. OFC, 2008, PDP21.

[1.13] T. Saito, T. Yamatoya, Y. Morita, E. Ishimura, C. Watatani, T. Aoyagi and T. Ishikawa, "Clear eye opening 1.3µm-25 / 43Gbps EML with novel tensile-strained asymmetric QW absorption layer," in Proc. ECOC, 2009, Paper 8.1.3.

[1.14] T. Fujisawa, M. Arai, N. Fujiwara, W. Kobayashi, T. Tadokoro, K. Tsuzuki, Y. Akage, R. Iga, T. Yamanaka and F. Kano, "25 Gbit/s 1.3 μm InGaAlAs-based electroabsorption modulator integrated with DFB laser for metro-area (40 km) 100 Gbit/s Ethernet system," Electronics Letters, vol. 45, no. 17, pp. 900-902, 2009.

[1.15] H. Takahashi, T. Shimamura, T. Sugiyama, M. Kubota, and K. Nakamura, "High-power 25-Gb/s electroabsorption modulator integrated with a laser diode," IEEE Photonics Technology Letters, vol. 21, no. 10, pp. 633-635, 2009.

[1.16] Y. Morita, T. Yamatoya, Y. Hokama, K. Akiyama, R. Makita, N. Yasui, D. Morita,
H. Kawahara and E. Ishimura, "1.3 μm 28 Gb/s EMLs with hybrid waveguide structure
for low-power-consumption CFP2 transceivers," in Proc. OFC, 2013, OTh4H.5.

[1.17] T. Simoyama, M. Matsuda, S. Okumura, A. Uetake, M. Ekawa and T. Yamamoto, "4-wavelength 25.8-Gbps directly modulated laser array of 1.3-µm AlGaInAs distributed-reflector lasers," in Proc. ISLC, 2012, TuB3. [1.18] D. Kim, J. Shim, Y. C. Keh and M. Park, "Design and fabrication of a transmitter optical subassembly (TOSA) in 10-Gb/s small-form-factor pluggable (XFP) transceiver,
" Journal of Selected Topics in Quantum Electronics, vol. 12, no. 4, pp. 776-782, 2006.

[1.19] N. Okada, S. Zaizen, T. Fujita, T. Kogure, Y. Miyazaki, A. Sugitatsu and T. Hatta, "10.7 Gbit/s low power consumption and low jitter EML TOSA employing interdigital capacitor," in Proc. ECOC, 2006, We3.P.66.

[1.20] C. Xu, Y. Z. Xu, Y. Zhao, K. Lu, W. Liu and W. Liu, "Performance improvement of 40-Gb/s electroabsorption modulator integrated laser module with two open-circuit stubs," IEEE Photonics Technology Letters, vol. 24, no. 22, pp. 2046-2048, 2012.

[1.21] T. Simoyama, M. Matsuda, S. Okumura, A.Uetake, M. Ekawa, and T. Yamamoto,
"50-Gbps direct modulation using 1.3-µm AlGaInAs MQW distribute-reflector lasers," in
Proc. ECOC2012, P2.11.

[1.22] W. Kobayashi, T. Ito, T. Yamanaka, T. Fujisawa, Y. Shibata, T. Kurosaki, M. Kohtoku, T. Tadokoro, and H. Sanjoh, "50-Gb/s direct modulation of a 1.3-µm InGaAlAs-based DFB laser with a ridge waveguide structure," Journal of Selected Topics in Quntum Electronics, vol. 19, no. 4, Article# 1500908, 2013.

[1.23] K. Nakahara, Y. Wakayama, T. Kitatani, T. Taniguchi, T. Fukamachi, Y. Sakuma, and S. Tanaka, "Direct modulation at 56 and 50 Gb/s of 1.3-µm InGaAlAs ridge-shaped-BH DFB lasers," IEEE Photonics Technology Letters, vol. 27, no. 5, pp. 534-536, 2015.

[1.24] C. Jany, C. Kazmierski, J. Decobert, F. Alexandre, F. Blache, O. Drisse, D. Carpentier, N. Lagay, F. Martin, E. Derouin, T. Johansen, C.Jiang, "Semi-insulating buried heterostructure 1.55µm InGaAlAs electroabsorption modulated laser with 60GHz bandwidth," in Proc. ECOC2007, PDS2.7.

[1.25] T. Yagisawa, and T. Ikeuch, "Compact 40-Gb/s EML module using broadband FPC

connection technique," in Proc. OFC2010, OThC3.

[1.26] T. Fujisawa, K. Takahata, W. Kobayashi, T. Tadokoro, N. Fujiwara, S. Kanazawa and F. Kano, "1.3 μm, 50 Gbit/s electroabsorption modulators integrated with DFB laser for beyond 100G parallel LAN applications," Electronics Letters, vol. 47, no. 12, pp. 708-710, 2011.

[1.27] W. Kobayashi, M. Arai, T. Fujisawa, Y. Shibata, T. Sato, T. Ito, K. Hasebe, T. Yamanaka, and H. Sanjoh, "40-Gbit/s EADFB laser integrated with short cavity SOA improving chirp characteristics with low power consumption," in Proc. ECOC2014, Mo.4.4.5.

### 第2章 高密度高速配線実装技術

本章では、2.1 節にて、小型光送信器実現に向けた光合波器の集積形態の検討、および 25.8Gbit/s/ch 動作に向けて、第1章で指摘した従来型ワイヤ接続での課題を改善するため の、ワイヤ接続技術を用いた新しい実装構造を提案する。また、新構造を適用した小型の EADFB レーザアレイ TOSA (Transmitter Optical Sub-Assembly)を作製したので、モジ ュール設計、特性評価の結果について示す。併せて、新構造を適用したワイヤ接続モジュ ールの課題についても述べる。2.2節では、従来型ワイヤフリーの実装技術である、フリッ プチップ実装技術をアレイデバイスに適用した場合の課題について述べる。2.3節では、こ れら課題を解決するために新たに提案するフリップチップ接続技術について説明する。

#### 2.1. レーザアレイ光送信器に適したワイヤ接続技術の提案とその課題

本節では、小型 TOSA 実現のために、光合波器の集積形態の検討、帯域改善のためのワ イヤ接続アレイ TOSA に適した新しい実装構造検討を行ったので、説明する。加えて、ワ イヤ接続小型アレイ TOSA を作製したので、特性評価と課題についても述べる。

今回作製する小型 TOSA は 100 ギガビットイーサネットの 40km 伝送用規格である、 100GBASE-ER4 をターゲットとした [2.1]。100GBASE-ER4 の規格を表 2.1.1 に示す。小 型 TOSA 実現のためには、第 1 章に述べたようにアレイデバイスを光源とすることに加え て、4 つの光信号を 1 つに合波するための光合波器を TOSA 内部に集積する必要がある。 集積方法としては、大きく分けてハイブリッド集積とモノリシック集積の 2 種類の方法が ある。表 2.1.2 に各特徴をまとめた。ハイブリッド集積では図のような空間光学型と平面光 波回路 (PLC) 型の 2 種類のタイプがある。表に示した空間光学型の構成例では波長フィ ルタを用いた光合波器となっている [2.2]。レーザアレイからでた光はレンズでコリメート 光となり、ミラーと波長フィルタを通って合波される。本構成では波長フィルタとして誘 電体フィルタを用いており、安価な部品で構成できるため、コスト面がメリットとしてあ げられる。反面、実装部材が多いため工程が複雑化する、サイズが大きくなりやすいとい った課題がある。表に示した PLC 型はアレイ導波路格子(AWG)を合波器として用いている [2.3]。光はレンズによって PLC に集光され、PLC 内で合波され、出力される。合波器部分 が PLC で構成されるため、比較的、実装工程が簡易であるメリットがある。反面、PLC が 大型に成りやすいため、小型化しにくい課題がある。表に示したモノリシック集積の構成 では、半導体内の合波器としてマルチモード干渉型 (MMI)を用いている [2.4]。レーザア レイから出力された光は、MMI 合波器を通して合波され、チップから出力される。モノリ シック集積チップは半導体チップ上に合波器を含めて集積されているため、部品点数が少 なく、非常に小型であり、実装工程も非常に簡易であることがメリットとして上げられる。 反面、チップ内の集積度が上がるため、チップ歩留まりの低下によるコスト上昇が懸念さ れるが、プロセス工程の安定化により解決可能であると考えられる。今回は、小型化にも っとも適した、モノリシック集積チップを用いたアプローチを採用した。

表 2.1.1 100GBASE-ER4 の光送信器側の規格

100GBASE-ER4				
ビットレート	25.78125 Gbit/s			
各波長範囲 (LAN-WDM グリッド)	1294.53~1296.59 nm 1299.02~1301.09 nm 1303.54~1305.63 nm 1308.09~1310.19 nm			
SMSR	30 dB			
最小光出力	-2.9 dBm			
最小OMA (Optical Modulation Amplitude)	0.1 dBm			
消光比	8 dB			



表 2.1.2 モノリシック集積とハイブリッド集積の特徴

図 2.1.1 は作製した合波器集積 4 チャネル EADFB レーザアレイチップの写真と、導波 路部の断面図である。小型の変調光源としては、1.2 節で説明したとおり、直接変調レーザ と EADFB レーザがあるが、100GBASE・ER4 では消光比 8dB 以上と大きな消光比が必要 となるため、EADFB レーザを用いることとした。高周波配線板と EA 変調器間を結ぶワイ ヤの間に GND ワイヤを配置し、隣接チャネル間の電気クロストークを低減できるように、 チップ上面に櫛形状に GND 電極が配置された構造となっている。本電極は、絶縁膜上に配 置されているため、サブキャリア上にチップを搭載後に、サブキャリア上の GND とワイヤ にて結線する。

まず、EADFB レーザ部から構造を説明する。本 EADFB レーザは左側(後端)側からモニ タ PD、DFB レーザ、EA 変調器の順に並んでいる。チップ内にモニタ PD を集積すること で、モジュール化の際にチップ後端にモニタ PD を別部品で実装する必要がなくなるため、 実装時間低減につながる。モニタ PD と DFB レーザはおなじ活性層構造となっており、 InGaAlAs 圧縮歪み量子井戸構造となっている。また、EA 変調器は InGaAlAs 引っ張り歪 み量子井戸構造を吸収層として用いた。InGaAlAs 量子井戸は、InGaAsP 量子井戸と比較 して、伝導体のバンドオフセット(ΔEo)が大きいため、大きな吸収係数を得ることができる。 くわえて、価電子帯のバンドオフセット(ΔEo)は小さいため、高速変調時に問題となるホー ルパイルアップエフェクト(Hole-pileup effect)を抑制することが可能である。また、引っ張 り歪みとすることで、Hevy hole と Light hole のバンド端を一致させることができるため、 吸収係数を大きくすることが可能となる。導波路構造は図 2.1.1 の右下の断面図からわかる ように、低誘電率材料であるベンゾシクロブテン(BCB)によって埋め込まれたリッジ導波路 構造となっている。側面を BCB で埋め込んで、その上部に電極パッドを配置することでパ ッド容量が大幅に低減可能となり、高周波特性の改善につながる。EA 変調器のパッドサイ ズはワイヤボンダによる結線が可能な最小サイズである 50μm 角とした。



図 2.1.1 4 チャネル EADFB レーザアレイチップの写真と導波路断面図

次に、光合波器部を見ていく。光合波器として、4:1の MMI カプラを用いた。これは、 MMI カプラは小型で、かつ波長依存性の小さい特徴を有するためである。また、導波路構 造は図 2.1.1 の右上に示されるように、ハイメサ導波路構造とした。これは、ハイメサ導波 路にすることで、光閉じこめを強くすることができるため、曲げ損失、放射損失を低減す ることが可能となり、光合波器部の小型、低損失化に寄与するためである。クラッド層は 導波路損失低減のために、p-InP に比べて光吸収係数の小さい、i-InP(ノンドープ InP)を用 いた。また、本チップの導波路出力部は7度の曲げ導波路とした。本チップでは、DFBレ ーザからチップの端面までの距離が単体の EADFB レーザと比較して大幅に長くなるため、 DFB レーザの動作がチップ端での反射光の影響を受けやすくなっている。そこで、チップ 端での反射光を光導波路に戻さないようにするためにつけたものである。図 2.1.2 は EADFB レーザアレイのハイバットジョイント再成長工程を導波路方向の断面図で示した ものである。先に述べたように、導波路部の低損失化のために、光合波器部のクラッド層 はノンドープの InP に置き換えるハイバットジョイント再成長を行った。まず、図 2.1.2(a) のように、LD とモニタ PD(MPD)に用いる圧縮歪み InGaAlAs 量子井戸層、EA 変調器に 用いる引っ張り歪み InGaAlAs 量子井戸層、そして光合波器部(MUX)のコア層に用いる InGaAsP 層をバットジョイント再成長によって作製する。つぎに、上部全面に p-InP クラ ッド層を再成長し(図 2.1.2(b))、MUX 部上部のクラッド層のみエッチングした後、ノンド ープの InP クラッド層を再成長して完成となる(図 2.1.2(c))。図 2.1.3 はハイバットジョイ ント再成長を行ったあとの断面 SEM 写真を示したものである。 左側が光合波器部、 右側が EADFB レーザ部となっている。写真からわかるように、コア層から、クラッド層までジョ イント部界面がボイド等のない良好な接合がとれていることがわかる。界面の異常は、光 損失、反射の増加を引き起こすため、良好なジョイントが得られていることは非常に重要 である。

- 20 -



図 2.1.2 EADFB レーザアレイチップのハイバットジョイント再成長工程



図 2.1.3 ハイバットジョイント再成長後の断面 SEM 写真

次に、4 チャネル EADFB レーザアレイサブアセンブリの設計を行った。表 2.1.1 に示さ れるように各チャネルで求められるビットレートは 25.78125Gbit/s である。そのため、第 1 章で示したように、従来型のワイヤ接続技術では帯域が若干不足している。そこで、我々 は帯域改善の手法として新たに、高周波配線板をチップ上部に配置する三次元配線構造を 開発した [2.5, 6]。図 2.1.4 は三次元配線構造を用いた 4 チャネル EADFB レーザアレイサ ブアセンブリの構造を示したものである。レーザアレイチップはサブキャリア上に配置さ れ、同じサブキャリア上にレーザアレイチップより厚いスペーサも配置されている。この とき、レーザアレイチップは 7 度の傾きをもつ光導波路からの出射光にあわせて 23.4 度傾 けて搭載している。スペーサ上に高周波配線板と終端抵抗基板が配置されている。スペー サ上に置かれた高周波配線板と EA 変調器(EAM)とはワイヤで結線される。同様に、高周 波配線板と終端抵抗もワイヤで結線される。本構造を用いることで、全てのチャネルの EA 変調器の電極直上にまで高周波配線をひくことができるため、高周波配線板・EA 変調器間 のワイヤを従来型ワイヤ接続より短くすることが可能となる。組立手順を図 2.1.5 に示す。 まず、サブキャリア上に EADFB レーザアレイチップとスペーサを配置し、サブキャリア 上の DC 配線とアレイチップ上の DFB レーザ電極、モニタ PD 電極をワイヤで接続する(図 2.1.5(a))。同時に、サブキャリア上の GND とチップ上の櫛型 GND 電極もワイヤで接続す る。次に、高周波配線板をスペーサ上に配置し、高周波線路の信号線と EA 変調器電極、高 周波線路の GND とアレイチップの GND 電極をワイヤで接続する(図 2.1.5(b))。そして、 終端回路基板をスペーサ上に配置(図 2.1.5(c))、最後に高周波線路と終端回路をワイヤで接 続する(図 2.5(d))。このようにして、三次元配線構造を用いた 4 チャネル EADFB レーザア レイサブアセンブリが完成する。



図 2.1.4 三次元配線実装技術を用いたワイヤ接続 4 チャネル EADFB レーザアレイサブア センブリの構造図



図 2.1.5 三次元配線実装技術を用いたワイヤ接続 4 チャネル EADFB レーザアレイサブア センブリの組立図

三次元配線構造を用いた場合のワイヤ長を図2.1.6のサブアセンブリの断面図を用いて見 積もる。EA 変調器電極と高周波配線板の端面はワイヤボンディング装置を使って結線する ために 0.3mm ずらして配置されている。また、高周波配線板の厚さは 0.2mm とし、アレ イチップと高周波配線板のギャップは 0.1mm とした。よって、高周波線路と EA 変調器電 極を結ぶ橙色で示したワイヤ長は約 0.5mm となり、従来のワイヤ接続技術を用いたときの 内側 EA 変調器との接続に用いたワイヤ長と比較して 0.2mm 程度短尺化することができた。 ワイヤの短尺化は寄生インダクタンスの低減につながるため、高周波特性改善が期待でき る。



図 2.1.6 三次元配線構造を用いたワイヤ接続 4 チャネル EADFB レーザアレイサブアセン ブリの断面図

三次元配線構造を用いることで、従来のワイヤ接続技術と比較してどの程度周波数応答 特性が改善するかを図 1.1.7 と同じ等価回路モデルである図 2.1.7 を用いてシミュレーショ ンで見積もる。Rpclad、Ractive、Rnclad、Rterm、Cpad、Cactive、Cterm、Lterm は第1章で行った シミュレーションと同様のパラメータとなるように、それぞれ、11.7、120、4.3、50Q、 36、110、8.2fF、72pH とした。Lwire1の長さは先に見積もったとおり 0.5mm 、Lwire2の長 さは図 2.1.6 より 0.4mm と設定した。また、Lwire1、Lwire2 の値は単位長さあたりの寄生イン ダクタンスを 1nH/mm として計算した値を用いた。このときの周波数応答特性のシミュレ ーション結果を図 2.1.8 に示す。従来実装技術の結果は第1章の内側 EAM の特性に相当す るワイヤ長 0.7mm の周波数応答特性の結果と同じものである。三次元配線構造ではサブア センブリの 3dB 帯域が 31GHz であり、従来ワイヤ接続時の 3dB 帯域、23GHz と比較して 約 8GHz の帯域改善が出来ていることが確認できた。また、本結果から、三次元配線構造 を用いたサブアセンブリでは、、4 チャネル×25.8Gbit/s/ch 動作可能な帯域が得られること を確認した。



図 2.1.7 EADFB レーザアレイサブアセンブリの等価回路モデル



図 2.1.8 EADFB レーザアレイサブアレイアセンブリの周波数応答特性シミュレーション

結果

- 26 -

本提案構造である、三次元配線構造を適用したサブセンブリを用いて、小型 4 チャネル EADFB レーザアレイ TOSA を作製した [2.6]。図 2.1.9 は三次元配線構造を用いたワイヤ 接続 EADFB レーザアレイ TOSA の概略図と外観写真である。レーザアレイチップを光源 とすることで、モジュールの外形で、幅 8.0 mm×長さ 35 mm×高さ 6.5 mm (フレキシブ ルプリント基板(FPC)、LC レセプタクル含む)の非常に小型な TOSA を実現することできた。 モジュールは高周波信号、DC 信号とも図のように FPC をインタフェースとする構造とな っており、測定の際には FPC 出力を高周波コネクタに変換する治具を用いた。EA 長は 150µm、EADFB レーザアレイチップ内のチャネル間ピッチは 0.545mm となっている。図 2.1.10 は 4 チャネル EADFB レーザアレイ TOSA のスペクトル特性を示している。以下の 測定はすべて、チップ温度 40 度一定、DFB レーザのバイアス電流はすべてのチャネルで 100mA とした。100GBASE-ER4 の規格では、最短波の波長を使うチャネルをレーン 0、 最長波の波長を使うチャネルをレーン 3 と呼ぶこととしている。図の青、緑、黄、赤色の 帯は、表 2.1.1 に示されている、LAN-WDM グリッドとして規定されているレーン 0、1、 2、3の波長範囲を示している。すべての発振ピーク波長で規格の波長範囲内に収まってい ることが確認できた。また、サイドモード抑圧比(SMSR)もすべてのチャネルにおいて、 40dB以上とれており、こちらも100GBASE-ER4の規定に収まることが確認できた。また、 良好なシングルモード発振であることがわかる。続いて、本モジュールを用いて、E/O 応 答特性を測定した結果を図 2.1.11 に示す。 各チャンネルは独立動作で測定を行い、 EA バイ アス電圧はレーン 0、1、2、3 でそれぞれ、-1.3.-1.5.-1.7.-1.9V とした。全てのチャネルで 3dB 帯域、20GHz 以上であった。本結果は、25.8Gbit/s/ch 動作可能な 3dB 帯域が得られ たことを示している。しかし、先の図 2.1.8 のシミュレーション結果と比較して、帯域が劣 化している。これは、本測定結果に FPC や、治具の特性が含まれており、これらの帯域不 足が劣化の支配的要因であると考えている。

- 27 -



図 2.1.9 三次元配線構造ワイヤ接続 EADFB レーザアレイ TOSA の概略図



図 2.1.10 EADFB レーザアレイ TOSA のスペクトル特性



図 2.1.11 EADFB レーザアレイ TOSA の E/O 応答特性

次に、作製した TOSA を使い 100Gbit/s 動作(4 チャネル×25.8Gbit/s/ch 動作)時の伝送 実験を行った。図 2.1.12 は Back-to-back、シングルモードファイバ(SMF)伝送 10km、40km 伝送後のアイ波形を示している。変調信号は振幅電圧 2.0Vpp、信号レート 25.78125 Gbit/s の NRZ(non-return to zero)信号、PRBS(疑似ランダムビットシーケンス)は 2<sup>31-1</sup> とした。 また、各チャネルの EA 変調器のバイアス電圧はそれぞれ、-1.2、-1.3、-1.6、-1.8V とした。 4 チャネル同時に動作させている。また、4 次のベッセルフィルタを通したあとのアイ波形 を示している。Back-to-back では、100 ギガビットイーサネットのアイマスクを用いた、 マスクテストも同時に行った。すべてのチャネルにおいて、消光比は 100GBASE-ER4 の 規格を満たす 9dB 以上であり、マスクテストもマージン 17%以上を得ることができた。ま た、SMF10km 伝送、40km 伝送後のアイ波形も良好なアイ開口が得られた。OMA(Optical Modulation Amplitude) は各 チャネルで、-4.0、-2.0、-2.0、-1.0 dBm であった。 100GBASE-ER4 では 0.1dBm 以上を必要とするため、最大、4.0dB 程度不足する結果とな った。この点は、合波器を AWG など、合波損の低いものに置き換えることを検討する必要 がある。図 2.1.13 はビットエラーレート特性(BER 特性)の測定結果である。すべてのチャ ネルで、Back-to-back、SMF10km、40km 伝送後すべてにおいて、エラーフリー動作を確 認することができた。また、40km 伝送後の最小受光感度は、各チャネルで・14.7、・14.6、 -14.7、・14.5 dBm であった。しかし、同時動作と各チャネル独立動作での最小受光感度の ペナルティを Back-to-back での BER 特性からみると、各チャネルとも 0.5dB 程度あった。 これは、同時動作時に発生する隣接チャネル間のクロストークが影響していると考えられ る。中でも、高周波配線板と EA 変調器を接続するワイヤ部は、チャネル間が近接している ことに加え、ワイヤの持つインダクタンスが相互に結合することでクロストークを発生す ることから、このワイヤによる電気クロストークが主なペナルティの発生要因であると考 えられる。

	Back-to-back	10km	40km
Lane 0	XX	XX	
	消光比: 10.2 dB マスクマージン: 29%	消光比:10.2 dB	消光比:10.0 dB
Lane 1	XX	XX	
	消光比: 9.8 dB マスクマージン: 33%	消光比∶9.8 dB	消光比:9.7dB
Lane 2	XX	XX	
	消光比: 9.3 dB マスクマージン: 25%	消光比:9.3 dB	消光比:9.2 dB
Lane 3	XX	XX	XX
	消光比: 9.0 dB マスクマージン: 17%	消光比∶9.0 dB	消光比:9.0dB

図 2.1.12 EADFB レーザアレイ TOSA の 25.8Gbit/s 信号アイ波形



図 2.1.13 EADFB レーザアレイ TOSA のビットエラーレート特性

合波器モノリシック集積 EADFB レーザアレイチップを光源とすることで、非常に小型 な4チャネル集積 TOSA を実現することができた。また、三次元配線構造を新たに提案し、 本構造を適用することによって、ワイヤ接続でも 25.8Gbit/s/ch 動作が可能な変調帯域まで 改善できることがわかった。しかし、ワイヤ接続部の隣接チャネル間電気クロストークに よって最小受光感度のペナルティが発生している可能性があることから、25.8Gbit/s/ch 級 でもワイヤフリー実装技術の適用が望まれる。また、25.8Gbit/s/ch 超級の実現にはワイヤ フリー実装技術が必須であることがわかった。
#### 2.2. 従来のフリップチップ実装技術の課題

2.1 節では、25.8Gbit/s/ch 超級では帯域不足、電気クロストーク増加の観点から、ワイヤ フリー実装技術が必要不可欠であることを確認した。そこで、ワイヤフリーの実装技術で あるフリップチップ実装技術を検討する。フリップチップ実装技術は一般的に、引き出し 用配線を有する基板に対して、半導体チップの上面が下となるフェイスダウンで実装し、 半導体チップ上の電極と配線との接続部は厚さが数ミクロン~数十ミクロンの微小サイズ の半田等の導体で接続をとる実装技術を指す [2.7-9]。このような構成にすることで、従来 型の半導体チップ上面を上に配置する、フェイスアップ実装型のワイヤ接続技術と比較し て、高周波特性の改善以外にも、実装方法の設計次第では、放熱性の改善 [2.7]、実装工程 の簡易化 [2.8,9]、等の効果が期待できる。今回は、上記に示したメリットの中でも、高周 波特性改善に着目してレーザアレイチップに適したフリップチップ実装のための構造につ いて検討した。図 2.2.1 は 4 チャネル EADFB レーザアレイチップにフリップチップ実装技 術を適用した場合のサブアセンブリ構造を示したものである。サブキャリア上には高周波 配線以外に、DFB レーザ、モニタ PD 用配線も配置されている。半導体チップとサブキャ リア上の各配線とは、チップ・サブキャリア間のギャップを調整するために、図のように金 バンプを介して接続される構成とした。金バンプの直径はボールボンダで形成するため、 直径 50~60µm 程度である。このような構造を適用することで、高周波配線と半導体チッ プ間の接続にワイヤが不要となるため、ワイヤの持つ寄生インダクタンスによる周波数応 答特性の劣化や、隣接チャネル間電気クロストークによる光信号波形の劣化を抑制するこ とが可能となる。では、図 2.2.2 を使って、実装工程を説明する。まず、サブキャリアの配 線上にボールボンダ装置を用いて金バンプを形成する。次に、全ての金バンプを Si 基板で 加圧することで、金バンプの高さを揃える、レベリングを行う(図 2.2.2 (a))。そして、レー ザアレイチップの電極が配置されている上面が下になるようにして、サブキャリア上にチ ップをフリップチップ実装する(図 2.2.2 (b))。以上の工程によって、フリップチップ実装 EADFB レーザアレイサブアセンブリが完成する。

- 32 -



図 2.2.1 フリップチップ実装 4 チャネル EADFB レーザアレイサブアセンブリの構造図



図 2.2.2 フリップチップ実装 EADFB レーザアレイサブアセンブリの工程図

先に説明したとおり、本実装方法では金バンプを介してサブキャリア上の配線と半導体 チップが接続されている。半導体チップが高周波配線に近接しすぎると、高周波線路の特 性インピーダンスが低下し、高周波特性が劣化する。これを防ぐために、半導体チップと 高周波配線のギャップ調整に金バンプを用いている。では、特性劣化が起こらないように するためにはどの程度のギャップが必要となるかをシミュレーションから見積もる。図 2.2.3 は高周波線路付きサブキャリアと EADFB レーザアレイチップを含む三次元電磁界解 析シミュレーションモデルである。サブキャリアは厚さ 0.2mm、幅 1.72mm、長さ 6mm の窒化アルミ板とした。底面は全面金とし、上面は 50Ωのコプレーナ線路になるように設 計した高周波配線を配置した。信号線幅は 0.1mm、信号線-GND 間のピッチは 0.04mm、 信号線間ピッチは入り口側を 0.81mm、チップと接続する出口側を 0.6mm とし、90 度に 配線が曲がる部分でピッチを変換している。上下面とも金は1µm厚とした。レーザアレイ チップは一様な層構造と近似したモデルとし、フェイスダウンの状態で、下から金 1µm 厚、 SiO<sub>2</sub>、0.3µm、i-InP、2µm、n-InP、0.1mm 厚とした。また、チャネル間のピッチは 0.6mm、 チップサイズは幅 2.4mm、長さ 3.2mm とした。金バンプは GND 部分のバンプのみとし、 EA 変調器との接続部にあたるバンプはなしとした。金バンプは直径 50µm の円柱とした。 また、図中の通り、配線長が長い方を Signal2、短い方を Signal1 とした。本シミュレーシ ョンモデルを用いて、レーザアレイとサブキャリア間のギャップを 5~50μm、そして 0.1mm まで変化させて、三次元電磁界解析シミュレーションを行った。図 2.2.4 はギャッ プ 0.1mm とした時の、図 2.2.3 右図中にあるチップと高周波配線が近接している A 面での 電界分布を示した物である。通常はコプレーナ線路の電界分布は信号線に対して、両脇の GND へ電界が強くカップリングするが、シミュレーション結果では、両脇の GND だけで なく、上部のチップへも電界がカップリングしていることが分かる。これは、チップが上 部に覆い被さる部分だけ、高周波線路の容量が増えていることを示している。容量の増加 は、線路の特性インピーダンスの低下を引き起こし、反射特性の劣化につながる。図 2.2.5、 6 はそれぞれ Signal1 と 2 の高周波線路の反射特性を、図 2.2.7、8 はそれぞれ Signal1 と 2 の透過特性、図 2.2.9、2.2.10 はそれぞれ、signal1 と 2 の in 側から見た TDR 特性のギャ ップ依存性を示している。反射特性の結果を見るとギャップが小さくなると、インピーダ ンス線路が 50Ωより低くなっていくため、反射が増大していることがわかる。また、100μm までギャップを広げることで、Signal1、2 ともにチップなしの時と同程度の特性が得られ ることが分かる。また、反射特性-10dB以下を 28GHz 以下の領域で実現するのに必要なギ ャップは Signal1 と 2 ともに、30µm 以上であることがわかった。次に、透過特性の結果を 見る。こちらも、先の反射特性と同様にギャップが小さくなると透過特性が劣化すること が分かる。透過特性の劣化の許容量を 28GHz 以下の領域で、-1dB 以下とした場合、必要 なギャップは Signal1 と 2 ともに、30µm 以上であることがわかった。最後に、TDR 特性 を見る。コプレーナ線路は上記の通り、誘電率 8.8、板厚 0.2mm の窒化アルミ基板に信号 線幅 0.1mm、信号線-GND 間ギャップを 0.04mm としているため、透過誘電率は約 4.97 と見積もられる。位相速度  $v_p$  は下記の式から求まるため、TDR 測定結果の横軸 1ps に相当 する距離は位相速度  $v_p$ に 1ps をかけた半分の値である、0.067mm と求まる。

 $v_p = \frac{c}{\sqrt{\epsilon_{eff}}}$  ( $\epsilon_{eff}$ ・透過誘電率、c・光速)

上記で求めた 1ps 当たりの距離から、x 軸を in 側から距離に換算した軸をそれぞれのグラ フの二軸目として追加している。図 2.2.3 から、signal1、signal2 ともに in 側から 1.8mm はチップが上部にない領域、signal1 はその先 0.8mm、signal2 は 1.8mm が上部にチップ のある領域となる。本結果からも、チップが近接することによる容量の増大が、特性イン ピーダンスを低下させ、高周波特性を劣化させている主要因になっていることがわかる。 チップがかぶっているところのみ、線路幅を細くすることで、インダクタンス性を強めて、 容量を低減させ、特性インピーダンスを 50Ωに近づけることもできるが、配線幅が狭くな ることによる伝送損失の増大が懸念されるため、今回は行わなかった。本シミュレーショ ン結果をふまえて、金バンプ高さを 30μm 以上とすることにした。



図 2.2.3 フリップチップ実装 EADFB レーザアレイサブセンブリの周波数応答特性シミュ

レーションモデル



図 2.2.4 フリップチップ時のモデル内 A 面での電界分布図



図 2.2.5 Signal1 の反射特性のギャップ依存性



図 2.2.6 Signal2 の反射特性のギャップ依存性



図 2.2.7 Signal1 の透過特性のギャップ依存性



図 2.2.8 Signal2 の透過特性のギャップ依存性



図 2.2.9 Signal の in 側から見た TDR 特性のギャップ依存性



図 2.2.10 Signal2 の in 側から見た TDR 特性のギャップ依存性

- 39 -

上記の通り、フリップチップ実装時に高周波特性の劣化を抑えるために必要なチップと 高周波配線のギャップ量がわかった。しかし、半導体チップとサブキャリアは金バンプを 介してのみ接続されているため、ギャップに依存して放熱性が悪くなり、チップ内で発生 した熱によりチップ温度が従来のフェイスアップ構造よりも高くなる問題が起こる。これ は、EADFB レーザの場合、同じバイアス電流量でもレーザ出力が低下する問題につながる。 直接変調レーザの場合は、上記に加えて、微分利得の低下に伴う帯域の劣化にもつながる 大きな問題である。そこで、フェイスダウンでレーザチップをフリップチップ実装した場 合と、従来通り、フェイスアップで実装した場合でどの程度、チップ温度の上昇につなが るかをシミュレーションによって見積もった。図 2.2.11 は(a)が従来型のフェイスアップ実 装した直接変調レーザの熱解析モデル、(b)はフリップチップ実装(フェイスダウン実装) した直接変調レーザの熱解析モデルである。チップは共振器長 200µm、チップ幅 400µm の 直接変調レーザとした。また、発熱部は図中に赤で示されている、幅 2μm、厚さ 0.5μm、 長さ 200µm の活性層部とし、発熱量は 0.15W とした。また、温度の基準面はサブキャリ アの底面とし、40度一定でシミュレーションを行った。このとき、周囲は計算を簡単にす るために真空とした。また、フリップチップ実装モデルでは、金バンプを p,n 電極二箇所に 配置し、この金バンプを介してのみ活性層で発熱した熱が拡散することとした。金バンプ のサイズは直径 50µm、高さ 30µm の円柱とした。また、各材料の熱伝導率は、金、InP、 GaInAsP(活性層部)、SiO<sub>2</sub>、窒化アルミ(AlN)はそれぞれ、318、70、4.5、1.4、200 W/m・ Kとした。このときの温度分布の結果を示したものが図 2.2.12 である。結果から分かるよ うに、どちらも活性層部の温度が最大であった。従来型のフェイスアップ実装時は最大で 63.1 度であったのに対して、フリップチップ実装時は活性層温度が最大で 77.7 度まで上昇 した。この結果から、フリップチップ実装時には高周波特性に影響がない最小のギャップ である 30µm とした場合でも、従来型のフェイスアップ実装時と比較して最大で 14 度の温 度上昇が発生することがわかった。





図 2.2.11 チップ温度の実装形態依存性を見積もるためのフェイスアップ実装時(a)と、フ ェイスダウン実装時(b)の熱解析シミュレーションモデル



チップ温度の最大は活性層部の63.1℃



図 2.2.12 フェイスアップ実装時(a)とフリップチップ実装時(b)の熱解析シミュレーション

結果

そこで、放熱性を改善するために、n 電極側(GND)のパッドを長さ 160µm に拡大し、金 バンプを 2 個とする改良案を検討した。図 2.2.13 は改良型チップデザインでの熱解析シミ ュレーションモデルを示したものである。n 側の電極パターンと金バンプの個数以外は図 2.2.11(b)のモデルと同じものである。このデザインを用いた時の熱解析シミュレーション結 果が図 2.2.14 である。先の 2 つの結果と同様に、活性層部の温度上昇が最大となり、その 温度は 68.2 度であった。従来型フリップチップ実装と比較して、約 9 度、温度を下げるこ とができたが、従来型のフェイスアップ実装時と比較して、まだ 5 度程度温度が高い結果 となった。よって、金バンプを用いたフェイスダウンのフリップチップ実装構造では電極 構造を改善した場合でも放熱性に課題があり、従来型のフェイスアップ実装と同程度の放 熱性を得ることが困難であることがシミュレーション結果から確認できた。



図 2.2.13 放熱性改善型電極構造を有するチップを使ったフリップチップ実装時の熱解析

シミュレーションモデル



# チップ温度の最大は活性層部の68.2°C



次に、熱解析のシミュレーションモデルで用いた直接変調 DFB レーザと同等の構造をも つチップを用いて、フリップチップ実装前後での発振波長のバイアス電流依存性を比較す ることで、フェイスアップ実装とフェイスダウン実装での活性層内部の温度変化の差分を 実測値から確認した。また、同時に2 チャネルの LD を搭載し、同一条件で動作させた時 の発振ピーク波長の差を実装前後で比較することで、実装工程での応力によるピーク波長 の変化が許容範囲内で収まるかも併せて確認した。図 2.2.15 は3 チャネルレーザアレイを サブキャリア上に搭載したのち、金バンプをつけた時の上面図(a)と上面写真(b)を示してい る。このとき、レーザは左から LD1、LD2、LD3 と呼ぶこととする。LD1 と LD3 のみを 使用し、LD2 は使わない。また、LD のチャネル間隔は 0.25mm(つまり、LD1-3 間は 0.5mm) とした。まず、3 チャネル分のチップを厚さ 0.2mm の窒化アルミでできたサブキャリアに フェイスアップでダイボンディングする。そして、サブキャリア底面(チップ搭載面と逆側) の温度を 25 度一定とした状態で LD1、LD3 の I-L 特性とバイアス電流、30、40、50mA での発振ピーク波長を波長計で測定する。次に、サブキャリアに搭載されたチップの LD1、 LD3 の p,n 両電極パッド上に直径 50µm、高さ 30µm の金バンプを 1 つずつ搭載する(図 2.2.15)。そして、0.2mm 厚の窒化アルミでできた DC 配線基板上に、レーザをフェイスダ ウンでフリップチップ実装する。実装した断面図を示したものが図 2.2.16 である。作製さ れたフリップチップ実装 DFB レーザの DC 特性測定時は、まず、DFB レーザにバイアス 電流 30mA をかけた状態で、LD1 の発振ピーク波長がフリップチップ実装前に測定した時 と同じになるように DC 配線基板の底面の温度を調整する。これにより、バイアス電流 30mA 時の DFB レーザの活性層温度を実装前と同じになるように設定できる。そして、実 装前と同様に LD1、LD3 の I-L 特性と発振ピーク波長のバイアス電流依存性を測定した。



図2.2.15 金バンプ搭載工程後のサブキャリア上3チャネルDFB レーザアレイの上面図(a)

と上面写真(b)



図 2.2.16 フェイスダウンフリップチップ実装後の DFB レーザアレイの断面図

図 2.2.17 はバイアス電流 30mA と 50mA での発振ピーク波長の差をフリップチップ実装 前後で比較した結果である。横軸は搭載したチップの番号である。フリップチップ実装前 は 0.14~0.32nm、平均で 0.21nm の変化であったのに対して、フリップチップ実装後では 0.42~0.57nm、平均で 0.49nm の発振ピーク波長の変化があった。発振ピーク波長は温度 上昇に対して線形的に長波側へずれるため、フリップチップ実装前と比較してフリップチ ップ実装後の温度上昇は2倍以上であると見積もることができる。つまり、フリップチッ プ実装後はフェイスアップ実装したレーザと比較して、熱抵抗が約 2 倍にあがっていると いうことがわかる。先のシミュレーション結果では、フェイスアップ実装での活性層とサ ブキャリア底面の温度差が 23 度に対して、フリップチップ実装での温度差は 37 度となっ ており、熱抵抗は1.6 倍程度上昇していると見積もれるので、実測での傾向もシミュレーシ ョン結果に即しているといえる。実測での熱抵抗がシミュレーションでの熱抵抗より大き くなる理由は、測定誤差以外に、熱圧着によって金バンプと DC 配線を接続した場合に、 接触抵抗が上昇する可能性があり、そのため発熱量が上昇したことが原因として考えられ る。図 2.2.18 はフリップチップ実装前後でのバイアス電流 50mA 付近での微分抵抗を比較 したものである。本結果からもフリップチップ実装前後で全てのサンプルにおいて抵抗値 が上昇していることが分かる。



図 2.2.17 バイアス電流 30 と 50mA 時の発振ピーク波長差のフリップチップ実装前後での



比較

図 2.2.18 フリップチップ実装前後でのバイアス電流 50mA 時の微分抵抗の比較

次に、フリップチップ実装前後で、LD1 と LD3 での発振ピーク波長の差がどの程度ずれ るかを確認した。図 2.2.19 はバイアス電流 30mA 時の LD1 と LD3 の発振ピーク波長の差 をフリップチップ実装前後でさらに差を取ったものである。フリップチップ実装前後で全 くレーザに影響がない場合は、この値は 0 に成るはずであるが、実際は実装時に加圧・加 温するために発生するレーザへの応力の影響で波長差が発生する。結果を見ると・0.25~ 0.18nm までの範囲で発振波長が変位していた。100 ギガビットイーサネットへの応用を考 えた場合は波長が LAN-WDM グリッドにおさまる必要があるが、この波長範囲はチャネル ごとに±1.0nm である。よって、本フリップチップ実装工程による波長変動は LAN-WDM グリッドの波長範囲と比較して狭い範囲であるため、100 ギガビットイーサネットへの応用



図 2.2.19 LD1-LD3 間発振ピーク波長差のフリップチップ実装前後でのずれ比較

これらの結果から、従来型フリップチップ実装技術を適用した場合には、高周波特性を 改善し、かつ放熱性も従来のフェイスアップ実装と同等以上の性能を満たす設計は困難で あることがわかった。また、本形態のような金バンプを介して数十ミクロン浮かせて固定 するフリップチップ実装では、チップのシェア強度、振動衝撃試験といった一般的な信頼 性項目[2.10]を担保できるかといった点でも課題があった。ただし、金バンプを介したフリ ップチップ実装工程で発生する応力は、波長変動という観点では問題ないレベルであるこ とは確認できた。

## 2.3. 光送信器に適したのフリップチップ実装技術の提案

前節までで、フリップチップ実装構造は高周波特性を改善可能であるが、放熱性に課題 があることがわかった。そこで、我々は放熱性の課題を解決するために、チップをフェイ スアップ実装で搭載し、かつ、フリップチップ実装と同等の高周波特性改善が見込める構 造として、新たにフリップチップ接続技術を提案する。図 2.3.1 は 4 チャネル EADFB レー ザアレイチップにフリップチップ接続技術を適用した時のサブアセンブリの概略図である。 フリップチップ接続技術の特徴は、半導体チップをフェイスアップでサブキャリア上に実 装し、高周波配線板をフリップチップ実装することである。本構成例では、4 チャネル EADFB レーザアレイチップを用いており、フリップチップ接続高周波配線板は上面、下面 の二層に高周波線路を配置し、それぞれの配線を RF ビアで結線した二層構造とした。そし て、下面の高周波線路と EA 変調器とは先のフリップチップ実装の時と同様に直径 50μm、 高さ 30µm の金バンプを介して接続した。高周波信号の流れは、上面高周波配線から RF ビアを介して、下面高周波配線へ伝わり、金バンプを通り、EA 変調器に伝わる。よって、 本フリップチップ接続技術はワイヤが不要であるため、高周波特性の改善が期待される。 なお、本構成例では DFB レーザ、モニタ PD の電極はサブキャリア上の DC 配線とワイヤ によって接続する構成とした。表 2.3.1 にワイヤ接続、フリップチップ実装、そして本提案 のフリップチップ接続技術のそれぞれの特徴をまとめた。表から分かるとおり、本フリッ プチップ接続技術は放熱性の問題と、ワイヤの持つインダクタンスによる高周波特性の劣 化の問題、両方を解決可能な技術であることが分かる。

- 50 -



図 2.3.1 フリップチップ接続 4 チャネル EADFB レーザアレイサブアセンブリの概略図

	ワイヤ接続	フリップチップ実装	フリップチップ接続
高周波特性	×	0	0
	(ワイヤのインダクタ	(ワイヤフリー)	(ワイヤフリー)
	ンスによる劣化)		
放熱性	0	×	0
	(フェイスアップ実装)	(フェイスダウン実装)	(フェイスアップ実装)

表 2.3.1 各実装技術の特徴まとめ

図2.3.2はフリップチップ接続4チャネル EADFB レーザアレイサブアセンブリの組み立 て工程を示したものである。まず、EADFB レーザアレイチップとスペーサをサブキャリア 上に搭載する(図2.3.2 (a))。このとき、レーザアレイチップとスペーサは同時に研磨して、 高さが同じになるようにしている。次に、DFB レーザ、モニタ PD の電極とサブキャリア 上の DC 配線をワイヤボンディングにより接続する(図2.3.2(b))。そして、レーザアレイチ ップの EA 変調器と GND 電極上、およびスペーサ上に金バンプを形成する。そして、これ らのバンプの高さ一致させるために、全面を Si 基板で加圧し、レベリングを行う(図2.3.2(c))。 そして最後に、フリップチップ接続高周波配線板をフリップチップ実装して完成となる(図 2.3.2(d))。高周波配線と金バンプの接合は加圧、加熱による熱圧着で行う。



図 2.3.2 フリップチップ接続 4 チャネル EADFB レーザアレイサブアセンブリの工程図

- 52 -

先に説明したように、本フリップチップ接続技術を適用することで、ワイヤ不要となり 高周波特性の改善が期待できる。これは、アレイデバイスに限らず、単チャネルのモジュ ールに関しても高周波特性の改善が期待される。特に、EA 変調器に関しては、寄生成分に よる帯域律速を解決する進行波型電極構造のもので、帯域、80GHz 超級実現の報告もなさ れており[2.11, 12]、デバイス自体の応答速度は非常に高速であると考えられるため、本技 術適用時に高周波特性の大幅な改善が期待できる。なお、進行波型電極構造は、チップ構 造が複雑であり、小型化に向かないなどの問題があるため、本研究では従来型の集中定数 型電極構造の EA 変調器を用いている。

従来構造である集中定数型電極構造に、本技術を適用することでワイヤ接続と比較して、 単チャネル EADFB レーザモジュールがどの程度高速化可能であるかを見積もった。図 2.3.3 の(a)、(b)はそれぞれ、ワイヤ接続技術とフリップチップ接続技術を適用した単チャネ ルEADFB レーザサブアセンブリの概略図である。ワイヤ接続レーザサブアセンブリでは、 高周波信号は RF 配線板を通り、ワイヤを介して EA 変調器に伝わり、さらに終端抵抗へと ワイヤを介して伝わる。この、RF 配線板と EA 変調器を結ぶワイヤが周波数応答特性の劣 化要因となる。これに対して、フリップチップ接続レーザサブアセンブリでは、ワイヤ接 続部が金バンプとフリップチップ接続高周波配線板に置き換わる。このとき、フリップチ ップ接続高周波配線板には終端抵抗回路が含まれている。よって、本構成ではワイヤが不 要となり高周波特性の改善が可能となる。図 2.3.4 は周波数応答特性をシミュレーションす るために用いた、各サブアセンブリの等価回路モデルである。RF 配線板は、材質が窒化ア ルミ、信号線幅 0.1mm の特性インピーダンス 50Ωに設計されたコプレーナ線路で構成さ れる。等価回路モデルでは、三次元電磁界解析シミュレータで求めた S パラメータを取り 込んでいる。また、フリップチップ接続サブアセンブリで用いているフリップチップ接続 高周波配線板は、材質が窒化アルミ、信号線幅 0.08mm の特性インピーダンス 50Ωに設計 されたコプレーナ線路と 50Ωの抵抗体で構成される。こちらも RF 配線板と同様に、等価 回路モデルでは、三次元電磁界解析シミュレータで求めたSパラメータを取り込んでいる。

各寄生成分のパラメータは表 2.3.1 に示す。EA 変調器の長さ、150,100,75,50µm の四種類 でシミュレーションを行った。EA 変調器の長さは、短くすると寄生容量が減るため高周波 特性が改善するが、消光比のダイナミックレンジが小さくなること、p クラッド抵抗(R<sub>pelad</sub>) が上昇するため、EA 変調器の吸収層にかかる電圧が低下することが、課題としてあげられ る。EA 変調器内のパラメータは EA 長 100µm のデバイスから実測で求めた値を用いてい る。EA 長 100µm 以外のパラメータは EA 長 100µm のパラメータから計算で求めている。 ワイヤのインダクタンス、L<sub>wire1、Lwire2</sub> の値は単位長さあたりの寄生インダクタンスを 1nH/mm として計算した値を用いた。バンプ接続部のインダクタンス L<sub>bump</sub>は 0.03nH と した。





図 2.3.3 ワイヤ接続(a)とフリップチップ接続 EADFB レーザサブアセンブリ(b)の概略図





図 2.3.4 ワイヤ接続(a)とフリップチップ接続 EADFB レーザサブアセンブリ(b)の等価回 路モデル

表 2.3.1 EADFB レーザサブアセンブリの等価回路モデルで用いたパラメータリスト

EA 長	$C_{\text{pad}}$	Cactive	$\mathbf{R}_{\mathrm{active}}$	$\mathbf{R}_{pclad}$	$\mathbf{R}_{nclad}$	Lwire1	Lwire2	$\mathcal{L}_{bump}$
(mm)	(pF)	(pF)	(ohm)	(ohm)	(ohm)	(nH)	(nH)	(nH)
150	0.07	0.12	110	12.1	2	0.15	0.2	0.03
100	0.07	0.08	110	18.2	2	0.15	0.2	0.03
75	0.07	0.06	110	24.3	2	0.15	0.2	0.03
50	0.07	0.04	110	36.4	2	0.15	0.2	0.03

等価回路モデルを用いた、周波数応答特性のシミュレーション結果を図 2.3.5 に示す。す べての EA 長において、フリップチップ接続による 3dB 帯域の改善を確認するとともに、 周波数応答特性が平坦化されていることも確認できた。各 EA 長で比較すると、EA 長 150µm 時、ワイヤ接続では 3dB 帯域、47GHz に対して、フリップチップ接続では 50GHz まで帯域が改善される。また、EA 長 100、75、50µm での 3dB 帯域は、ワイヤ接続とフリ ップチップ接続でそれぞれ 56GHz が 66GHz に、60GHz が 77GHz に、67GHz が 88GHz にそれぞれ改善した。EA 長が短くなるほど、寄生容量が小さくなるため、ワイヤの寄生イ ンダクタンスによる帯域劣化が支配的となり、フリップチップ接続化による帯域改善効果 がより大きくなると考えられる。



図 2.3.5 EADFB レーザサブアセンブリの周波数応答特性シミュレーション結果

図 2.3.6 は図 2.3.5 の結果をもとに、ワイヤ接続時とフリップチップ接続時の 3dB 帯域と EA 長の関係を示したものである。図から EA 長 150µm 以下、3dB 帯域 50GHz 超級 EADFB レーザモジュールに対しては、単チャネルモジュールでも、高周波特性改善にフリップチ ップ接続技術が非常に有効であることがわかった。加えて、フリップチップ接続技術の適 用により、帯域 100GHz 以上の実現可能性も確認することが出来た。



図 2.3.6 3dB 帯域と EA 長の関係

以上より、今回提案したフリップチップ接続技術は 25Gbit/s/ch 超級のアレイモジュール に有用な技術であるだけでなく、3dB帯域 50GHz 超級の単チャネル EADFB レーザモジュ ールの広帯域化にも有効な技術であることが確認できた。第3章以降では、本技術を直接 変調レーザ、EADFB レーザに適用するための検討を行っていく。

#### 参考文献

#### [2.1] <u>http://www.ieee802.org/3/ba/</u>

[2.2] T. Murao, N. Yasui, T. Shinada, Y. Imai, K. Nakamura, M. Shimono, H. Kodera, Y. Morita, A. Uchiyama, H. Koyanagi, and H. Aruga, "Integrated spatial optical system for compact 28-Gb/s×4-lane transmitter optical subassemblies," IEEE Photonics Technology Letters, vol. 26, no. 22, pp. 2275-2278, 2014.

[2.3] T. Murao, N. Yasui, K. Mochizuki, M. Shimono, H. Kodera, T. Yamatoya, and H. Aruga, "A 4×25 Gbps hybrid integrated EML module for 100 GbE transmitters using lens positional control by laser irradiation," in Proc. OFC2013, OTh4H.2, 2013.

[2.4] T. Fujisawa, S. Kanazawa, H. Ishii, N. Nunoya, Y. Kawaguchi, A. Ohki, N. Fujiwara, K. Takahata, R. Iga, F. Kano, and H. Oohashi, "1.3-μm 4 x 25-Gb/s monolithically integrated light source for metro area 100-Gb/s Ethernet," IEEE Photonics Technology Letters, vol. 23, no. 6, pp. 356-358, 2011.

[2.5] S. Kanazawa, T. Fujisawa, A. Ohki, H. Ishii, N. Nunoya, Y. Kawaguchi, N. Fujiwara, K. Takahata, R. Iga, F. Kano, and H. Oohashi, "A compact EADFB laser array module for a future 100-Gb/s Ethernet transceiver," Journal of Selected Topics in Quantum Electronics, vol. 17, no. 5, pp. 1191-1197, 2011.

[2.6] S. Kanazawa, T. Fujisawa, N. Nunoya, A. Ohki, K. Takahata, H. Sanjoh, R. Iga and
H. Ishii, "Ultra-compact 100 GbE transmitter optical sub-assembly for 40-km SMF transmission," Journal of Lightwave Technology, vol. 31, no. 4, pp. 602-608, 2013.

[2.7] J. Sun, H. Fatima, A. Koudymov, A. Chitnis, X. Hu, H.-M. Wang, J. Zhang, G. Simin, J. Yang, and M. Asif Khan, "Thermal management of AlGaN–GaN HFETs on sapphire using flip-chip bonding with epoxy underfill," Electronics Device Letters, vol. 24, no. 6, pp.375-377, 2003.

[2.8] W. R. Imler, K. D. Scholz, M. Cobarruviaz, V. K. Nagesh, C. C. Chao, and R. Haitz,

"Precision flip-chip solder bump interconnects for optical packaging," Transaction on Components, Hybrid, and Manufacturing Technology, vol. 15, no. 6, pp. 977-982, 1992.

[2.9] K. Adachi, K. Shinoda, T. Kitatani, T. Fukamachi, Y. Matsuoka, T. Sugawara, and S. Tsuji, "25-Gb/s multichannel 1.3- μm surface-emitting lens-integrated DFB laser arrays," Journal of Lightwave Technology, vol. 29, no. 19, pp. 2899-2905, 2011.

[2.10] Telcordia: Generic Reliability Assurance Requirements for Optoelectronic DevicesUsed in Telecommunications Equipment, GR-468-core (1998).

[2.11] R. Lewén, S. Irmscher, U. Westergren, L. Thylén, and U. Eriksson, "Segmented transmission-line electroabsorption modulators," Journal of Lightwave Technology, vol. 22, no. 1, pp. 172-179, 2004.

[2.12] Y. Yu, R. Lewen, S. Irmscher, U. Westergren, and L. Thylen, "80Gb/s ETDM transmitter with a traveling-wave electroabsorption modulator," in Proc. OFC, OWE1, 2005.

# 第3章 フリップチップ実装直接変調 DFB レーザ

本章では、第2章で提案したフリップチップ接続技術の直接変調 DFB レーザへの適用を 検討する。まず、3.1 節にてフリップチップ接続技術に適した直接変調 DFB レーザのデバ イス構造の検討を行ったので、その構造について説明する。次に、3.2 節、3.3 節では、3.1 節で提案した構造を有する直接変調 DFB レーザを用いて、ワイヤ接続モジュールとフリッ プチップ実装モジュールを作製し、それらの特性評価を行ったので報告する。最後に、3.4 節、3.5 節にて合波器集積4チャネル直接変調 DFB レーザアレイチップを用いた小型 TOSA を作製したので評価結果について説明する。

#### 3.1. 直接変調 DFB レーザの構造と作製工程

本デバイスを用いた送信器のターゲットとしては、100 ギガビットイーサネット規格の中 でも、10km 伝送用の規格である 100GBASE-LR4 用とした。表 3.1.1 は 100GBASE-LR4 規格を示したものである [3.1]。LR4 では伝送距離が短いため、前章、表 2.1.1 に示した 40km 伝送用規格の ER4 と異なり、求められる消光比が 4dB と小さく、直接変調 DFB レーザで も実現可能である。そこで、低消費電力化、小型化に優位な直接変調 DFB レーザを光源と することとした。

表 3.1.1 100GBASE-LR4 の光送信器に関する規格

100GBASE-LR4			
ビットレート	25.78125 Gbit/s		
各波長範囲 (LAN-WDM グリッド)	1294.53~1296.59nm 1299.02~1301.09nm 1303.54~1305.63nm 1308.09~1310.19nm		
SMSR	30 dB		
最小光出力	-4.3 dBm		
最小OMA (Optical Modulation Amplitude)	-1.3 dBm		
消光比	4dB		

本節では、フリップチップ接続技術を高速直接変調 DFB レーザに適用する上で、最適な デバイス構造を検討した。まずは、導波路構造の選定を行う。図 3.1.1 は代表的な 2 つの導 波路構造である、リッジ導波路 [3.2, 3] と埋め込み導波路 [3.4, 5] の断面図を示したもの である。リッジ導波路は、活性層近傍まで p・クラッド層(p・InP層)をエッチングすることで、 横方向の等価屈折率差を作り、光を閉じこめると同時に、電流狭窄を行う構造である。エ ッチング工程のみで行えるため、プロセスが簡易であるというメリットがある。一方で、 活性層上部が熱伝導性の悪い空気となるため、活性層内の熱が逃げにくく、温度特性の劣 化や、高注入電流時に光出力が飽和しやすいと課題がある。また、電流が横方向に拡散し やすいため、活性層体積が大きくなる。活性層体積の増加は変調帯域の劣化につながるた め、高速変調デバイスには不利である。式(3.1)は緩和振動周波数 fr を求める式を表してい る [3.6]。

$$f_r \propto \frac{1}{2\pi} \sqrt{\frac{1}{\tau_{ph}}} \sqrt{\frac{\partial G}{\partial n}} \sqrt{I - I_{th}} \quad \cdot \quad \cdot \quad (3.1)$$

式中の記号は τ<sub>ph</sub>が光子寿命、<sup>aG</sup>/<sub>an</sub>が微分利得、I がレーザの注入電流、I<sub>th</sub> がレーザのしき い値電流を示している。緩和振動周波数は直接変調レーザの変調帯域の指標である。活性 層体積が小さくなるとしきい値電流も小さくなることから、活性層体積の増加が緩和振動 周波数の低下につながることがわかる。また、一般的な InP 系の DFB レーザの場合、リッ ジ導波路構造ではビームの形状が横長の楕円になるため、ビーム形状が真円に近い、シン グルモードファイバへの結合効率が低下する問題もある。また、フリップチップ接続の観 点からもチップ上面が平坦でないため、チップ上部に配置される電極で高低差が生まれる ため、適した構造とはいえない。

次に、埋め込み導波路構造の特徴を見る。埋め込み導波路構造は、ドライエッチングにより、メサ形状を形成した後、側面を半絶縁性 InP(SI-InP)で埋め込み、この SI-InP との

- 62 -

屈折率差で光の横方向の閉じこめと電流狭窄を行う構造である。そのため、エッチング以 外に、埋め込み再成長行程が必要であり、リッジ導波路と比較してプロセス工程が複雑で ある。しかし、放熱性を考えると、周囲が空気と比較して熱伝導性の高い InP で埋め込ま れているため良好であり、温度特性の良いレーザが期待できる。また、メサ脇が半絶縁性 InP で埋め込まれているため、横方向への電流拡散が抑制される。つまり、活性層体積もリ ッジ導波路と比較して小さくなるため、緩和振動周波数を高くすることが可能である。ビ ーム形状も真円に近い形状となるため、シングルモードファイバとの結合効率も良好であ る。最後に、フリップチップ接続への適合性を考えると、チップ上面は平坦に埋め込まれ ているため、チップ上部に配置される電極間での高低差がなく、適しているといえる。よ って、今回は埋め込み導波路構造を用いることとした。

	リッジ導波路構造	埋め込み導波路構造	
構造図	p-InP 活性層、 n-InP	活性層 SI-InP n-InP	
プロセスの	0	×	
しやすさ	(埋め込み再成長工程が不要)	(埋め込み再成長工程が必要)	
放熱性	× (活性層の上部が空気であり、 熱伝導性が悪い)	〇 (活性層の周囲が全て InPで埋め込まれている)	
活性層体積	大きい (電流が横方向に拡散するため)	小さい (活性層側面が半絶縁InPで埋め込 まれているため)	
ビームの形状	横長の楕円	真円に近い	
フリップチップ接 続の適合性	× (チップ上面が平坦ではない)	O (チップ上面が平坦)	

## 図 3.1.1 各種導波路構造を有する DFB レーザの構造図

図 3.1.2 に今回提案する、フリップチップ接続に適した構造を有する埋め込み導波路型直接変調 DFB レーザの構造図を示す [3.6]。従来の埋め込み導波路型 DFB レーザ(図 3.1.1) と比較して、以下の点が異なる。

1. チップ上面に p,n 両方の電極パッドを配置

2. 基板が半絶縁性 InP 基板

3. p 電極横に分離溝を形成

各特徴について説明していく。まず、p,n 両方の電極パッドがチップ上面に配置された構造とした理由を説明する。本構造を用いることで、フリップチップ接続時に p,n 両方の電極が高周波接続基板に一括で接続されるため、実装工程が簡易であることに加えて、高周波信号のリターン電流のパスがチップの基板を介さないため、短くなり、高周波特性の改善も期待できる。

次に、半絶縁性 InP 基板を選択した理由を説明する。本デバイスをアレイ化した際に、n 基板上のレーザアレイチップでは、チャネル間での GND(n 側)が共通となるため、各チャ ネルのピッチを狭めていった際に、GND を介した隣接チャネル間の電気的クロストークに より光信号波形の劣化を引き起こす可能性がある。また、低消費電力化、低クロストーク 動作のためにドライバ IC の出力が差動信号出力と成っている場合があるが [3.6]、n 側電 極が分離できる構造でない場合は、2 チャネル以上のアレイデバイスでは、差動信号駆動が できないという問題もある。そこで、本直接変調レーザでは半絶縁性 InP 基板を用いた。 半絶縁性 InP 基板までエッチングすることでチャネル間の n 側の電極分離を取ることが可 能となる。

最後に、p 電極横に分離溝を形成した理由について説明する。一つ目の理由は先に書いた 通り GND 分離のためである。もう一つの理由は、寄生容量の低減である。図 3.1.3 は直接 変調 DFB レーザの等価回路モデルを示した物である。Rpclad、Ractive、Rnclad、Rncontact はそ

- 64 -

れぞれ p-クラッド層、活性層、n クラッド層、n コンタクト層の抵抗を示している。また、 CsI、Cactive はそれぞれ、半絶縁 InP 層、活性層の容量を示している。本構造では、p-InP 層と n-InP 層で挟まれた SI-InP 埋め込み層が寄生容量 CsI となる。分離溝を形成すること で、その面積を削減することができるため、寄生容量が低減可能となる。寄生容量の低減 は、広帯域化に必須である。



図 3.1.2 フリップチップ接続対応直接変調 DFB レーザのチップ構造



図 3.1.3 直接変調 DFB レーザの等価回路モデル

では、図 3.1.2 で提案したフリップチップ接続対応直接変調 DFB レーザの作製工程を図 3.1.4 を用いて説明する。まず、半絶縁性 InP 基板上に n-InP バッファ層(1.5µm)と n コン タクト層 (0.5µm)、そして n-InP クラッド層、GaInAsP 活性層、GaInAsP 回折格子層ま でを成長する。半絶縁性 InP 基板の結晶性が n-InP 基板に比べて良くないため、コンタク ト層から成長すると、活性層の結晶性が悪化し、レーザ特性の劣化を引き起こす可能性が ある。そこで、良好な結晶面上にコンタクト層以降の層を成長できるようにするために n-InP バッファ層を半絶縁性 InP 基板上に成長した。そして、回折格子層に EB 描画装置 で回折格子のパターンを形成し、エッチングと埋め込み再成長工程を行った(図 3.1.4(a))。 このとき、回折格子のパターンは波長安定性のよい 1/4 んシフトの回折格子とした。次に、 ガラスマスクをフォトリソグラフィとドライエッチングによって形成した後、半導体ドラ イエッチング装置により、n-InP クラッド層まで 2.5μm 程度エッチングする。そして、形 成したメサ側面にルテニウム(Ru)をドーパントとした半絶縁性 InP を再成長することで埋 め込む(図 3.1.4(b))。従来は、鉄をドーパントとする半絶縁性 InP 埋め込みが一般的であっ たが [3.5,8]、隣接する p-InP 層と相互拡散を引き起こし、相互拡散したエリアは十分な絶 縁性が得られなくなる問題があった。特に、今回用いる形状は、p-InP と半絶縁性 InP が 上面で広い面積、隣接するためこの影響は大きい。これに対して、ルテニウムをドーパン トとする半絶縁性 InP を採用することで、相互拡散を引き起こさずに十分な絶縁性をとる ことが可能となった [3.4]。このとき、絶縁抵抗を十分にとるために半絶縁性 InP 層の厚さ は 3.0µm 以上とした。n-InP 側を深く、p-InP 側を浅くしたメサ形状となっている理由を 説明する。デバイスの抵抗値の上昇は自己発熱量の上昇につながり、デバイス特性を劣化 させるため、なるべく低い値が望ましい。メサ部は電流パスが細くなるため、抵抗率が高 くなるが、メサ部の高さは先に説明したとおり、十分な絶縁抵抗をとるために 3.0um 以下 にすることができない。同じドーパント濃度でも、p-InPはn-InPに比べて抵抗値が大きく なることが知られている [3.9]。そこで、デバイスの低抵抗化のために、n-InP 側を深く掘 り、メサ部の n-InP の占める割合を増やしている。作製工程は続いて、メサ上部のガラス

マスクを除去し、上面に p-InP クラッド層、p-InGaAsP コンタクト層を再成長する(図 3.1.4(c))。図 3.1.5(a)はオーバークラッド再成長後の断面 SEM を示したものである。写真 からも、良好に埋め込みができており、かつ、表面が平坦に成長できていることが確認で きる。次に、n 電極を上面に引き出すための溝と、電気分離溝を形成するための、エッチン グ工程を行った。このとき、エッチングマスクはガラスマスクを用いた。n-InP クラッド層 まではドライエッチング装置を用いて、nコンタクト層までは塩酸とリン酸を混合したウエ ットエッチャントを用いてエッチングを行った。塩酸・リン酸混合エッチャントは InP を エッチングするが、GaInAsP はエッチングされにくい、選択エッチングが可能となるため、 n コンタクト層を GaInAsP 層とすることでエッチングストップ層として用いることが可能 となる。図 3.1.5(b)は n 電極引き出し用溝を作製したときの断面 SEM 写真を示したもので ある。nコンタクト層まできれいにエッチングができており、かつ、コンタクト層がエッチ ストップ層として機能していることが確認できる。続いて、電気分離溝のみ開口したマス クパターンを形成し、電気分離溝部分に関しては、ドライエッチング装置により、半絶縁 性 InP 基板までエッチングを行った(図 3.1.4(d))。そして、p コンタクト層と n コンタクト 層の上部のみ開口させたガラスの絶縁層を形成し、電極を蒸着装置によって形成して完成 となる(図 3.1.5(e))。






図 3.1.4 フリップチップ接続対応直接変調 DFB レーザのプロセス工程図





図 3.1.5 直接変調 DFB レーザの断面 SEM 写真

作製したチップの静特性評価を行った。図 3.1.6、7 はそれぞれ、共振器長 200µm と 150µm の DFB レーザの L-I 特性を示している。チップ温度は 25 度一定とした。共振器長 200µm のチップは両端面とも AR コートとしたが、共振器長 150µm のチップは両端面とも劈開面 にコーティングなしとした。これは、DFB レーザの回折格子の設計が 200µm で設計され ているため、150µm の共振器長では十分な反射率が得られず、端面を劈開面として反射率 を高める必要があったからである。しきい値電流は 200、150µm の共振器長でそれぞれ、 9.1、5.0mA であった。また、微分抵抗値はそれぞれ、7.7、9.0Ωであった。低しきい値、 かつ、低いデバイス抵抗値が実現できていることが確認できた。これは、高速変調デバイ スとして重要である。また、図 3.1.8、9 はそれぞれ、共振器長 200、150µm の DFB レー ザのスペクトル特性を示している。、DFB レーザの注入電流はそれぞれ、共振器長 200µm と 150µm で、30、20mA の時の結果である。共振器長 150mm のレーザでは、端面が劈開 面となっているため、細かい縦モードが見られるが、サイドモード抑圧比(SMSR)は共振器 長 200µm と同様に 40dB 以上と良好な値であった。また、共振器長 200µm と 150µm それ ぞれのピーク波長は 1303.5、1303.2nm であった。



図 3.1.6 共振器長 200µm フリップチップ対応直接変調 DFB レーザの L-I 特性



図 3.1.7 共振器長 150µm フリップチップ対応直接変調 DFB レーザの L-I 特性



図 3.1.8 共振器長 200µm フリップチップ対応直接変調 DFB レーザのスペクトル特性



図 3.1.9 共振器長 150µm フリップチップ対応直接変調 DFB レーザのスペクトル特性

上記の静特性の評価結果から、良好な特性を有するフリップチップ対応直接変調 DFB レ ーザが作製できていることが確認できた。次節以降で、本デバイスを用いた動特性評価を 行う。

#### 3.2. ワイヤ接続直接変調 DFB レーザモジュールの作製と評価

3.1 で作製した直接変調 DFB レーザを用いて、モジュールを作製した。図 3.2.1 は作製 したワイヤ接続モジュールの内部写真を示したものである。モジュールの高周波コネクタ は 40GHz まで帯域が確保できる K コネクタとした。高周波信号はパッケージのコネクタ、 パッケージ内配線板を介して、ワイヤで接続された高周波配線板に入り、さらにワイヤを 介して直接変調 DFB レーザへ供給される。レーザから出力された光はレンズを介してコリ メート光となり、アイソレーション特性 40dB 以上のアイソレータを通って、再度レンズで 集光されて、光ファイバへ結合される構成となっている。アイソレータは戻り光の影響を 受けてレーザの動作モードが不安定になることを防止するために入っている。



図 3.2.1 ワイヤ接続直接変調 DFB レーザモジュールの内部写真

作製したワイヤ接続モジュールの E/O 応答特性の測定結果が図 3.2.2、3 である。チップ 温度は 25 度一定とした。共振器長 200μm のレーザでは注入電流 80mA の時、変調帯域が 最大となり、そのときの 3dB 帯域は 12.4GHz であった。また、共振器長 150μm のレーザ では注入電流 50mA の時、変調帯域が最大となり、そのときの 3dB 帯域は 14.3GHz であ った。目標としている動作は、25.8Gbit/s の NRZ 信号による変調であるため、ワイヤ接続 のモジュールでは共振器長 150µm でもビットレートの半分を少し超える程度と帯域が十分 とはいえない結果であることがわかった。図 3.2.4 は共振器長 150µm のモジュールを用い た 25.8Gbit/s 変調信号の 10km 伝送実験の結果である。このとき、チップ温度は 25 度、バ イアス電流は 50mA とした。電気信号は 3.5Vpp、疑似ランダムビットシーケンス (PRBS)2<sup>7-1</sup>、25.78125Gbit/s の NRZ 信号を用いた。Back-to-back で、消光比は 3.5dB の アイ波形を得ることができ、10km 伝送後も良好なアイ開口が確認できた。また、 Bit-error-rate(BER)特性を測定した結果が右のグラフである。10km 伝送後でもエラーフリ ー伝送を確認することができた。このとき、最小受光感度は Back-to-back、10km 伝送と もに-9.5dBm であり、伝送ペナルティはほぼなかった。しかし、100GbE の規格では、10km 伝送の規格でも消光比 4dB 以上が必要で有るため、ワイヤ接続のモジュールでは共振器長 150µm でも帯域が不足していることもわかった。



図 3.2.2 ワイヤ接続直接変調 DFB レーザモジュールの E/O 応答特性(共振器長 200µm)



図 3.2.3 ワイヤ接続直接変調 DFB レーザモジュールの E/O 応答特性(共振器長 150µm)



図 3.2.4 25.8Gbit/s 信号の伝送実験でのアイ波形と BER 特性

最後に、本デバイスを用いた差動信号での変調実験を行った。図 3.2.5 は差動信号駆動実 験のために作製したレーザサブアセンブリの概略図を示したものである。共振器長は 200µm のレーザを用いた。高周波配線板は差動 100Ωに設計されたコプレーナ線路を用い ており、レーザと直列に 45Ωの終端抵抗が信号線、反転信号線それぞれに配置されている。 これは、レーザの抵抗値が約 10Ωであり、併せて 100Ωの終端抵抗になるように設計した ためである。また、レーザチップと高周波配線板はワイヤで接続した。図 3.2.6 は差動信号 駆動実験系を示したものである。先のモジュールでの変調実験からもわかるように現状の 構成のモジュールでは帯域が不足していること、本デバイスの差動信号駆動の可能性を確 認することが実験の目的であることを考慮して、モジュールにはいれずに、サブアセンブ リに高周波プローブで高周波信号を入力する実験系とした。高周波配線板には GSSG プロ ーブを介して信号を供給し、レーザのバイアス電流はそれぞれにバイアス T を介して、 80mA の電流が供給されるように、4.0、-4.0V の電圧を印加した。また、高周波信号はそ れぞれ 3.0Vpp の差動信号を入力した。これはレーザにかかる振幅電流としては 60mApp に相当する。このときの Back-to-back でのアイ波形を示したものが図 3.2.7 である。信号 のビットレートは単層信号変調実験と同じ、25.78125Gbit/s とした。消光比 4.1dB のアイ 開口を確認することができた。結果から、本直接変調 DFB レーザを用いることで差動信号 駆動が可能であることが確認できた。



図 3.2.5 差動駆動用直接変調 DFB レーザサブアセンブリの概略図

- 75 -



図 3.2.6 直接変調 DFB レーザの差動信号駆動実験系



## 25度、Back-to-back、25.78Gbit/s

図 3.2.7 差動信号駆動直接変調 DFB レーザのアイ波形

以上の結果より、本提案型の直接変調 DFB レーザは単層信号、差動信号駆動、ともに 25.8Gbit/s 変調での良好アイ波形を確認することができた。しかし、ワイヤ接続では 100GBASE-LR4 用光源としては帯域不足であることもわかった。

# 3.3. フリップチップ実装直接変調 DFB レーザモジュールの作製と評価 3.2 節で作製したワイヤ接続モジュールでは 100GBSASE-LR4 用光源としての 25.8Gbit/s 動作には帯域が不足している結果となった。そこで、帯域改善のために、3.1節 で作製した直接変調 DFB レーザチップへのフリップチップ実装の適用を検討した。まずは、 ワイヤ接続モジュールからどの程度の特性改善が見込めるかシミュレーションにより見積 もった。図 3.3.1 は直接変調 DFB レーザサブアセンブリの等価回路モデルである。図 3.1.3 で示した直接変調 DFB レーザの等価回路モデルにワイヤの持つ寄生インダクタンス(Lwire) を含めたモデルとしている。本モデルを用いて、DML 全体にかかる電圧の周波数応答特性 を求めた。DFB レーザの回路パラメータは SI 層の容量 Csi、各クラッド層の抵抗 Rpclad, Rnclad、 コンタクト層抵抗 R<sub>ncontact</sub>は計算によって求め、それ以外のパラメータは実測値と計算で求 めた各パラメータを用いて求めた値とした。共振器長 150µm での R<sub>pclad</sub>、R<sub>active</sub>、R<sub>nclad</sub>、 Rncontact、CSI、Cactive はそれぞれ、7 $\Omega$ 、0.5 $\Omega$ 、2 $\Omega$ 、1 $\Omega$ 、0.5pF、0.3pF とした。また、 ワイヤのインダクタンス Lwireは 0.6nH、フリップチップ実装時は 0.03nH とした。このと き、DFB レーザ全体にかかる電圧信号の周波数応答特性の結果を示したものが図 3.3.2 で ある。このとき、周波数応答特性の劣化のもう一つの支配的要因と考えられる、SI 層の容 量の低減による帯域改善効果もあわせて見積もった。 まず、 ワイヤ接続から FC 実装に変更 することで、10GHz で 0.5dB、20GHz で 1.8dB 程度の帯域改善効果があることがわかっ た。加えて、SI 層の容量に関しては、現在のチップの 1/10 にあたる 0.05pF まで低減する ことで、30GHz までほぼ劣化のない周波数応答特性が得られるが分かった。容量の低減を 行う方法としては、

1. SI 層厚を増やす

2. p クラッド層の抵抗値が上がらない程度の幅を残してエッチングし、低誘電率絶縁体 (BCB など)に置き換える(図 3.3.3 参照)

といった構造が考えられる。たとえば、p クラッドの幅を 5μm とし残りを BCB で埋め込み、SI 層を 4μm まで厚くすると、約 0.05pF の容量まで低減が可能となる。

- 77 -



図 3.3.1 ワイヤのインダクタンスを含めた直接変調 DFB レーザの等価回路モデル



図 3.3.2 直接変調 DFB レーザにかかる信号電圧の周波数応答特性



図 3.3.3 容量低減構造を適用した直接変調 DFB レーザの断面図

図 3.3.2 に示した帯域改善効果の結果を基に、ワイヤ接続モジュールからフリップチップ 実装モジュールにすることでどの程度の E/O 応答特性の改善が見込めるかを計算した。結 果を図 3.3.4 に示す。このとき、バイアス電流 60mA の時の共振器長 150µm のレーザを用 いたワイヤ接続モジュール E/O 応答特性から、図 3.3.2 に示されているワイヤ接続(青線) とフリップチップ実装(赤線)での応答特性の差分を差し引くことでフリップチップ実装モ ジュールの特性を予測した。シミュレーション結果から、3dB 帯域はフリップチップ実装 (FC 実装)にすることで 14.6GHz まで帯域が改善されることが分かった。フリップチップ実 装、かつ SI 層容量低減時の E/O 応答特性予測は、バイアス電流 60mA のワイヤ接続モジ ュール E/O 応答特性から、図 3.3.2 に示されているワイヤ接続(青線)と容量低減時(緑線)で の応答特性の差分を差し引くことで求めた。容量低減構造を導入することで 15GHz まで帯 域改善可能であることが確認できた。図 3.3.2 の結果からも分かるように、寄生成分による 電気回路の帯域律速は容量低減後(図 3.3.2 の緑線)であれば、ほぼないといえるため、さら なる帯域改善には直接変調 DFB レーザの変調特性そのものを改善する必要がある。



図 3.3.4 直接変調 DFB レーザの E/O 応答特性改善予測

今回は、ワイヤ接続とフリップチップ実装、各実装方法の特性比較するため、フリップ チップ実装モジュールには、ワイヤ接続モジュールに用いた高周波配線板に直接変調 DFB レーザをフェイスダウンでフリップチップ実装したレーザサブセンブリを用いた。図 3.3.5 はフリップチップ実装レーザサブセンブリの工程を示したものである。まず、共振器長 150µmの直接変調 DFB レーザの電極上部にボールボンディング装置を用いて、直径 50µm、 高さ 30µm 程度の金バンプを形成する。そして、ボール上部を Si 基板で押しつけることで レベリングして、ボールの高さを合わせる(図 3.3.5(a))。最後に、高周波配線板上の信号線 および GND と金バンプを AuSn 半田を用いて固定する(図 3.3.5(b))。このようにして、フ リップチップ実装直接変調 DFB レーザサブアセンブリが完成する。以降の工程は従来のワ イヤ接続モジュール作製工程と同等である。



図 3.3.5 フリップチップ実装直接変調レーザサブアセンブリの工程図

まず、作製したフリップチップ実装直接変調 DFB レーザモジュールの静特性を評価した。 図 3.3.6 はフリップチップ実装モジュールの L·I、V·I 特性の測定結果である。レーザの共 振器長は 150µm、温度は 25 度一定とした。しきい値電流は 4.2mA、微分抵抗はバイアス 電流 50mA で 17.7Ωであった。L·I 特性を見ると、30mA から微分利得が劣化し、50mA で光出力が飽和している。これは、先の 2.2 節で説明したとおり、フェイスダウンのフリッ プチップ実装の場合、活性層内部の発熱が逃げないため、高注入電流になるほど、活性層 温度が上昇するため、微分利得が劣化したものと考えられる。この点は、フリップチップ 接続技術を適用することで改善が可能である。図 3.3.7 は作製したモジュールのスペクトル 特性を示したものである。このとき、チップ温度は 25 度一定、バイアス電流は 50mA とし た。発振ピーク波長は 1306.56nm、SMSR は 40dB 以上と良好な特性が得られた。縦モー ドが目立つのは、端面の反射率を上げるために、チップ両端面を AR コートせず、劈開面と しているためである。



図 3.3.6 フリップチップ実装直接変調 DFB レーザの L-I、V-I 特性



図 3.3.7 フリップチップ実装直接変調 DFB レーザのスペクトル特性

次に、作製したフリップチップ実装レーザモジュールの動特性を評価した。図 3.3.8 は E/O 応答特性のバイアス電流依存性を示したものである。以下、全ての測定において特に 指定のない場合、チップ温度は25度一定とする。バイアス電流20mAで、3dB帯域12.4GHz、 バイアス電流 40mA で 14.4GHz という結果であった。また、バイアス電流は 50mA を超え て印加すると、逆に帯域は劣化する。これは、先の図 3.3.6 に示した L-I 特性からも分かる ように、高注入電流時の活性層温度上昇が大きいため、微分利得が上がらなくなることが 原因である。本結果と先に行った E/O 応答特性のシミュレーション予測の結果を比較した ものを図 3.3.9 に示す。このとき、バイアス電流は 60mA とした。チップ温度 25 度での実 測値とシミュレーション結果を比較すると、実測値の特性が劣化している。これは、図 3.3.6、 8の結果で議論しているとおり、活性層温度は、フェイスアップ実装の時より、フェイスダ ウン実装の方が高いため、レーザ自身の応答特性が劣化し、その影響で E/O 応答特性もシ ミュレーション結果より劣化したと考えられる。これは、緩和振動周波数に相当する E/O 応答特性のピーク周波数が、シミュレーションによる推測値では 12GHz 付近に対して、実 測では 9.4GHz 付近にまで劣化していることからも裏付けられる。そこで、E/O 応答特性 のピークをシミュレーションによる推測結果と合うようにチップ温度の設定を調整して、 そのチップ温度での E/O 応答特性を測定した結果が緑線である。 ここでのチップ温度とは、 サブキャリア上においたサーミスタで検知している温度を示す。同一のバイアス電流値で、 緩和振動周波数が一致する時に、フェイスアップ実装の時と同じ活性層温度になったと仮 定した。これは、チップをフェイスアップ実装とする、フリップチップ接続を適用した時 の特性といえる。E/O 応答特性のピーク周波数が一致するチップ温度は 15 度であった。チ ップ温度 15 度の結果とシミュレーション結果を比較すると、E/O 応答特性の傾向がよく一 致していることが確認できる。また、このとき、3dB帯域は15GHzであり、ワイヤ実装モ ジュールの帯域と比較して約 1GHz 程度とわずかではあるが帯域改善が出来ていることが 確認できた。



図 3.3.8 フリップチップ実装直接変調 DFB レーザモジュールの E/O 応答特性



図 3.3.9 フリップチップ実装モジュールの実測値とシミュレーション結果の比較

最後に本モジュールを用いて伝送実験を行った。図 3.3.10 は Back-to-back とシングルモ ードファイバ(SMF)10km 伝送時のアイ波形、BER 特性の結果である。このとき、チップ 温度は 15 度、バイアス電流は 50mA、電気信号は 3.5Vpp、疑似ランダムビットシーケン ス(PRBS)27-1、25.78125Gbit/s の NRZ 信号を用いた。Back-to-back での消光比は 4.3dB であり、10km 伝送後も良好なアイ開口が確認できた。図 3.2.4 のワイヤ接続モジュールと 比較して、Back-to-back で消光比が 0.8dB 改善し、100GBASE-LR4 で必要とされる 4.0dB 以上の消光比が得られた。右は BER 特性の結果である。10km 伝送後もエラーフリー動作 を確認することができた。Back-to-back で最小受光感度-10.6dBm、10km 伝送後で-11dBm とほぼ伝送ペナルティのない結果であった。図 3.2.4 のワイヤ接続モジュールとの比較では、 10km 伝送時の最小受光感度が 1.5dB 改善している。これは、消光比が改善したことがお もな要因と考えられる。



図 3.3.10 フリップチップ実装モジュールの 25.8Gbit/s 信号 10km 伝送実験時のアイ波形 と BER 特性

これらの結果から、フリップチップ実装が直接変調 DFB レーザモジュールの帯域改善に 有効であることが確認できた。ただし、本直接変調 DFB レーザではレーザ自身の応答特性 が帯域を律速する支配的要因であり、フリップチップ実装化による特性改善の割合はわず かであった。また、フリップチップ実装では放熱性が課題であることを改めて確認すると ともに、フリップチップ接続化することで、放熱性を改善し、これにより更なる帯域改善 が可能であることも確認した。

### 3.4. 合波器集積 4 チャネル DFB レーザアレイチップの設計

前節までは、100 ギガビットイーサネットの規格の中でも 10km 伝送用として規定され ている 100GBASE-LR4 をターゲットとした単チャネル光送信器の検討を進めてきた。本 節では、4 チャネル集積小型 TOSA(Transmitter Optical Sub-Assembly)実現に向けて、合 波器集積 4 チャネル直接変調 DFB レーザアレイチップを作製したので、説明する。

2.1 節でも述べたように、小型 TOSA 用の光源チップとしては合波器をモノリシック集積 したレーザアレイデバイスが必要となる。そこで、図 3.4.1 に示すような合波器集積 4 チャ ネル DFB レーザアレイチップを作製した [3.10]。半絶縁性基板上に InGaAlAs 量子井戸を 成長するためには、新たに成長条件を検討する必要があったため、今回はすでに成長条件 が確立されている n 基板上に作製した。先にも説明したように、基板を導電性とする場合、 各チャネルの GND が共通となるため、n 基板の GND を介したクロストークの増加、差動 信号駆動ができないといった問題が発生する。このため、本チップではチャネル間を 0.6mm と広くとり、p 基板より抵抗値の低い n 基板を用いることでクロストークを抑制した。また、 本チップでは単相信号駆動のみ実験することとした。本チップ上面には GND 電極を配置し ている。これは、3.1 節で提案した構造と同様にフリップチップ接続する際に p,n 両電極を チップ上面から一括で接続できるようにするための構造であり、ワイヤ接続時には各チャ ネルの信号線ワイヤの間に GND ワイヤを設置することが可能となるためワイヤで発生す る隣接チャネル間クロストークの低減にも役立つ。本電極はチップをサブキャリア上に実 装したのち、サブキャリア上の GND とワイヤで接続することとした。



図 3.4.1 4 チャネル DFB レーザアレイチップの写真と各部断面図

では、チップの DFB レーザ部から構造を見ていく。DFB レーザの活性層の設計をする 上で、2 つの点を考慮した。1 つ目は、1295nm から 1310nm の波長範囲で、大きな利得が 得られるように設計した。これは、表 3.1.1 に示されるような、4 つピーク波長を持つレー ザを同一のウエハ上に作製する必要があるためである。もう一つは、チップ温度を 55 度と 比較的高温な設定で動作するように設計した。100GbE トランシーバ用光送信器では、ケー ス温度(モジュール容器の温度)が-5~75 度の温度範囲で動作する必要がある。モジュールの 消費電力の内訳で大きな部分を占める、ペルチェ素子の消費電力が、このケース温度範囲 全域で低くなるようチップ温度を設定することがモジュールの低消費電力化には非常に重 要である。そこで、今回はチップ温度を 55 度と設定した。これらの点を考慮して、まず、 活性層は InGaAlAs 量子井戸構造とした。InGaAlAs 量子井戸は InGaAsP 量子井戸と比較 して、伝導体バンドオフセット(Δ E)が大きくとれるため、キャリアの閉じこめが強く、温 度特性に優れていることが知られている [3.2, 11]。また、利得のピークはチップ温度 55 度 で、1304nm となるように設計した。InGaAlAs 量子井戸を活性層とした半絶縁性埋め込み 成長条件がでていなかったため、DFB レーザの断面構造は図 3.4.1 の右下に示すように、 BCB 埋め込みのリッジ導波路構造とした。半絶縁性埋め込み構造ではないため、若干の温 度特性の劣化が懸念されるが、低誘電率材料であるベンゾシクロブテン(BCB)で埋め込んだ 上に電極を設置するため、パッド容量低減による高周波特性改善が期待できる。共振器長 は長くすることで、光出力パワーが大きくとれるが、変調帯域が劣化するため、これらト レードオフの関係をふまえて、全てのチャネルで 200µm とした。また、グレーティングの 構造は 1/4 λ シフトとし、チップ端面は両端とも AR コートとした。これは、波長安定性を 重視したためである。

次に、光合波器部の構造を説明する。本セクションには、パッシブの光導波路部も含ま れる。図 3.4.1 の右上に示されるように、ハイメサ導波路構造とした。これは、2.1 節でも 説明したように、ハイメサ導波路にすることで、光閉じこめを強くすることができるため、 曲げ損失、放射損失を低減することが可能となり、光合波器部の小型、低損失化に寄与す るためである。また、光合波器部(MUX)はコア層を InGaAsP とし、上部クラッドはノンド ープの InP 層とした。これは、p-InP 層を上部クラッドとした場合と比較して、光吸収が 小さく、導波路損失を低減することができるためである。本構造は、再成長技術である、 ハイバットジョイント技術により実現することが出来た。ハイバットジョイントの工程に ついて図 3.4.2 で説明する。まず、LD の InGaAlAs 量子井戸と MUX の InGaAsP コア層 をバットジョイントする(図 3.4.2(a))。次に、上部に p-InP クラッド層を再成長する(図 3.4.2(b))。そして、LD 部をマスキングして、光合波器部(MUX)の上部の p-InP のみをエッ チングして、ノンドープの InP をハイバットジョイント再成長する(図 3.4.2(c))。このよう にして、クラッド層の置き換えを行った。また、光合波器は 4:1 の MMI カプラを用いた。 MMI カプラは小型で、かつ波長依存性が小さいという特徴を有するため、小型多チャネル 集積アレイチップの合波器としては最適である。反面、4:1 の合波器で、原理損 6dB と、損 失が大きいことが課題であるが、その点は本 DFB レーザの光出力が十分に得られるため問 題ないと考えている。



図 3.4.2 ハイバットジョイント再成長の工程(断面図)

設計した InGaAlAs 量子井戸が先に挙げた 2 つの点を満たすようにできているか確認す るため、作製した 4 チャネル DFB レーザアレイチップの緩和振動周波数(fr)のバイアス電 流依存性を測定した。チップ温度 25、55 度での結果をそれぞれ、図 3.4.3(a)、(b)に示す。 横軸はバイアス電流からしきい値電流を引いた値の平方根としている。25 度での frスロー プは各チャネルで、3.0、3.2、3.1、3.1GHz/mA<sup>1/2</sup>と良好な特性が得られ、55 度でも、3.0、 3.1、3.0、3.0 GHz/mA<sup>1/2</sup>とほぼ劣化のない値が得られた。25 度と 55 度でほぼ変わらない ことから、良好な温度特性を有するデバイスが出来ていることが確認できた。また、各波 長での緩和振動周波数の波長依存性がないことから、1295-1310nmの広い波長範囲で高い 利得が得られていることが確認できた。また、55 度でも全てのチャネルにおいて緩和振動 周波数 11GHz 以上を得ることができ、25.8Gbit/s 動作の可能性を確認することが出来た。 以上より、作製したレーザアレイチップがチップ温度 55 度下で、全チャネルで 25.8Gbit/s 動作可能な良好な温度特性と広い波長範囲で高い利得を有することが確認できた。



図 3.4.3 チップ温度 25 度(a)と 55 度(b)での DFB レーザアレイチップの緩和振動周波数の バイアス電流依存性

### 3.5. DFB レーザアレイモジュールの設計・評価

本節では 3.4 節で設計、作製した合波器集積 4 チャネル DFB レーザアレイチップを光源 とした小型 TOSA の設計、製作、評価について説明する。図 3.5.1 は 4 チャネル DFB レー ザアレイチップを用いたサブアセンブリの概略図を示したものである [3.12]。今回の構成 では、従来型ワイヤ接続構造を適用しても十分な帯域が得られるように、モニタ PD 省略し て、全チャネルで DFB レーザ電極に高周波線路を近接できるようにした。4 チャネルレー ザアレイチップと高周波配線板は同一のサブキャリア上に搭載され、高周波配線板とレー ザアレイチップの高さはともに、0.15mm で同一に成るように設計されている。高周波配線 板はレーザアレイチップの後端に寄せた位置で固定されており、ワイヤ長はボンディング 装置の限界である 0.15mm 程度になるように設計した。また、高周波配線板の各信号線上 にはそれぞれ 40Ωの終端抵抗が搭載されている。この抵抗値は DFB レーザの持つ抵抗値、 10Ωと合わせて 50Ωとなるように設計されている。また、左側(パッケージ側)の高周波配 線板の信号線ピッチは 0.81mm とした。



図 3.5.1 4 チャネル DFB レーザサブアセンブリの概略図

この高周波配線板の高周波特性を三次元電磁界解析シミュレータによって見積もった。 図 3.5.2 はシミュレーション用のモデルを示したものである。図 3.5.1 に示した高周波配線 板をモデル化したものである。材質は窒化アルミ(誘電率 8.8)とし、長さ 3.1mm、幅 3.6mm、 厚さ 0.15mm の基板サイズとした。信号線は、信号線幅は 100µm、信号線と GND の間隔 は 55µm の、特性インピーダンス 50 Ωとなるグラウンディッドコプレーナ線路を用いた。 信号線は上からレーン 0、1、2、3 とした。左側(パッケージ側)の各信号線には特性インピ ーダンス 50 Ω、右側(チップ側)には 10 Ωの値を持つシミュレーション用のポートを設定し た。本モデルを用いて求めた周波数応答特性を図 3.5.3 に示す。本結果は、特性インピーダ ンスが 50 Ωから 10 Ωに変換されることによる 7dB のロスが含まれた値となっている。全 てのチャネルにおいて、非常に平坦かつ、劣化のない周波数応答特性が得られており、終 端回路集積高周波配線板単体としては、25.8Gbit/s 動作には十分な特性が得られることが確 認できた。



図 3.5.2 終端抵抗集積高周波配線板の三次元電磁界解析シミュレーション用モデル



図 3.5.3 終端抵抗集積高周波配線板の周波数応答特性

次に、等価回路モデルを用いてレーザアレイサブアセンブリの周波数応答・反射特性を 求めた。図 3.5.4 は終端抵抗付き高周波配線板と DML の等価回路モデルを示したものであ る。高周波配線板に相当する GCPW+終端抵抗の特性は図 3.5.2 に示したシミュレーション モデルで求めた結果を用いた。Lwire は RF 配線板とチップを結ぶワイヤの寄生インダクタ ンスであり、0.15nH とした。Rclad と Ractive はそれぞれ DML 内のクラッドと活性層の抵抗 値であり、10Ωと 0.5Ωとした。Cpad と Cactive はそれぞれ、DML のパッド容量と活性層の 空乏層容量であり、0.05pF、0.5pF とした。これらの値は、クラッド抵抗、パッド容量は 物性値とサイズから計算で求め、他の値はデバイスの実測値と先に計算で求めた値からの 差し引きで求めた。これらの値を用いてシミュレーションで求めた透過特性と反射特性が それぞれ、図 3.5.5、6 である。図 3.5.5 は、DML 全体にかかる信号電圧の周波数応答特性 を示している。すべてのチャネルにおいて 40GHz まで平坦な良好な結果が得られている。 また、図 3.5.6 の反射特性でも、全てのチャネルにおいて、30GHz 付近まで-10dB 以下の 反射特性が得られていることが確認できた。また、チャネル間のバラツキのない、良好な 配線設計が行えていることも確認できた。本レーザアレイサブアセンブリを用いて、小型 TOSA を作製する。



図 3.5.4 4 チャネル DFB レーザアレイサブアセンブリの等価回路モデル



図 3.5.5 4 チャネル DFB レーザアレイサブアセンブリの DML にかかる信号電圧の周波数

応答特性



図 3.5.6 4 チャネル DFB レーザアレイサブアセンブリの反射特性

図 3.5.7 は作製した小型 TOSA の外観図と、写真を示したものである。2.1 節で用いた TOSA と同等のパッケージを用いている。TOSA の高周波インタフェースとしては、フレ キシブルプリント基板(FPC)を用いている。FPC、パッケージ上高周波線路を通った信号は、 高周波配線板へと伝わり、ワイヤを介して DML チップへ供給される。DC バイアスを印加 するためのバイアス T は外付けとした。チップ内で 1 つの導波路に合波された光はチップ から出力され、レンズを通してコリメート光となり、アイソレータを介して、再度レンズ で集光され、ファイバへと結合される。本パッケージサイズは幅 7.2mm、長さ 14.3mm、 高さ 6.5mm と非常に小型な TOSA が実現できた。本 TOSA を用いて、DC 特性の評価、 モジュールでの周波数応答特性の評価、伝送実験を行った。このとき、全ての測定におい て、高周波インタフェースを K コネクタから FPC へ変換するための治具を用いて測定を行 った。



図 3.5.7 小型 4 チャネル直接変調 DFB レーザアレイ TOSA の概略図と写真

図 3.5.8 は4チャネル TOSA の L-I 特性を示したものである。以下、全ての測定において、 チップ温度は 55 度とした。しきい値電流は全チャネルにおいて 13mA と良好な結果が得ら れた。また、全てのチャネルにおいて、波長依存性のない特性が得られていることを確認 した。図 3.5.9 は TOSA の E/O 応答特性を測定した結果である。このとき、LD のバイアス 電流は全てのチャネルにおいて、70mA 一定とした。また、各チャネルは独立で動作させて 測定を行った。全チャネルにおいて、3dB 帯域で 17GHz 以上を得ることができ、25.8Gbit/s 動作可能な帯域を有することが確認できた。図 3.5.10 は 4 チャネル DFB レーザアレイ TOSA の反射特性を示している。測定条件は E/O 応答特性の時と同じである。全チャネル において、10dB 以下の反射となる周波数範囲は 15GHz 以下であった。シミュレーション 結果より、大幅に劣化した原因は、先のシミュレーションに含まれていなかった治具、FPC、 パッケージによるものと予想される。そこで、治具、FPC、パッケージの透過特性、反射 特性を測定したので、図 3.5.11 に示す。18、20GHz 付近にあるディップは FPC と治具の 接触不良で発生していると考えられる。この接触不良が解決されると、3dB 帯域は 22GHz となり、25.8Gbit/s/ch 動作可能な帯域があるといえる。しかし、透過、反射特性ともに十 分とはいえないため、この点は今後の課題である。



図 3.5.8 4 チャネル DFB レーザアレイ TOSA の L-I 特性



図 3.5.9 4 チャネル DFB レーザアレイ TOSA の E/O 応答特性



図 3.5.10 4 チャネル DFB レーザアレイ TOSA の反射特性



図 3.5.11 TOSA 用治具・FPC・パッケージの透過・反射特性

作製した TOSA を用いて、100Gbit/s 動作(4 チャネル×25.8Gbit/s/ch 動作)時の伝送実験 を行った。図 3.5.12 に伝送実験系を示す。レーザのバイアス電流は全チャネルで 70mA ー 定、チップ温度は 55 度とした。PPG からの出力信号は、信号振幅電圧 3.5Vpp、25.78125 Gbit/s、non-return-zero(NRZ)信号、PRBS 2<sup>31-1</sup> とした。信号振幅電圧 3.5Vpp とは、信 号振幅電流に換算すると 70mApp に相当する。この信号を用いて、4 チャネル同時駆動を 行った。このときの波長スペクトルを示したものが図 3.5.13 である。全チャネルにおいて、 SMSR 40dB 以上を確認し、100GBASE-LR4 で規定されている 30dB 以上をクリアしてい ることを確認した。また、各チャネルの発振ピーク波長は、1295.85、1299.67、1303.73、 1309.17 nm であり、全てのチャネルにおいて LAN-WDM グリッドの範囲内におさまって いることが確認できた。なお、図中の青、緑、黄、赤のカラーバーはそれぞれレーン 0、1、 2、3 の波長範囲を示している。



図 3.5.12 小型 DFB レーザアレイ TOSA を用いた 100Gbit/s 信号の伝送実験系



図 3.5.13 4 チャネル DFB レーザアレイ TOSA の変調時の波長スペクトル特性

このときの、Back-to-backでのアイ波形の測定結果が図 3.5.14 である。このとき、アイ 波形は 4 次のベッセルフィルタを用いて測定を行った。全チャネルにおいて、明瞭なアイ 開口が開いていることが確認できる。各チャネルの消光比は、6.2、5.9、5.6、5.4 dB であ り、100GBASE-LR4の規定である 4dB 以上の消光比をクリアしていることが確認できた。 また、光変調強度(OMA)の測定結果は各チャネルで、-0.67、-0.21、-0.53、-0.28 dBm であ り、100GBASE-LR4の規定である-1.3dBm 以上の値をクリアしていることが確認できた。 BER 特性の測定結果を図 3.5.15 に示す。このとき、アバランシェフォトダイオード(APD) を受信デバイスとして用いた、4Ch の Receiver Optical Sub-Assembly (ROSA)を受信器と して用いた [3.13]。APD は通常の PIN-PD と比較して受信感度が高いため、長距離伝送に 適している。そこで、Back-to-back とシングルモードファイバ(SMF)30km 伝送での BER 特性を測定した。全チャネルにおいて、Back-to-back、30km 伝送ともに、エラーフリー伝 送を確認することが出来た。また、最小受光感度は 30km 伝送時で、各チャネル、・15.7、 -15.8、・15.2、・12.9dBm であった。BER 特性の測定結果から、本 TOSA と ADP-ROSA を 組み合わせることで、10km 伝送を超えて、30km 伝送アプリケーションへの適用可能性を 示すことが出来た。従来、10km 超級伝送としては、100GBASE・ER4 で規定されている 40km 伝送規格があるが、本規格を満たすデバイスである EADFB レーザは直接変調レーザ に比べて、サイズ、消費電力が大きいといった課題があるため、直接変調レーザの伝送距 離長延化の可能性は 10km 超級伝送アプリケーションの低消費電力化に貢献できる可能性 がある。



図 3.5.14 4 チャネル DFB レーザアレイ TOSA の 100Gbit/s 動作時のアイ波形



図 3.5.15 4 チャネル DFB レーザアレイ TOSA の 100Gbit/s 信号伝送時の BER 特性

ここまでの結果から、今回作製したワイヤ接続小型4 チャネル DFB レーザアレイ TOSA が 100GBASE-LR4 用光源として有力であること、APD ROSA と組み合わせることで、 10km 超級伝送アプリケーションへの適用可能性があることを示すことが出来た。

しかし、前述したとおり、実際の TOSA では後端にモニタ PD を搭載する必要がある。 このため、ワイヤ接続モジュールのままで、モニタ PD を DFB レーザアレイの後端に集積 した場合、2.1 節に示すような三次元配線構造にする必要があるため、ワイヤ長が長延化し 特性劣化する可能性がある。そこで、本モジュールを三次元配線構造にした場合にどの程
度の特性劣化が見込まれるかを見積もった。手順としては、図 3.5.4 の等価回路モデルを用 いてワイヤ長が長くなることによる周波数応答特性の劣化分を求め、図 3.5.9 の E/O 応答 特性の実測結果に劣化分を付与することで推定した。ワイヤのインダクタンスは現状のモ ジュールが 0.15nH、三次元配線構造適用時が 0.5nH とした。図 3.5.16 は Lane0 の三次元 配線構造適用時の E/O 応答特性推定結果と作製した TOSA の E/O 応答特性の比較である。 高周波になるに従って、寄生インダクタンスによる劣化が大きく出ていることがわかる。 また、3dB 帯域で比較すると、本作製 TOSA と、三次元配線構造適用時の推定結果で、そ れぞれ、17.9、16.7GHz となり、大幅な劣化はみられなかった。本結果から、三次元配線 構造化することで 100Gbit/s 動作(4 チャネル×25.8Gbit/s/ch 動作)用としてはぎりぎりでは あるが、帯域不足となるほどの劣化とはならないことがわかった。これは、25.8Gbit/s/ch 動作までは、ワイヤの寄生インダクタンスによる帯域劣化が支配的ではないためと考えら れる。



図 3.5.16 三次元配線構造適用時の 4 チャネル DFB レーザアレイ TOSA の特性劣化推定

3.5 節での結果から、ワイヤ接続を適用した TOSA でも 100Gbit/s 動作(4 チャネル× 25.8Gbit/s 動作)までは対応可能であることがわかった。しかし、今後、ITU で規定されて いる OTU4 への適用を見据えた 112Gbit/s 動作(4 チャネル×28Gbit/s/ch 動作)や、さらな る 100Gbit/s 超級動作に向けて検討した場合、直接変調 DFB レーザアレイでも、ワイヤ接 続時の寄生インダクタンスによる帯域劣化が無視できなくなるため、フリップチップ接続 化が必要となると考えられる。今後は、本チップを用いた TOSA のフリップチップ接続化 による高速化、低クロストーク化検討、さらに、レーザの短共振器化による、25.8Gbit/s/ch 超級動作、フリップチップ接続直接変調レーザアレイモジュールの検討を進めていきたい。

### 参考文献

[3.1] http://www.ieee802.org/3/ba/

[3.2] T. Tadokoro, T. Yamanaka, F. Kano, H. Oohashi, Y. Kondo, and K. Kishi, "Operation of a 25-Gb/s direct modulation ridge waveguide MQW-DFB laser up to 85 °C," IEEE Photonics Technology Letters, vol. 21, no. 16, pp. 1154-1156, 2009.

[3.3] A. K. Verma, M. Steib, Y. Lung Ha, T. Sudo, "25Gbps 1.3µm DFB laser for 10-25km transmission in 100GBE systems," in Proc. OFC 2009, OThT2.

[3.4] R. Iga, Y. Kondo, T. Takeshita, K. Kishi and M. Yuda, "100°C 10 Gbit/s directly modulated InGaAsP DFB lasers with Ru-doped semi-insulating buried heterostructure," Electronics Letter, vol. 42, no. 5, pp. 280-282, 2006.

[3.5] T. Simoyama, M. Matsuda, S. Okumura, A.Uetake, M. Ekawa, and T. Yamamoto, "50-Gbps direct modulation using 1.3-µm AlGaInAs MQW distribute-reflector lasers," in Proc. ECOC2012, P2.11.

[3.6] W. Kobayashi, T. Fujisawa, K. Tsuzuki, Y. Ohiso, T. Ito, S. Kanazawa, T. Yamanaka and H. Sanjoh, "Design and fabrication of wide wavelength range 25.8-Gb/s, 1.3-µm, push-pull-driven DMLs," Journal of Lightwave Technology, vol. 32, no. 1, pp. 3-9, 2014.
[3.7] S. Kanazawa, T. Ito, T.Sato, R. Iga, W. Kobayashi, K. Takahata, H. Sanjoh and H. Ishii, "Flip-chip mounted 25.8-Gb/s directly modulated InGaAsP DFB laser with Ru-doped semi-insulating buried heterostructure," IEICE Electronic Express, vol. 12, no. 1, pp. 1-4, 2015.

[3.8] T. Nakamura, T. Okuda, R. Kobayashi, Y. Muroya, K. Tsuruoka, Y. Ohsawa, T. Tsukuda and S. Ishikawa, "1.3-μm AlGaInAs strain compensated MQW-buried-heterostructure lasers for uncooled 10-Gb/s operation," Journal of Selected Topics in Quantum Electronics, vol. 11, no. 1, pp. 141-148, 2005.

[3.9] Ⅲ-V族混晶半導体データブック 日本電子工業振興協会 1986

[3.10] W. Kobayashi, S. Kanazawa, Y. Ueda, T. Fujisawa, H. Sanjoh and M. Itoh, "4 × 25.8 Gbit/s (100 Gbit/s) simultaneous operation of InGaAlAs based DML array monolithically integrated with MMI coupler," Electronics Letters, vol. 51, no. 19, pp. 1516-1517, 2015.

[3.11] C. Zah, R. Bhat, B. N. Pathak, F. Favire, W. Lin, M. C. Wang, N. C. Andreadakis,
D. M. Hwang, M. A. Koza, T. Lee, Z. Wang, D. Darby, D. Flanders, and J. J. Hsieh,
"High-performance uncooled 1.3-μm Al<sub>x</sub>Ga<sub>y</sub>In<sub>1-x-y</sub>As/InP strained-layer quantum-well
lasers for subscriber loop applications," Journal of Quantum Electronics, vol. 30, no. 2,
pp. 511-523, 1994.

[3.12] S. Kanazawa, W. Kobayashi, Y. Ueda, T. Fujisawa, K. Takahata, T. Ohno, T. Yoshimatsu, H. Ishii, and H. Sanjoh, "30-km error-free transmission of directly modulated DFB laser array transmitter optical sub-assembly for 100-Gbit/s application," Journal of Lightwave Technology, DOI:10.1109/JLT.2016.2520942, 2016.

[3.13] T. Yoshimatsu, M. Nada, M. Oguma, H. Yokoyama, T. Ohno, Y. Doi, I. Ogawa, H. Takahashi, and E. Yoshida, "Compact and high-sensitivity 100-Gb/s (4 × 25 Gb/s)
APD-ROSA with a LAN-WDM PLC demultiplexer," Optics express, vol. 20, no. 26, pp. B393-B398, 2012.

# 第4章 フリップチップ実装電界吸収型変調器集積 DFB レーザ

本章では、第2章で提案したフリップチップ接続技術の EADFB レーザへの適用につい て検討する。4.1節、4.2節では、フリップチップ接続技術を4チャネル EADFB レーザア レイモジュールに適用し、112Gbit/s 動作(4 チャネル×28Gbit/s 動作)を実現したので報告 する。あわせて、ワイヤ接続モジュールとの特性比較についても報告する。次に、4.3節、 4.4節にて、フリップチップ接続8 チャネル EADFB レーザアレイモジュールの設計を行い、 400Gbit/s 動作(8 チャネル×50Gbit/s 動作)を実現したので報告する。最後に、2.3節で検討 したフリップチップ接続技術の高速化限界性能追求の検証を行うため、4.5節、4.6節にて 単チャネル EADFB レーザへフリップチップ接続技術を適用し、100Gbit/s/ch 動作を実現 したので報告する。

## **4.1.** <u>フリップチップ実装 4 チャネル EADFB レーザアレイモジュールの設</u>計

2.1節ではワイヤ接続に三次元配線構造を適用することで、4 チャネル×25.8Gbit/s/ch 動 作を実現した。ここでは、イーサネット規格 [4.1] だけでなく、基幹網向けとして ITU-T で規定されている OTU4 [4.2] にも対応可能な、4 チャネル×28Gbit/s/ch 動作可能な光送 信器実現を目標とした。さらなる高速化が必要となるため、合波器集積 4 チャネル EADFB レーザアレイモジュールにフリップチップ接続技術を適用することで、28Gbit/s/ch 動作可 能、かつ低クロストークな小型光送信モジュール実現を目指した。本節では、作製したフ リップチップ接続 4 チャネル EADFB レーザアレイ光送信モジュールと、比較のために作 製したワイヤ接続モジュールの構造について説明する [4.3]。

図 4.1.1 は今回用いた合波器集積 4 チャネル EADFB レーザアレイチップの写真と構造図 である。基本的な構造は 2.1 節に示したチップと同等であるため、ここでは相違点のみ説明 する。まず、EADFB レーザ部についてみてみる。今回用いたチップは、チャネル間のピッ チを 0.6mm ピッチとした。そのため、チップ幅は 2.4mm となっている。次に、光合波器 部について説明する。今回用いたチップは出力光導波路を直線導波路とした。また、チッ プの長さは 3.3mm となった。



図 4.1.1 合波器集積 4 チャネル EADFB レーザアレイチップの写真

フリップチップ接続と三次元配線構造ワイヤ接続のモジュールでの特性を比較するため、 同じチップを用いて二種類のモジュールを作製した。図 4.1.2 に今回作製した三次元配線構 造ワイヤ接続レーザアレイサブアセンブリ、図 4.1.3 にフリップチップ接続サブアセンブリ の概略図を示す。今回は、高周波配線の端子が光軸方向に対して垂直に配置されているパ ッケージに搭載するため、高周波配線が 90 度曲がる構造となっている。ワイヤ接続レーザ アレイサブアセンブリについては、2.1節と同様に、ワイヤ長が最短になるようにスペーサ の高さ、高周波配線板の厚さ等を設計し、ワイヤ長は全チャネル 0.5mm とした。フリップ チップ接続サブアセンブリの構造は 2.3節で説明した構造と同様に、上面信号配線と下面信 号配線が RF ビアで接続されている二層高周波配線板を用いた構造となっている。



図 4.1.2 三次元配線構造ワイヤ接続 EADFB レーザアレイサブアセンブリの概略図



図 4.1.3 フリップチップ接続 EADFB レーザアレイサブセンブリの概略図

フリップチップ接続技術を適用することで、ワイヤ接続と比較してどの程度の特性改善 が見込めるか、シミュレーションを用いて求めた。まず、最初に周波数応答特性を見積も った。図 4.1.4 は、図 4.1.2 のワイヤ接続レーザアレイサブアセンブリ、図 4.1.5 は図 4.1.3 に示すフリップチップ接続レーザアレイサブアセンブリの等価回路モデルを示したもので ある。フリップチップ接続サブアセンブリに用いた高周波配線板は、直径 0.1mmの RF ビ アを用いて上面と下面の信号配線を接続している。ワイヤ接続とフリップチップ接続サブ センブリ、それぞれで用いている高周波配線板はともに厚さ 0.2mm、材質は窒化アルミと し、信号線幅は 0.1mm、特性インピーダンス 50Ω 設計されたコプレーナ線路を用いており、 各チャネルの信号線長はフリップチップ接続用とワイヤ接続用の高周波配線板でほぼ同じ になるように設計されている。高周波配線板、および終端抵抗は三次元電磁界解析シミュ レータで求めた結果を用いた。EA 変調器の長さは 150µm とし、EA 変調器部のパラメー タは p クラッド抵抗: R<sub>pclad</sub>、活性層抵抗: R<sub>active</sub>、n クラッド抵抗: R<sub>nclad</sub>、パッド容量:  $C_{pad}$ 、活性層容量:  $C_{active}$ 、それぞれ 11.7 $\Omega$ 、120 $\Omega$ 、2.0 $\Omega$ 、0.05pF、0.11pF とした。ま た、ワイヤ接続サブアセンブリの配線板・チップ間のワイヤインダクタンス: Lwire1、配線板 -終端抵抗間のワイヤインダクタンス:Lwire2、それぞれ 0.49nH、0.3nH とした。これらの 値は、反射特性の測定結果からフィッティングによって求めた。終端抵抗として用いた抵 抗値は実測値から 48Ωであった。上記の等価回路モデルと、パラメータを用いて求めた各 レーザアレイサブアセンブリの周波数応答特性を図 4.1.6 に示す。ワイヤ接続の結果は、ワ イヤのインダクタンスの影響を受けて、15GHz 付近にピーキングがあり、そこから急激に 特性が劣化していることがわかる。3dB帯域は28GHzであった。これに対して、フリップ チップ接続サブアセンブリでは、ピーキングのないフラットな周波数応答特性が得られて おり、急激な劣化もない。3dB帯域も40GHz以上であった。この結果から、フリップチッ プ接続化することでワイヤ接続と比較して、広帯域かつ、平坦な周波数応答特性が得られ ることが確認できた。



図 4.1.4 ワイヤ接続 EADFB レーザアレイサブアセンブリの等価回路モデル



図 4.1.5 フリップチップ接続 EADFB レーザアレイサブアセンブリの等価回路モデル



図 4.1.6 各レーザアレイサブアセンブリの周波数応答特性

次に、電気クロストーク特性を比較する。図4.1.7 はワイヤ接続、図4.1.8 はフリップチ ップ接続の接続部のみのクロストークを見積もるための三次元電磁界解析シミュレーショ ン用のモデルを示している。各モデルとも、EA 変調器にあたる位置にコプレーナ線路を配 置してシミュレーションを行った。高周波配線版のピッチはレーザアレイチップのピッチ と同じ 0.6mm、高周波配線板と EA 変調器の電極位置に相当する位置に配置したコプレー ナ線路はともに長さ 0.2mm とした。また、高周波配線板は厚さ 0.2mm の窒化アルミ製と した。ワイヤ接続では、EA 変調器の上面に対して、高周波配線板上の高周波線路が 0.3mm の高さ差になる位置、つまり配線板とチップ間のギャップを 0.1mm とし、信号線 2本、両 側の GND1 本ずつ、信号線間の GND1 本、計 5 本のワイヤを配置した。ワイヤ径は 25µm とした。フリップチップ接続では、信号線と GND には直径 0.1mm のビアを配置した。ま た、信号線、GND の接続に計 5 つの金バンプを用いており、サイズは直径が 60µm、高さ 30µm とした。このときの電気クロストーク特性のシミュレーション結果を示したものが図 4.1.9 である。シミュレーション結果からわかるように、フリップチップ接続にすることで、 ワイヤ接続と比較して、隣接チャネル間の電気クロストークが低減できていることがわか る。25GHz のところで比較すると、6dB 程度クロストークが低減出来ていることが分かる。



図 4.1.7 ワイヤ接続部のクロストークシミュレーションモデル



図 4.1.8 フリップチップ接続部のクロストークシミュレーションモデル



図 4.1.9 各接続部での電気クロストーク特性の比較

ここまでのシミュレーション結果から、フリップチップ接続4 チャネル EADFB レーザ アレイサブアセンブリはワイヤ接続と比較して、周波数応答特性の改善と隣接チャネル間 の電気クロストーク低減の効果が期待できることがわかった。次節では、実際に作製した モジュールでの特性比較から、フリップチップ接続化による特性改善効果を見ていく。

### 4.2. <u>フリップチップ実装 4 チャネル EADFB レーザアレイモジュールの作</u> 製・評価

本節では、4.1節で設計を行ったフリップチップ接続4チャネルレーザアレイサブアセン ブリを作成するとともに、モジュール化して特性評価を行ったので報告する。あわせて、 比較のためにワイヤ接続モジュールも作製したので、特性の比較結果についても述べる。

フリップチップ接続4チャネル EADFB レーザアレイモジュールの作製工程を図 4.2.1 に 示す。まず、窒化アルミ製のサブキャリア上に、スペーサと EADFB レーザアレイチップ を搭載する。このとき、レーザアレイチップとスペーサは同じ高さに成るように、両方の 部材を同時に研磨してあわせる。 次に、スペーサ上とレーザアレイチップ上の GND 電極お よび、EA 変調器電極に金バンプを形成する。形成方法は、ボールバンプボンダによって形 成し、ボール直径は約 50~60µm、高さは 40µm 程度となる。次に、フリップチップ実装 装置を用いて、サブキャリアより大きいサイズのシリコン基板で、金バンプを一括で加圧 することでレベリングを行う(図 4.2.1(a))。レベリングとは、金バンプの高さバラツキをな くす工程である。本工程後の金バンプの高さは 30um 程度となる。次に、高周波配線板を フリップチップ実装する(図 4.2.1(b))。このとき、高周波配線板と金バンプの接合は加圧、 加熱によって接合をとる、熱圧着方式を用いた。その後、金属キャリア上に搭載し、レー ザアレイチップからの出力がコリメート光(平行光)となるようにレンズを調芯して固定す る。そして、アイソレータを搭載し、反射光がレーザアレイチップに戻らないようにする(図 4.2.1(c))。アイソレーション量は 40dB 以上のものを用いた。作製したキャリアをパッケー ジ内のペルチェ素子上に搭載する(図 4.2.1(d))。そして、各電極をワイヤボンダで結線する。 最後に、ファイバへの集光用レンズとピグテールファイバをファイバへの光結合が最大に なるように調芯後、溶接固定してモジュールが完成する。図 4.2.2 は作成したモジュールの 外観写真である。パッケージの外形寸法は幅 12mm、長さ 20mm、高さ 8.1mmの標準的な バタフライモジュールと呼ばれる形状になっている。写真から分かるように、レーザ端子、 モニターPD 端子、サーミスタ端子、ペルチェ素子用端子といった DC 端子はパッケージ側 面(写真では上下面)に配置されたリードピンで取り出す構造となっている。加えて、EA 変 調器への高周波端子もリードピン形状となっている。これは、一般的な高周波コネクタよ り、小型化が容易なためである。高周波測定では、リードピンから高周波コネクタ(K コネ クタ)に変換する治具を用いて測定を行った。同時に作製したワイヤ接続4チャネル EADFB レーザアレイモジュールも同型のパッケージを用いて作製した。



図 4.2.1 フリップチップ接続 4 チャネル EADFB レーザアレイモジュールの作製工程図



モジュールのサイズ:12mm × 20mm × 8.1mm

図 4.2.2 フリップチップ接続 4 チャネル EADFB レーザアレイモジュールの写真

作製したフリップチップ接続モジュールの静特性評価を行った。以下の測定は全てチッ プ温度 25 度一定で行っており、測定に際しては先に説明したとおり、治具を用いて行って いる。図 4.2.3、4.2.4 はそれぞれレーザアレイモジュールの L-I 特性、V-I 特性を示してい る。このとき、EA 変調器の端子はオープン(開放)とした。各チャネルのしきい値電流は 16 ~18mA であり、チャネル間のバラツキがあまりない良好な結果が得られた。Lane 1、2 と比較して、Lane 0、3 は光出力が小さい。これは、アレイチップ内で外側に配置されてい る Lane 0、3 の方が光導波路長が長くなるため、ロスが増えていることが一つに挙げられ る。V-I 特性をみると、全てのチャネルで V-I 特性がほぼ一致しており、チャネル間バラツ キのない良好な特性が得られていることが確認できた。また、微分抵抗はバイアス電流 50mA 付近で 5.3Ωであった。



図 4.2.3 4 チャネル EADFB レーザアレイモジュールの L-I 特性



図 4.2.4 4 チャネル EADFB レーザアレイモジュールの V-I 特性

図 4.2.5 にスペクトル特性を示す。測定時、EA 変調器は無変調で、かつオープンとした。 また、DFB レーザのバイアス電流は 50mA 一定で、全チャネル同時に動作させた。全チャ ネルで SMSR45dB 以上の良好なシングルモード特性が得られていることが確認できた。ま た、各チャネルのピーク波長は 1295.9、1300.62、1305.14、1309.66nm となっていた。図 中のカラーバーは青、緑、黄、赤がそれぞれ Lane0、1、2、3 の LAN-WDM グリッドに相 当する波長範囲を示しており、全てのチャネルで波長範囲におさまっていることが確認で きた。図 4.2.6 は EA 変調器の消光特性の測定結果である。DFB レーザのバイアス電流は 50mA 一定とした。全てのチャネルにおいて、10dB 以上の急峻な消光特性が得られている ことが確認できた。各チャネルでの消光特性がずれる理由は、全てのチャネルの EA 変調器 が同じ量子井戸構造の吸収層を用いているため、発振ピーク波長に対する EA 変調器の吸収 ピークがずれるためである。ずれが大きいほど、消光特性はなだらかになり、高バイアス 電圧をかけないと消光しなくなる。



図 4.2.5 4 チャネル EADFB レーザアレイのスペクトル特性



図 4.2.6 4 チャネル EADFB レーザアレイの EA 変調器の消光特性

では、モジュールの動特性について、フリップチップ接続とワイヤ接続で比較していく。 図 4.2.7、図 4.2.8 はワイヤ接続モジュールとフリップチップ接続モジュールの E/O 応答特 性の測定結果を示している。どちらの測定ともに、DFB レーザのバイアス電流は 50mA ー 定、EA バイアス電圧は Lane0、1、2、3 それぞれ-1.2、-1.4、-1.6、-1.8V とし、各チャネ ル独立動作で測定した。ワイヤ接続モジュールでは全てのチャネルで 16GH z 付近にワイヤ の寄生インダクタンスに起因するピーキングが発生しており、そこから特性が急激に劣化 していく。このため、3dB 帯域は全てのチャネルで 25GHz 程度であった。ピーキングのか かった特性の傾向は図 4.1.6 のシミュレーション結果とも一致している。ピーキングのピー クとなる周波数のずれは実装時のワイヤ長がシミュレーション条件からずれたためと考え られる。これに対して、フリップチップ接続モジュールではピーキングのない平坦な特性 が得られており、3dB 帯域も全てのチャネルにおいて、31GHz 以上とワイヤ接続と比較し て 6GHz 以上の帯域改善が確認できた。平坦な周波数応答特性は図 4.1.6 のシミュレーショ ン結果とも一致しており、ロスの増加は治具による帯域劣化が含まれるためと予想される。



図 4.2.7 ワイヤ接続 4 チャネル EADFB レーザアレイモジュールの E/O 応答特性



図 4.2.8 フリップチップ接続 4 チャネル EADFB レーザアレイモジュールの E/O 応答特

性

- 122 -

図 4.2.9 は、4 チャネル EADFB レーザアレイモジュールの Lane0 から Lane1 へのクロ ストーク特性の測定法を示している。クロストーク特性の測定方法は、図のように Lane1 の DFB レーザに 50mA のバイアス電流を印加し、Lane1 の EA バイアス電圧は-1.4V とし て、クロストークのチャネルの EA バイアスは、先の E/O 応答特性の時と同じ、Lane 0、2、 3 それぞれ-1.2、-1.6、-1.8V を印加する。そして、測りたいクロストークのチャネルの EA 変調器に RF 信号をかけて(図 4.2.9 であれば Lane0)、Lane1 の E/O 応答特性を測定するこ とで Lane 0 から Lane 1 へのチャネル間クロストーク特性の測定を行った。



図 4.2.9 Lane0 から Lane1 へのクロストーク特性測定法

図 4.2.10、11 はそれぞれワイヤ接続とフリップチップ接続モジュールの Lanel へのクロ ストーク特性の測定結果を示している。ワイヤ接続では近接する Lane0 と 2 からのクロス トークが 12GHz 付近から・20dB 以上となるのに対して、フリップチップ接続モジュールで は全てのチャネルで 20GHz 付近まで・20dB 以下を実現している。これは、先のシミュレー ションによるクロストークの改善効果の傾向ともあっている。また、シミュレーション結 果より、クロストークが多くなっている原因は、シミュレーションに含まれない、チップ 内 GND、パッケージ、治具からクロストークによる影響が考えられる。パッケージ、治具 からのクロストークが支配的な場合は Lane0 と Lane2 で差がでるが、今回の結果では Lane0 と Lane2 でのクロストーク特性の差があまりみられない。よって、チップ内の GND を介してのクロストークがあることが原因と考えられる。この点は、2 章でも説明したとお り、半絶縁基板化を検討する必要があると考えている。



図 4.2.10 ワイヤ接続モジュールの Lane1 へのクロストーク特性



図 4.2.11 フリップチップ接続モジュールの Lanel へのクロストーク特性

次に、ITU-T で規定されている OTU4 規格 [4.2] のビットレートでの変調実験を行った。 図 4.2.12、13 はそれぞれワイヤ接続とフリップチップ接続 EADFB レーザアレイモジュー ルでの Back-to-back でのアイ波形を示したものである。このとき、同時に OTU4 で規定さ れているアイマスクでのマスクテストも実施した。また、全てのアイ波形は4次のベッセ ルフィルタを通した後の波形となっている。変調信号は、全てのチャネルで振幅電圧 2.0Vpp、 27.9525 Gbit/s、NRZ 信号、PRBS 2<sup>31-</sup>1、クロスポイント 60%とした。また、DFB レーザ のバイアス電流は全て 50mA とした。EA バイアス電圧は、前記変調信号印可時に光のアイ 波形のクロスポイントが 50%に成るように設定した。ワイヤ接続モジュールでは Lane0、1、 2、3 それぞれ、-1.2、-1.37、-1.54、-1.75V、フリップチップ接続では、Lane0、1、2、3 それぞれ、-1.5、-1.67、-1.76、-1.91Vとした。ワイヤ接続モジュールの結果は、独立動作 時の消光比が Lane0、1、2、3、それぞれ 9.9、9.7、9.1、8.6dB であり、4 チャネル同時動 作時もほぼ同じ値であった。OTU4 マスクテストの結果は、独立動作時でマスクマージン が、Lane0、1、2、3 それぞれ、31、33、26、29%であったのに対して、4 チャネル同時動 作時は、26、24、10、25%であった。マージンの劣化は Lane0、1、2、3 それぞれ、5、9、 16、4%のマージン劣化であった。これは、隣接チャネル間のクロストークの影響と考えら れる。また、Lane1、2のマージン劣化が大きいのは、中央に配置されたチャネルは隣接す るチャネルが 2 チャネルとなり、外側に配置されたチャネルよりクロストークの影響を受 けやすくなっているためと考えられる。次にフリップチップ接続モジュールの結果を見て いく。独立動作時の消光比は Lane0、1、2、3 それぞれ、9.2、8.7、8.3、8.0dB であり、4 チャネル同時動作時も変わらない値であった。OTU4 マスクテストのマスクマージンは、 独立動作時は Lane0、1、2、3 それぞれ、40、45、45、43%であった。この値はワイヤ接 続モジュールの結果と比較して最大 19%のマージン改善であった。これは、帯域改善に加 えて、ピーキングのない平坦な周波数応答特性を実現できたことによって、アイ波形にオ ーバー、アンダーシュートが発生しないため、非常に明瞭なアイ開口が得られたことが影 響していると考えられる。アイ波形の明瞭さは、図 4.2.12、13 に示されるとおりである。4

チャネル同時動作時のマスクマージンの結果を見ると、Lane0、1、2、3 でそれぞれ、37、 41、41、40%という結果がえられた。独立動作からのマージン劣化は、Lnae0、1、2、3 それぞれ、3、4、4、3%と非常に小さい値に抑えられている。これは、隣接チャネル間の クロストークがワイヤ接続と比較して十分に抑制できていることを示している。これらの 結果から、フリップチップ接続 EADFB レーザアレイモジュールは 112Gbit/s 動作(4 チャ ネル×28Gbit/s/ch 動作)に十分な帯域、かつ十分に低いクロストーク特性を実現できている ことが確認できた。加えて、ワイヤ接続と比較して大幅なアイ波形の改善、マスクマージ ンの改善が確認できたことから、28Gbit/s/ch 動作でもフリップチップ接続技術は非常に有 用な技術であることも確認できた。

	独立動作	4Ch 同時動作	
Lane 0	9.9 dB MM: 31%	10.0 dB MM: 26%	
Lane 1	9.7 dB MM: 33%	9.6 dB MM: 24%	
Lane 2	9.1 dB MM: 26%	9.0 dB MM: 10%	
Lane 3	8.6 dB MM: 29%	8.6 dB MM: 25%	

図 4.2.12 ワイヤ接続 EADFB レーザアレイモジュールの 25.8Gbit/s アイ波形

	独立動作	4 Ch 同時動作	
Lane 0	9.2 dB MM: 40%	9.3 dB MM: 37%	
Lane 1	8.7 dB MM: 45%	8.8 dB MM: 41%	
Lane 2	8.3 dB MM: 45%	8.4 dB MM: 41%	
Lane 3	8.0 dB MM: 43%	8.0 dB MM: 40%	

図 4.2.13 フリップチップ接続 EADFB レーザアレイモジュールの 25.8Gbit/s アイ波形

最後に、フリップチップ接続 4 チャネル EADFB レーザアレイモジュールを用いて、 112Gbit/s (4 チャネル×28 Gbit/s/ch)信号のシングルモードファイバ(SMF)伝送実験を行っ た。図 4.2.14 は SMF10km 伝送後の 4 チャネル同時動作時のアイ波形を示している。全て のチャネルで良好なアイ開口が得られていることが分かる。また、図 4.2.13 の Back-to-back の結果と比較してもほとんど伝送による波形劣化は見られない。消光比は Lane0、1、2、3 それぞれ、9.2、8.8、8.4、8.0dB であり、これらの値も Back-to-back と比較してほとんど 変わらない結果であった。図 4.2.15 はビットエラーレート特性の測定結果である。全チャ ネルにおいて、4 チャネル同時動作、SMF10km 伝送後もエラーフリー動作を確認した。4 チャネル同時動作、SMF10km 伝送後の最小受光感度は Lane0、1、2、3、それぞれ、・14.4、 -14.0、-13.7、-13.3dBm であった。また、伝送時のパワーペナルティはほぼ 0 であった。 クロストークペナルティは Lane0、1 が 0.3dB 程度、Lane2、3 が 0.6dB 程度であった。 この結果から、フリップチップ接続技術を適用することでモジュールの電気クロストーク が十分に小さい値に抑制できていることがわかった。ペナルティをさらに小さく抑えるた めには、チップ内 GND を介したクロストークを抑制可能なアレイチップの半絶縁基板化、 治具、パッケージの低クロストークに向けた配線構造の設計等が有効であると考えている。

以上の結果から、ワイヤ接続と比較してフリップチップ接続技術は低クロストーク化、 広帯域化、周波数応答特性の平坦化に有効な技術であることをシミュレーション、実測、 両面から確認することができた。また、OTU4 マスクテストのマージンの差などの実測か ら、28Gbit/s/ch 動作でも、フリップチップ接続技術を適用することで得られる帯域改善、 クロストーク低減の効果を確認することができた。フリップチップ接続技術は 28Gbit/s/ch 動作はもちろん、さらなる高速化にも有効な技術であるといえる。

Lane 0	Lane 1		
ER: 9.2 dB	ER: 8.8 dB		
Lane 2	Lane 3		
ER: 8.4 dB	ER: 8.0 dB		

図 4.2.14 フリップチップ接続 EADFB レーザアレイモジュールの 4 チャネル同時動作時、

SMF10km 伝送後のアイ波形



図 4.2.15 フリップチップ接続 EADFB レーザアレイモジュールの 112Gbit/s 動作時のビ

#### ットエラーレート特性

## **4.3.** <u>フリップチップ実装 8 チャネル EADFB レーザアレイモジュールの設</u>計

4.1、4.2節では、112Gbit/s 級の光送信器をターゲットとしていた。本節ではさらに高速 化、マルチチャネル化を進めて、400Gbit/s 級の光送信器実現を目指した。具体的には、フ リップチップ接続技術を 8 チャネル EADFB レーザアレイチップに適用し、1 チャネルあた りのビットレートを 50Gbit/s まで高速化することで、400Gbit/s 動作光送信器実現を目指 した。そこで、本節では 8 チャネル EADFB レーザアレイモジュールの設計、および作製 方法について説明する。

4.1、4.2 節では 4 チャネル EADFB レーザアレイにフリップチップ接続技術を適用する ことで、112Gbit/s(4 チャネル×28Gbit/s/ch)動作を実現した。本節ではさらに高速化、多 チャネル化を実現するために、下記のような方針を立てた。

1. 多チャネル化

・フリップチップ接続部への接着剤接合方式の適用

・アレイチップの8チャネル化

2. 高速化

・EA 変調器の長さ最適化 (EA 長 150→100µm)

まず、接合方式の変更について説明する。表 4.3.1 は従来用いてきた熱圧着接合方式と今 回新たに導入した導電性接着剤接合方式、それぞれの特徴をまとめたものである。また、 表 4.3.2 は各接合方式で 8 チャネル EADB レーザアレイを実装後、導通検査を行った結果 をまとめたものである。従来の熱圧着方式では半導体チップ上に金バンプを形成し、その 金バンプと高周波配線板上の金配線を加圧しながら加熱することで接合をとっていた。4 チ ャネルアレイデバイスでは接点数が 9 点であり、5 個中 5 個、すべてで全チャネルの接点が とれる、高い歩留まりを実現していた。しかし、8 チャネルアレイデバイスでは接点数が 17 点に増加するため、熱圧着接合では3個中、1つも全てのチャネルで接続がとれたもの ができなかった。これは、金バンプのつぶれ量にのみ依存する本方式では高さ誤差が10µm 程度しか吸収できない点が課題と考えた。そこで、今回は導電性接着剤を用いた接合方式 を適用した。本方式では、金バンプと高周波配線の接続に導電性接着剤を用いるため、金 バンプのつぶれ量に加えて、接着剤の厚み分も高さ誤差の吸収に使えるため、20µm以上の 高さ誤差が吸収可能となる。本方式を適用して8チャネルデバイスを実装した結果、4個中、 4個とも全てのチャネルで接続がとれていることが確認できた。

	熱圧着接合	導電性接着剤接合	
接合構造	<ul> <li>高周波配線 熱圧着接合 金バンプ</li> <li>高周波配線板</li> <li>電極パッド</li> <li>半導体チップ</li> </ul>	高周波配線 <mark>導電性接着剤</mark> 金バンプ 高周波配線板 電極パッド 半導体チップ	
吸収可能な 高さ誤差	10 µm程度	20 μm以上	
対応 レーン数	4チャネル(接点数9点) ○ 8チャネル(接点数17点) ×	8チャネル(接点数17点) 〇	

表 4.3.1 フリップチップ接続部の接合技術比較

表 4.3.2 8 チャネル EADFB レーザアレイの実装後の導通検査結果

サンプル No.	熱圧着型 接続数/全接点数
1	0/8
2	6/8
3	3 / 8

サンプル No.	接着剤型 合格数/全数
1	8/8
2	8/8
3	8/8
4	8/8

次に、アレイチップの8チャネル化について説明する。図4.3.1 に今回作製した合波器集 積8チャネル EADFB レーザアレイチップの写真と構造図を示す [4.4-6]。基本的な構造は、 4.1 節で用いた4チャネル EADFB レーザアレイチップの構造と同じである。チャネル間の ピッチは0.6mmとし、チップサイズは幅が4.8mm、長さ3.2mmであった。また、チップ 上にはGND 電極が配置されている。サブキャリア上に実装した際に、ワイヤによって、サ ブキャリア上 GND とチップ上 GND を接続する。

まず、EADFB レーザ部について説明する。モニタ PD が集積された EADFB レーザが 8 チャネル分配置されている。チャネル間ピッチは 0.6mm とした。また、チャネルごとに短 波長から Lane0、1、の順に、もっとも長波長にあたるチャネルを Lane7 とした。各チャ ネル間の波長間隔は、4 チャネルレーザアレイの時に用いた LAN-WDM グリッドの間隔で ある 800GHz (4.5nm)の半分、400GHz (2.2nm)間隔になるように設定した。回折格子は 1/4  $\lambda$ シフトとし、両端面とも AR コーティングとした。モニタ PD と DFB レーザ部の活性層 は圧縮 歪みの InGaAlAs/InGaAlAs 量子井戸層、EA 変調器部には引っ張り 歪みの InGaAlAs/InGaAlAs 量子井戸層を用いている。また、導波路構造は BCB 埋め込み型のリ ッジ導波路構造である。これは、先にも説明したとおり、低誘電率材料を用いることで電 極の寄生容量を低減するためである。

次に、光合波器部について説明する。合波器として 8:1 の MMI カプラを用いた。これは、 MMI カプラが小型かつ、低波長依存性のためである。光導波路部の導波路構造は曲げ損失 が小さく、チップの小型化に有利なハイメサ構造とし、側面を BCB で埋め込む構造とした。 EADFB レーザ部と光合波器部の接続にはハイバットジョイント技術を用いており、光合波 器部の上部クラッドはノンドープの InP とすることで光導波路の損失低減をはかっている。

- 132 -



図 4.3.1 合波器集積 8 チャネル EADFB レーザアレイチップの写真と構造図

最後に EA 変調器の長さの最適化を行った。今回は、50Gbit/s/ch 動作を目指すため、サ ブアセンブリで 3dB 帯域 50GHz 以上を目標とした。図 4.3.2 はフリップチップ接続レーザ アレイサブアセンブリの概略図である。高周波配線板の構造は 4 チャネル EADFB レーザ アレイモジュールで用いた構造を踏襲した。図 4.3.3 はフリップチップ接続サブアセンブリ の等価回路モデルである。本等価回路モデルと、表 4.3.3 に示した EA 変調器の各 EA 長で の寄生成分のパラメータを用いて周波数応答特性を見積もった。Lbump は 0.005nH とした。 また、高周波配線板、終端抵抗回路は三次元電磁界解析シミュレータで求めた値を用いた。 図 4.3.4 はシミュレーションによる EADFB レーザアレイサブアセンブリの周波数応答特性 の EA 長依存性を示したものである。結果を見ると 3dB 帯域は 150、100、75µm の EA 長 でそれぞれ、44、52、56GHz という結果であった。EA 長は短くなると寄生容量低減によ り、帯域が改善するが、消光特性が劣化するため不必要に短くすることは望ましくない。 よって、今回は EA 長を 100um とした。



図 4.3.2 フリップチップ接続 8 チャネル EADFB レーザアレイサブアセンブリの概略図



図 4.3.3 フリップチップ接続 EADFB レーザアレイサブアセンブリの等価回路モデル

EA長 (µm)	$R_{pclad}$ ( $\Omega$ )	$R_{active} (\Omega)$	$\mathrm{R}_{\mathrm{nclad}}\left(\Omega ight)$	C <sub>pad</sub> (pF)	C <sub>active</sub> (pF)
150	12.1	140	2	0.05	0.092
100	18.2	140	2	0.05	0.06
75	24.3	140	2	0.05	0.046

表 4.3.3 EA 変調器の等価回路モデルのパラメータリスト



図 4.3.4 EADFB レーザアレイサブアセンブリの周波数応答特性の EA 長依存性

上記の設計に基づいて、フリップチップ接続 8 チャネル EADFB レーザアレイサブアセ ンブリの設計を行った。4.1 節の時と同様に、比較のためにワイヤ接続 EADFB レーザサブ アセンブリの設計も行った。図 4.3.5 は、ワイヤ接続 EADFB レーザアレイサブアセンブリ の概略図を示したものである。終端抵抗回路は省略している。ワイヤ接続サブアセンブリ は、三次元配線構造を適用している。高周波配線板はアレイチップより厚い、スペーサ上 に配置されており、チップ上部に高周波配線板を配置することで EA 変調器の直近まで高周 波配線を引き回せるようになっている。高周波配線と EA 変調器間はワイヤによって電気的 に接続されており、同時に、高周波配線板上の GND とアレイチップ上の GND 電極もワイ ヤによって接続されている。



図 4.3.5 ワイヤ接続 8 チャネル EADFB レーザアレイサブアセンブリの概略図

ワイヤ接続レーザアレイサブアセンブリとフリップチップ接続レーザアレイサブアセン ブリの高周波特性を等価回路シミュレーションによって見積もった。まず、初めに周波数 応答特性のシミュレーションを行った。図 4.3.6 は、ワイヤ接続レーザアレイサブアセンブ リの等価回路モデルを示したものである。EA 変調器の寄生成分は、p クラッド層、活性層、 n クラッド層の抵抗、Rpclad、Ractive、Rnclad と、パッド、活性層の容量、Cpad、Cactive から構 成されている。また、高周波配線板と終端抵抗回路については三次元電磁界解析シミュレ ータで求めた値を入れて計算を行った。高周波配線板・チップ間のワイヤの寄生インダクタ ンスを Lwire1、高周波配線板・終端抵抗間のワイヤの寄生インダクタンスを Lwire2 とし、それ ぞれの値を 0.55nH、0.3nH とした。ワイヤ接続サブアセンブリでは 4.1 節の結果からも帯 域の劣化が予想されるため、EA 長の長さを 100μm 以外に、75μm と短くしたチップにつ いてもシミュレーションを行った。EA 長 75μm での各寄生成分の値は、Rpclad、Ractive、Rnclad、 Cpad、Cactive、それぞれ、24.3、120、2.0Ω、0.031、0.046pF とした。これらの値は 75μm 長の EA 変調器の実測値を用いた。フリップチップ接続サブアセンブリの結果は図 4.3.4 の 結果を用いている。



図 4.3.6 ワイヤ接続レーザアレイサブアセンブリの等価回路モデル

図 4.3.7 は各レーザアレイサブアセンブリの Lane6 の周波数応答特性シミュレーション 結果である。まず、EA 長 100µm だった場合のワイヤ接続サブアセンブリの結果を見ると、 17GHz 付近でピーキングがみられ、そこから急激に応答特性が劣化しており、3dB 帯域で 31GHz 程度となっている。次に、EA 長を短くして 75µm とした場合の特性を見てみる。 こちらは、20GHz 付近でピーキングがみられ、そこから急激に応答特性が劣化し、3dB 帯 域で 38GHz 程度という結果であった。どちらの結果も高周波配線板・チップ間のワイヤの 寄生インダクタンスと EA 変調器の等価回路が共振することでピーキングが発生し、ワイヤ の寄生インダクタンスによって急激な周波数応答特性の劣化が発生していると考えられる。 本結果から EA 長を 75µm まで短くした場合でもワイヤ接続では先に設定した、サブアセ ンブリで 3dB 帯域 50GHz 以上を満たすことができないことがわかった。フリップチップ 接続サブアセンブリでは EA 長 100µm で 3dB 帯域 50GHz 以上を満たせており、かつ非常 に平坦な周波数応答特性が得られていることからも、ワイヤの寄生インダクタンスによる 影響が大きいことを示している。



図 4.3.7 各レーザアレイサブアセンブリの周波数応答特性のシミュレーション結果

次に、ワイヤ接続レーザアレイサブアセンブリとフリップチップ接続レーザアレイサブ アセンブリのクロストーク特性の比較を行う。図 4.3.8 は、ワイヤ接続レーザアレイサブア センブリ(図4.3.8(a))とフリップチップ接続レーザアレイサブアセンブリ(図4.3.8(b))の 隣接チャネル間クロストークのシミュレーションモデルを示している。各モデルとも、EA 変調器に相当する位置に信号長 0.2mm、信号線ピッチ 0.6mm のコプレーナ線路(CPW)を 配置した。高周波配線板の入り側の信号線ピッチも 0.6mm としている。高周波配線板は 0.15mm 厚の窒化アルミ製とした。また、コプレーナ線路は全て信号線幅 0.1mm の特性イ ンピーダンス 50Ωに設計された線路を用いている。高周波信号線の入り側を右から Port4\_in、Port5\_in、Port6\_in、Port7\_in の順に定義し、EA 変調器に相当するコプレーナ 線路がある出口側を上から Port4\_out、Port5\_out、Port6\_out、Port7\_out の順に定義した。 各 Port は各 Lane 番号と一致している。ワイヤ接続サブアセンブリでは、高周波配線板上 のコプレーナ線路と EA 変調器電極に相当するコプレーナ線路の間を 0.5mm のワイヤで接 続している。このとき、高周波配線板と EA 変調器電極に相当するコプレーナ線路の GND の接続もワイヤで接続した。フリップチップ接続では、直径 0.1mm の RF ビアを用いて、 上面信号線と下面信号線を接続した。また、金バンプは高さ 30µm、直径 60µm とした。本 モデルのクロストーク結果は、レーザアレイサブアセンブリのチップ内部のクロストーク を除く、すべてのクロストークが含まれた結果となる。




図 4.3.8 各レーザアレイサブアセンブリのクロストークシミュレーションモデル

図 4.3.9 に、もっとも大きなクロストーク量を示した、Port7\_in から Port6\_out への電 気クロストーク特性を示す。これは、Lane7 から Lane6 への隣接チャネル間クロストーク 特性を示している。ワイヤ接続では 50GHz までで、-30dB 以下のクロストーク特性であっ たのに対して、フリップチップ接続では 50GHz までで 10dB 以上低い値である、-40dB 以 下となった。

以上のシミュレーション結果から、フリップチップ接続技術はワイヤ接続技術と比較し て広帯域化、周波数応答特性の平坦化、低クロストーク化に有効であり、50Gbit/s/ch 動作 に必須の技術であることが確認できた。



図 4.3.9 各レーザアレイサブアセンブリのクロストークシミュレーション結果 (Lane7 から Lane6 へのクロストーク)

実際に EA 長 75µm のワイヤ接続レーザアレイサブアセンブリと EA 長 100µm のフリッ プチップ接続レーザアレイサブアセンブリを作製したので、E/O 応答特性の結果を示す。 図4.3.10はワイヤ接続、図4.3.11はフリップチップ接続レーザアレイサブアセンブリの E/O 応答特性を示している。測定には Lane6 と対称の位置にある Lane1 を用いた。DFB レー ザのバイアス電流は 70mA、チップ温度は 25 度、EA のバイアス電圧は-1.8V とした。どち らの E/O 応答特性も、実測値とシミュレーション結果が非常によく一致していることから、 シミュレーションモデルが実測の結果をよく表すモデルになっていることが確認できた。 フリップチップ接続サブアセンブリでは 3dB 帯域が 50GHz であり、実測でも本節冒頭で 設定した目標を達成していることを確認できた。ワイヤ接続サブアセンブリでは、3dB 帯 域 38GHz であった。本結果から、実測でもフリップチップ接続技術が広帯域化、E/O 応答 特性の平坦化に有効な技術であることを確認するとともに、50Gbit/s/ch 動作に必須な技術 であることを改めて確認した。クロストーク特性の実測値比較については、モジュールで 行ったので、次節で説明する。



図 4.3.10 ワイヤ接続レーザアレイサブアセンブリの E/O 応答特性



図 4.3.11 フリップチップ接続レーザアレイサブアセンブリの E/O 応答特性

## 4.4. <u>フリップチップ実装 8 チャネル EADFB レーザアレイモジュールの作</u> 製・評価

本節では、4.3節で設計を行ったフリップチップ接続8チャネル EADFB レーザアレイサ ブアセンブリを用いて、モジュールを作製し、特性評価を行ったので、これについて述べ る。また、ワイヤ接続とフリップチップ接続モジュールでのクロストーク特性の比較も行 ったので、併せて説明する。

図 4.4.1 に作製したモジュールの写真と概略図を示す。パッケージ、測定用治具は 4.2 節 で用いたものと同じものを用いており、組み立て工程も同じである。DC、高周波、両端子 ともリードピンで出力されるパッケージとなっている。



モジュールサイズ:12mm×20mm×8.1mm

図 4.4.1 フリップチップ接続 8 チャネル EADFB レーザアレイモジュール

作製したモジュールの DC 特性の評価を行った。以下の測定では全て、治具を用いて測 定を行っている。また、チップ温度は 40 度、DFB レーザのバイアス電流は 70mA、とし た。図 4.4.2 は 8 チャネル EADFB レーザアレイの L-I 特性を示したグラフである。全チャ ネルにおいて、しきい値電流は 16~17mA 付近であり、波長依存性の低い良好な結果が得 られた。バイアス電流が 100mA でも光出力が 0.5~0.7mW と非常に低いのは MMI カプラ の原理損が 9dB と非常に大きいためである。この点は、半導体チップ上にトランスバーサ ルフィルタ [4.7] 等、合波損の低い光合波器の適用をすることで解決できると考えている。 図 4.4.3 はレーザアレイモジュールのスペクトル特性を示している。全チャネル同時動作さ せている。全てのチャネルにおいて、SMSR40dB 以上の良好なシングルモード特性が確認 できた。各チャネルのピーク波長は、1293.91、1296.28、1300.9、1303.24、1305.43、1307.77、 1310.02、1312.24nm であった。Lane1 と Lane2 での波長差のみ、予定していた間隔の 2 倍である、800GHz となっている。これは、DFB レーザの回折格子のピッチ設定にミスが あったためである。Lane3 以降は所望の 400GHz 間隔のピーク波長が得られた。



図 4.4.2 8 チャネル EADFB レーザアレイモジュールの L-I 特性



図 4.4.3 8 チャネル EADFB レーザアレイモジュールのスペクトル特性

作製したモジュールの E/O 応答特性の測定を行った。図 4.4.4 は全チャネルの E/O 応答 特性の測定結果を示している。EA バイアス電圧は Lane0、1、2、3、4、5、6、7 それぞれ、 -1.4、-1.7、-1.9、-2.0、-2.1、-2.2、-2.2、-2.4V とした。また、チャネルごとに独立して測 定を行った。全てのチャネルで、35GHz 付近までピーキング、急激な劣化のない平坦な応 答特性が得られている。これは、サブアセンブリで測定した時と同様の傾向である。しか し、全チャネルにおいて 3dB 帯域は 20GHz 程度と低い値となった。これは、28Gbit/s/ch 動作むけに設計されたパッケージと治具を流用したため、損失が大きく、帯域が大幅に劣 化したものと考えている。次に、ワイヤ接続とフリップチップ接続 8 チャネル EADFB レ ーザアレイモジュールのクロストーク特性の比較を行った。図 4.4.5 は Lane7 から Lane6 へのクロストーク特性を比較したものである。ワイヤ接続モジュール、フリップチップ接 続モジュールともに先の E/O 応答特性測定時と同じ条件で測定を行った。クロストーク特 性の測定方法は 4.2 節で行った方法と同じ、Lane6 のレーザのみバイアス電流を印加して、 Lane6、7 の EA 変調器にバイアス電圧を印加した状態で、Lane7 に高周波信号を入力し、 Lane6 からの光を受光することで測定した。ワイヤ接続モジュールでは 23GHz 付近で -20dB 以上のクロストークとなっているのに対して、フリップチップ接続モジュールでは 35GHz まで-20dB 以下のクロストークに抑制できており、ワイヤ接続の結果と比較して、 全周波数帯で同等かそれ以下のクロストークとなっていることが分かる。本結果から、実 測でもフリップチップ接続技術がワイヤ接続と比較して低クロストーク化に有効であるこ とが確認できた。シミュレーション結果との相違は、チップ内 GND を介したクロストーク、 治具やパッケージのもつクロストーク特性が加わったためと考えられる。



図 4.4.4 フリップチップ接続 EADFB レーザアレイモジュールの E/O 応答特性



図 4.4.5 ワイヤ接続とフリップチップ接続モジュールのクロストーク特性比較

(Lane7 から Lane6 へのクロストーク)

最後に、フリップチップ接続 EADFB レーザアレイモジュールの 400Gbit/s 動作(8 チャ ネル×50Gbit/s/ch 動作)実験を行った。図 4.4.6 はフリップチップ接続モジュールのアイ波 形を示している。変調信号は振幅電圧 2.3Vpp、50Gbit/s、NRZ 信号、PRBS2<sup>31-1</sup>、とした。 単チャネル動作時の各チャネルの消光比はそれぞれ、6.5、6.4、6.1、6.1、5.5、5.5、5.2、 4.9dB であった。また、全てのチャネルにおいて、8 チャネル同時動作時のアイ波形と比較 してほぼ劣化のない良好なアイ開口が得られた。これはクロストークが抑制されているこ とを示している。また、10km 伝送後も全チャネルにおいて良好なアイ開口が得られた。本 結果から、フリップチップ接続により、8 チャネル同時動作、50Gbit/s/ch 動作可能な、低 クロストーク特性を有するモジュールが実現できていることを確認した。

	Lane 0	Lane 1	Lane 2	Lane 3
独立動作 (B to B)				
消光比	6.5 dB	6.4 dB	6.1 dB	6.1 dB
8Ch同時動作 (B to B)				
8Ch同時動作 (10 km)				

	Lane 4	Lane 5	Lane 6	Lane 7
独立動作 (B to B)				
消光比	5.5 dB	5.5 dB	5.2 dB	4.9 dB
8Ch同時動作 (B to B)				
8Ch同時動作 (10 km)				

図 4.4.6 フリップチップ接続 EADFB レーザアレイモジュールの 50Gbit/s/ch アイ波形

4.3、4.4 節をまとめる。接着剤接合方式の導入により、チャネル数増大に対応可能となった。フリップチップ接続技術を適用することで 400Gbit/s 動作(8 チャネル×50Gbit/s/ch 動作)可能な EADFB レーザモジュールを実現することができた。また、本節の結果から、 50Gbit/s/ch 動作にフリップチップ接続技術は必須な技術であることが示せた。

## 4.5. フリップチップ実装単チャネル EADFB レーザモジュールの設計

2.3節でも述べたように、本提案技術であるフリップチップ接続技術は 3dB 帯域、50GHz 超級の帯域を目指す場合には単チャネルの EADFB レーザにも有効な技術であることがシ ミュレーション結果から示されている。また、今後の 400Gbit/s、1Tbit/s 伝送では 100Gbit/s/ch 動作が必要になってくると考えられる。そこで、100Gbit/s/ch 動作を目指し たフリップチップ接続単チャネル EADFB レーザモジュールの設計、製作を行った。本節 ではフリップチップ接続単チャネル EADFB レーザモジュールの設計について説明する。 4.3、4.4 節では EA 変調器の長さの最適化により、50Gbit/s/ch を達成することが出来た。 今回、さらに高速な 100Gbit/s/ch 動作を実現するために下記の点の設計を見直した。

1. 高周波配線板内の RF ビア不要なレーザサブアセンブリ構造の提案

2. パッケージによる帯域劣化を補償する終端回路設計技術の提案

まず、高周波配線板の構造見直しについて説明する。4.4 節までで用いてきたフリップチッ プ実装高周波配線板は、下面信号線が EA 変調器と金バンプを介して接しており、パッケー ジ上の高周波信号線とはワイヤによる接続とするため、上面信号線と接続する必要があっ た。このため、高周波配線板の上下信号線間を接続する RF ビアが必要となっていた。しか し、RF ビア部の伝送線路は理想的な 50Ω線路ではないため、高周波特性の劣化要因とな っていた。そこで、今回は、フリップチップ実装高周波配線板とパッケージ上信号線の間 に別の高周波配線板を設けることで、フリップチップ実装高周波配線板の持つ信号線層を 単層とし、RF ビアが不要な構造になるよう設計した。図 4.5.1 は今回設計した EADFB レ ーザサブアセンブリの概略図である。図のように、高周波配線板の上面と EADFB レーザ の上面の高さが一致するようにサブキャリアを設計した。レーザチップと高周波配線板の 高さ誤差は最大 20µm 程度となるため、従来の熱圧着方式の接合を用いた場合には吸収で きる高さ誤差(<10µm)が不足していたが、接着剤接合方式の適用により高さ誤差が 20µm 吸 収可能となったため本構造が実現可能になった。このサブアセンブリでは、高周波配線板 と EADFB レーザチップ上に金バンプを配置し、終端抵抗付き高周波配線板をフリップチ ップ実装する構造となっている。本構造によって、高周波信号は、高周波配線板から、金 バンプを介して終端抵抗付き高周波配線板へ伝わり、再度金バンプを介して、EA 変調器へ と伝わるため、終端抵抗付き高周波配線板は下面信号線のみとなり、ビアが不要となる。





図 4.5.1 RF ビア不要な構造を有するフリップチップ接続 EADFB レーザサブアセンブリ

の概略図

次に、パッケージ特性を考慮した終端回路設計ついて説明する。図 4.5.2 はフリップチッ プ接続 EADFB レーザモジュールの等価回路モデルである。今までの 50Gbit/s/ch 級の帯域 を目指した設計では、高周波コネクタを使った十分な帯域を持つパッケージを使う場合、 パッケージ自身の特性はモジュール全体の特性にあまり影響していなかったため、赤線で 囲われた EADFB レーザサブアセンブリの等価回路モデルを用いて設計を行っていた。し かし、100Gbit/s/ch 級の帯域を実現するためには、パッケージ部の帯域劣化も無視できな いため、レーザアレイサブアセンブリでの回路設計の最適値が、モジュール全体としてみ たときの最適値とは異なる可能性がある。そこで、今回はパッケージの周波数応答特性の 実測値を等価回路モデルに取り込んだうえで、モジュール全体での周波数応答特性が平坦 かつ、広帯域になるように、パッケージの特性劣化分を補償する終端回路設計を行った。



図 4.5.2 フリップチップ接続 EADFB レーザモジュールの等価回路モデル

図 4.5.3 に、今回用いた終端回路の配線パターン、および等価回路モデルを示す。従来型 の終端回路はコプレーナ線路(CPW)と終端抵抗が直列でつながり、終端抵抗は GND へつな がる構成であった。しかし、今回用いた配線パターンは終端抵抗と GND の間にもコプレー ナ線路を配置する構成とした。この終端抵抗と GND の間に配置されたコプレーナ線路は、 特性インピーダンスを高くとることで、インダクタンス成分が強くなり、ショートスタブ と呼ばれるパッシブ部品と同等の機能を果たすようになる。インダクタンス量の絶対値は 線路長によって調整可能であり、インピーダンス線路のインダクタンス性の強弱はコプレ ーナ線路の信号線-GND の間の距離で調整可能である。本回路を用いて任意のピーキングを 持たせることで、パッケージによる帯域劣化を補償することが可能となる。



図 4.5.3 終端回路の等価回路モデルと配線パターン

図 4.5.2 に示された等価回路モデルを用いて、図 4.5.3 のショートスタブ集積終端回路を 用いた時、サブアセンブリで平坦な周波数応答特性に成るように設計した場合と、モジュ ールで平坦な周波数応答特性になるように設計した場合での周波数応答特性を比較した。 図 4.5.4、5 はそれぞれ、サブアセンブリと、モジュールの周波数応答特性の比較結果であ る。このとき、EA 長 100µm での回路パラメータを用いてシミュレーションを行った。図 4.5.4 では、サブアセンブリとして最適化されている青線が 0dB ラインに沿った非常に平坦 な周波数応答特性を示しており、モジュールとして最適化した場合(赤線)は、若干、ピーキ ングがかかった特性となっていることが分かる。しかし、図 4.5.5 のモジュール全体での特 性を見ると、サブアセンブリでみたときに、若干、ピーキングを持つ特性であった、モジ ュールとして最適化した赤線の結果の方が、0dB ラインに沿った平坦な周波数応答特性と なっていることが分かる。くわえて、3dB 帯域も、青線では 56GHz 付近であるのに対して、 赤線は 60GHz 以上と広帯域化も実現していることが分かる。本シミュレーション結果から、 提案型ショートスタブ集積終端回路はモジュール全体での周波数応答特性の改善に有効な 技術であることが確認できた。



図 4.5.4 サブアセンブリの周波数応答特性シミュレーション結果

- 153 -



図 4.5.5 EADFB レーザモジュールの周波数応答特性シミュレーション結果

では、実際に EADFB レーザモジュールを作製したので説明する。図 4.5.6 は今回用いた EADFB レーザチップの写真である。チップ構造は今までに作製したアレイチップとほぼ同 じ構造となっている。ただし、モニタ PD はチップ内に集積しない構造とした。EA 変調器 は、BCB 埋め込みのリッジ導波路となっており、EA 長は 400Gbit/s 動作向けの 4.3、4 節 で用いたアレイチップと同じ 100µm とした。パッドサイズはボールボンダで金バンプが形 成可能な 50µm 角のサイズとし、極力パッド容量が小さくなるようにしている。また、吸 収層は急峻な吸収特性と、高速性の律速要因となるホールパイルアップエフェクトが抑制 可能な、引っ張り歪みの InGaAlAs 量子井戸層とした。DFB レーザの構造は EA 変調器と 同様に BCB 埋め込みのリッジ導波路とし、活性層は圧縮歪みの InGaAlAs 量子井戸層とし た。レーザ長は 350µm で、波長安定性のため 1/4 2 シフトの回折格子を用いている。また、 導波路出力は反射特性改善のため、7 度傾きとした。両端面は AR コートしている。



図 4.5.6 EADFB レーザチップの写真

先に示した EADFB レーザチップを用いて、フリップチップ接続 EADFB レーザサブア センブリを作製した。図 4.5.7 は作製工程を示している。まず、サブキャリア上に高周波配 線板と EADFB レーザチップを搭載する(図 4.5.7(a))。そして、EA 変調器電極と高周波配 線板の接続部に金バンプを形成する。そして、金バンプを Si 基板で押しつけ、レベリング を行う(図 4.5.7(b))。最後に終端抵抗付き高周波配線板を、導電性接着剤接合方式フリップ チップ実装することで完成となる(図 4.5.7(c))。完成したレーザサブアセンブリの上面から の拡大写真を図 4.5.8 に示す。DFB レーザの電極はサブキャリア上に配置した DC 配線へ ワイヤを用いて結線した。



図 4.5.7 フリップチップ接続 EADFB レーザサブアセンブリの作製工程



図 4.5.8 フリップチップ接続 EADFB レーザサブアセンブリの写真

本節では、100Gbit/s/ch 級動作実現のために新たに導入した

- 1. 高周波配線板内の RF ビア不要なレーザサブアセンブリ構造
- 2. パッケージによる帯域劣化を補償する終端回路設計技術

について説明し、シミュレーションによる帯域改善効果を確認した。これらの技術を用 いることで、モジュールとして 3dB 帯域 50GHz 以上実現が期待できる。次節では、本設 計サブアセンブリのモジュール化、および、モジュールの動特性評価について説明する。 4.6. フリップチップ実装単チャネル EADFB レーザモジュールの評価 前節で作製した EADFB レーザサブアセンブリをパッケージに搭載し、EADFB レーザモ ジュールを作製した [4.8]。作製したモジュールの写真を図 4.6.1 に示す。高周波コネクタ は、65GHz まで帯域が保証されている、V コネクタを用いた。作製したモジュールは、写 真のような長さ 20mm、幅 12mm、高さ 8.1mm のパッケージに搭載している。パッケージ 内部の高周波配線とサブアセンブリの高周波配線はリボンワイヤによって結線されている。 レーザの出力はコリメータレンズ、アイソレータを通り、パッケージ外部に取り付けられ た集光レンズを介して集光され、ピグテールファイバに結合される。



## サイズ:12 mm × 20 mm × 8.1 mm

図 4.6.1 フリップチップ接続 EADFB レーザモジュールの写真

まず、作製したモジュールの L-I 特性を測定したので、図 4.6.2 に示す。チップ温度は 40 度一定とし、EA 変調器は端子を開放にして測定を行った。しきい値電流は 15mA、キンク のない良好な L-I 特性が得られた。次に、スペクトル特性の測定結果を図 4.6.3 に示す。測 定条件は、L-I 特性の測定時と同様である。バイアス電流は 50mA とした。発振ピーク波長 は 1305.04nm、SMSR は 50dB 以上と良好な単一モード発振を確認することが出来た。



図 4.6.2 フリップチップ接続 EADFB レーザモジュールの L-I 特性



図 4.6.3 フリップチップ接続 EADFB レーザモジュールのスペクトル特性

作製したフリップチップ接続 EADFB レーザモジュールの E/O 応答特性、反射特性の実 測値とシミュレーション結果の比較を行ったので、図 4.6.4、5 にそれぞれ示す。このとき、 シミュレーションは図 4.5.2 のパッケージを含む等価回路モデルを用いており、グラフ中の 結果は、図 4.5.5 の赤線である、モジュールとして最適化した結果と同様のデータである。 また、実測値の測定条件は、チップ温度 40 度、バイアス電流 50mA、EA バイアス電圧・2.11V とした。EA のバイアス電圧はパッケージの外にバイアス T をつけて、そこから供給してい る。図 4.6.4 を見ると分かるように、実測値とシミュレーション結果は 25GHz 付近でのデ ィップ以外、傾向が一致しており、作製したモジュールが設計通りに出来ていることが確 認できた。実測の結果でも、45GHz まで 0dB に沿った非常に平坦な周波数応答特性を示し ており、3dB 帯域も 56GHz と非常に広帯域なモジュールを実現した。25GHz 付近にある ディップはパッケージと高周波配線板の高さずれによって、パッケージ・高周波配線板間ワ イヤの長さが長くなったために発生したものであり、高さを合わせることで解決可能であ る。

次に、図 4.6.5 の反射特性の結果を見る。こちらの結果はシミュレーション結果と比較し て、実測値での反射特性が悪い結果となった。この点は、先に述べたパッケージと高周波 配線板の高さずれによって、パッケージ・配線基板間ワイヤの長さが長くなったために起こ ったものと考えられる。また、25GHz付近に発生しているディップの原因は、先の E/O 応 答特性で説明した理由と同じである。実測の反射特性は、25GHzまで・10dB以下、50GHz までは・5dB以下、60GHzまででも・4dB以下の反射特性であった。



図 4.6.4 フリップチップ接続 EADFB レーザモジュールの E/O 応答特性



図 4.6.5 フリップチップ接続 EADFB レーザモジュールの反射特性

最後に、作製した広帯域フリップチップ接続 EADFB レーザモジュールを用いて、 100Gbit/s/ch 級信号の変調実験を行った。まずは、103Gbit/s 、NRZ 信号による変調実験 を行った。図 4.6.6 は実験系を示している。4 チャンネルの PPG から出力された 25.78125Gbit/s の NRZ 信号は 2 台の 56Gbit/s 対応、2:1 電気マルチプレクサ(MUX)によ って、2 チャネル分の 51.5625Gbit/s、NRZ 信号に変換され、さらに、120Gbit/s 対応 2:1 電気 MUX によって 1 チャネル分の 103.125Gbit/s、NRZ 信号に変換される。最後に、広 帯域電気アンプで信号振幅電圧を 1.5Vpp にして EA 変調器を変調した。光信号はシングル モードファイバ(SMF)を伝搬した後、PDFA を介して光信号を増幅させている。これは、サ ンプリングオシロスコープでアイ波形を良好に確認できるレベルまで光信号強度を上げる ためである。そして、ASE 光を取り除くための波長可変フィルタを通して、光可変アッテ ネータ(VOA)を介してパワーを調整した後、3dB 帯域、50GHz 以上の広帯域 PD [4.9] で電 気信号に変換して、サンプリングオシロスコープで測定した。



図 4.6.6 103Gbit/s、NRZ 信号の変調実験系

図 4.6.7 は、サンプリングオシロスコープで測定した電気信号波形と光信号のアイ波形を 示したものである。電気信号は、先に述べたとおり、103Gbit/s、NRZ 信号、PRBS 2<sup>31-1</sup>、 信号振幅電圧 1.5Vpp とした。また、チップ温度は 40 度一定、DFB レーザのバイアス電流 は 50mA、EA 変調器のバイアス電圧は-2.11V とした。Back-to-back の光信号波形をみる とわかるように、消光比 6.3dB の非常に良好なアイ開口を確認することができた。また、 シングルモードファイバ、10km、30km 伝送後のアイ波形をみてみると、10km では良好 なアイ開口が確認でき、30km 伝送後もアイ開口が確認できた。結果から、103Gbit/s NRZ 信号の 30km 伝送の可能性を確認することができた。



図 4.6.7 103Gbit/s NRZ 信号のアイ波形

次に、56Gbaud、4・PAM(4・level pulse amplitude modulation)信号による変調実験を行った。4・PAM 信号とすることで、1 パルスごとに4 値の信号、つまり 2bit の信号を伝送で きるため、56Gbaud、4・PAM 信号は 112Gbit/s の信号伝送を実現できる。図 4.6.8 は実験 系を示している。今回は、ボーレート 56Gbaud とするため、56Gbit/s 2:1 MUX から出力 される信号は 56Gbit/s NRZ 信号となるようにした。その後、60Gbaud 級の 3bit DAC を 用いて、56Gbit/s NRZ 信号、2 チャネル分を、56Gbaud、4・PAM 信号、1 チャネル分に変 換した。また、DAC では EA 変調器の非線形性を補償するような電気信号となるよう、各 信号レベルの調整を行った。この点について、図 4.6.9 を使って説明する。左下の青線は EA 変調器の消光特性を示している。このように、EA 変調器は電圧に対して、非線形な消 光特性を示す。そこで、光信号の 0・1 レベル間、1・2 レベル間、2・3 レベル間が均一に成る ように電気信号の各レベルの振幅電圧を調整した。右上に示すアイ波形が入力の電気信号 波形である。電気信号では、0・1 レベルと 2・3 レベルの振幅を 0.62Vpp、1・2 レベル間を 0.49Vpp とした。右下に示す光信号のアイ波形を見るとわかるように、0・1 レベル間、1・2 レベル間、2・3 レベル間の開口が均一になっていることから、電気信号の調整によって、EA 変調器の非線形特性を補償できていることが確認できた。



図 4.6.8 56Gbaud 4-PAM 信号の変調実験系



図 4.6.9 EA 変調器の消光特性と 56Gbaud、4-PAM 信号の電気信号波形

図 4.6.10 は 56Gbaud、4-PAM の電気信号、および、Back-to-back、シングルモードフ アイバ 10、30km 伝送後のアイ波形を示した物である。Back-to-back では、0-3 レベル間 での消光比が 8dB 以上の良好なアイ開口が確認できた。このことから、本モジュールは 56Gbaud、4-PAM 信号の生成に十分な帯域と、十分に平坦な周波数応答特性で有ることが 確認できた。また、シングルモードファイバ 10、30km 伝送後も良好なアイ開口が確認で きたことから、56Gbaud、4-PAM 信号のシングルモードファイバ 30km 伝送の可能性を示 すことが出来た。



図 4.6.10 56Gbaud 4-PAM 信号のアイ波形

RF ビア不要なサブアセンブリ構造の適用と、パッケージ特性補償のための終端回路設計 技術の導入によって、100Gbit/s/ch 動作可能なフリップチップ接続 EADFB レーザモジュ ールを実現することが出来た。また、本節の結果より、3dB 帯域 50GHz を超える非常に高 速な領域では、単チャネルモジュールでも、フリップチップ接続技術が必須な技術となる ことが実測からも示された。

## 参考文献

[4.1] <u>http://www.ieee802.org/3/ba/</u>

[4.2] ITU-T Recommendation G.709/Y.1331, 2010.

[4.3] S. Kanazawa, T. Fujisawa, N. Nunoya, A. Ohki, K. Takahata, H. Sanjoh, R. Iga, and H. Ishii, "Compact flip-chip interconnection 112-Gbit/s EADFB laser array module with high eye-mask margin," Jornal of Lightwave Technology, vol. 32, no. 1, pp. 115-121, 2014.

[4.4] S. Kanazawa, T. Fujisawa, A. Ohki, K. Takahata, H. Sanjoh, R. Iga and H. Ishii, "Compact flip-chip interconnection  $8 \times 50$  Gbit/s EADFB laser array module for 400 Gbit/s transceiver," Electronics Letters, vol. 50, no. 7, pp. 533-534, 2014.

[4.5] S. Kanazawa, T. Fujisawa, H. Ishii, K. Takahata, Y. Ueda, R. Iga, and H. Sanjoh, "High-speed (400 Gb/s) eight-channel EADFB laser array module using flip-chip interconnection technique," Journal of Selected Topics in Quantum Electronics, vol. 21, no. 6, 1501106, 2015.

[4.6] S. Kanazawa, T. Fujisawa, K. Takahata, Y. Ueda, H. Ishii, R. Iga, W. Kobayashi, and H. Sanjoh, "Flip-chip interconnection technique for beyond 100-Gbit/s (4 x 25.8-Gbit/s) EADFB laser array transmitter," Journal of Lightwave Technology, DOI: 10.1109/JLT.2015.246272, 2015.

[4.7] Y. Ueda, T. Fujisawa, K. Takahata, M. Kohtoku, and Hiroyuki Ishii, "InP-based compact transversal filter for monolithically integrated light source array," Optics Express, vol. 22, no. 7, pp. 7844-7851, 2014.

[4.8] S. Kanazawa, T. Fujisawa, K. Takahata, T. Ito, Y. Ueda, W. Kobayashi, H. Ishii, and H. Sanjoh, "Flip-Chip interconnection lumped-electrode EADFB laser for 100-Gb/s/λ transmitter," Photonics Technology Letters, vol.27, no.16, pp.1699-1701, 2015. [4.9] Y. Muramoto and T. Ishibashi, "InP/InGaAs pin photodiode structure maximising bandwidth and efficiency," Electronics Letters, vol. 39, no. 24, pp. 1749-1750, 2003.

本章では、5.1節に本論文のまとめ、5.2節に将来展望についてを記す。

## 5.1. まとめ

本研究では、今後の光通信用モジュールの多チャネル・高速化の流れに対応すべく、高 密度高速配線実装技術の検討を進めてきた。従来実装技術である、ワイヤ接続技術、フリ ップチップ実装技術の光送信モジュール適用時の課題について考察するとともに、これら 課題を解決すべく、光半導体モジュールに適したフリップチップ実装技術として、新たに 「フリップチップ接続技術」を提案し、本技術を適用した光送信モジュールの高速化につ いて研究を行った。

### 1. 直接変調 DFB レーザモジュールへのフリップチップ接続技術の適用(第3章)

## 1.1. フリップチップ接続に適した構造を有する直接変調 DFB レーザの 25.8Gbit/s 動作 (第 3.1~3.3 節)

直接変調 DFB レーザアレイへのフリップチップ接続技術適用に向けて、下記のような特徴を有するデバイス構造の提案を行った。

・フリップチップ接続に適したチップ上面から p,n、両電極が取り出せる構造

・アレイ化の際に基板側からのクロストークを低減するための、半絶縁性 InP 基板上、 チャネル間電気分離溝付き構造

本構造を適用した直接変調 DFB レーザを作製し、25.8Gbit/s/ch 動作可能であることを確認 した。また、本デバイスへのフリップチップ実装技術適用時に、ワイヤ接続と比較して 1GHz 程度ではあるが、3dB 帯域が改善されることも確認した。

1.2. 合波器集積 4 チャネル DFB レーザアレイモジュールの 100Gbit/s (4×25.8Gbit/s/ch)
 動作(第 3.4、3.5 節)

4 チャネル分の DFB レーザアレイと光合波器をモノリシック集積したチップを光源とし、 ワイヤ接続技術を適用した小型 TOSA(Transmitter Optical Sub-Assemly)を作製し、 100Gbit/s (4 チャネル×25.8Gbit/s/ch) 動作可能であることを確認した。また、30km 伝送 時もエラーフリーであることを確認した。

直接変調 DFB レーザについては、本論文では 25.8Gbit/s/ch 動作までの検討となったため、ワイヤ接続と比較して、フリップチップ接続化することによる帯域改善の優位性はわずかであった。この点は、今後の直接変調 DFB レーザ自身のさらなる高速化によって、フリップチップ接続化による優位性が顕著になると考えられる。

### 2. EADFB レーザモジュールへのフリップチップ接続技術の適用(第4章)

# 2.1. 4 チャネル EADFB レーザアレイモジュールの 112Gbit/s (4×28Gbit/s/ch) 動作(第 4.1、4.2 節)

フリップチップ接続技術を適用した、合波器集積 4 チャネル EADFB レーザアレイモジ ュールを作成し、112Gbit/s (4 チャネル×28Gbit/s/ch)動作可能であることを確認した。こ のとき同時に作成した、三次元配線構造ワイヤ接続モジュールと比較して、フリップチッ プ接続モジュールの方が、周波数応答特性が平坦、広帯域、かつ低クロストークであるこ とを確認した。これらの優位性は、光信号波形の品質指標である、アイマスクテストのマ スクマージンの差としても十分に確認できるものであった。

# 2.2. 8 チャネル EADFB レーザアレイモジュールの 400Gbit/s (8×50Gbit/s/ch)動作(第4.3、 4.4 節)

112Gbit/s 動作モジュールと比較して、チャネル数は4から8に、1チャネルあたりのビ ットレートも28Gbit/sから50Gbit/sに高速化する必要があった。そこで、下記の2点の改 良を行った。 ・チャネル数増大に対応するために、金バンプと高周波配線間の接合方法を熱圧着接合 方式から導電性接着剤接合方式へ変更

・高周波特性を改善するために、EA 変調器の長さを最適化(150→100µm へ短尺化) これらの設計方針により、400Gbit/s (8 チャネル×50Gbit/s/ch)動作時でも良好なアイ開口 を得ることができた。また、三次元配線構造ワイヤ接続を適用した場合の周波数応答のシ ミュレーション結果では、EA 長を 75µm まで短尺化しても目標値に到達しなかったことか ら、50Gbit/s/ch 級動作にはフリップチップ接続技術が必須であることも確認した。

#### 2.3. EADFB レーザモジュールの 100Gbit/s (1×100Gbit/s/ch) 動作(第 4.5、4.6 節)

400Gbit/s 動作モジュールと比較して、1 チャネルあたりのビットレートを 50Gbit/s から 100Gbit/s に高速化するために下記の点を改良した。

・高周波配線板内のRFビアが不要となるサブアセンブリ構造の適用

・パッケージによる周波数応答特性劣化を補償可能な終端回路設計技術の導入

これらの技術により、3dB 帯域で 56GHz と非常に広帯域な EADFB レーザモジュールを 実現することができた。また、100Gbit/s/ch 信号伝送実験として、103Gbit/s、NRZ 信号、 56Gbaud、4-PAM 信号、両フォーマットでの変調実験を行い、ともに 10km 伝送後も良好 なアイ開口を確認することができた。

図 5.1.1 は各節で設計した EADFB レーザアレイサブアセンブリの周波数応答特性のシミ ュレーション結果をまとめたものである。青線は、100Gbit/s 動作向け、三次元配線構造ワ イヤ接続 4 チャネル EADFB レーザアレイサブアセンブリ(2.1 節)、赤線は 112Gbit/s 動作 フリップチップ接続 4 チャネル EADFB レーザアレイサブアセンブリ(4.1 節)、緑線は 400Gbit/s 動作フリップチップ接続8 チャネル EADFB レーザアレイサブアセンブリ(4.3 節)、 そして、紫線が 100Gbit/s/ch 動作フリップチップ接続単チャネル EADFB レーザサブアセ ンブリ(4.5 節)である。各サブアセンブリの 3dB 帯域は、それぞれ、28、47、52、そして 60GHz 以上である。上記に示したとおり、各節でのキー技術適用により着実に広帯域化が すすんできたことがわかる。また、フリップチップ接続化が広帯域化に大きく貢献してい ることもわかった。



図 5.1.1 各節で設計したサブアセンブリの周波数応答特性シミュレーション結果の比較

以上の結果から、本提案であるフリップチップ接続技術は 100Gbit/s 超級(28Gbit/s/ch 超級)多チャネル光送信器、ならびに 100Gbit/s/ch 超級の単チャネル光送信器に有用な技術で あることを示した。

最後に本論文の成果を、横軸を信号のビットレート、縦軸をチャネル数としたグラフに まとめたので図 5.1.2 に示す。ワイヤ接続技術の限界は、1~2 チャネルであれば、0.15mm のワイヤ長で全てのチャネルが結線可能であるため、図 2.3.5、6 に示されるとおり 3dB 帯 域で 50GHz 程度まではフリップチップ接続と大差ない特性が実現できる。また、3 チャネ ル以上のアレイデバイスでも三次元配線構造を適用することで図 5.1.1 に示されるとおり、 3dB 帯域、28GHz までは実現可能である。サブアセンブリでの目標を 3dB 帯域がビットレ ートと同等となることとすると、ワイヤ接続の限界は 1~2 チャネルで 50Gbit/s/ch、3 チャ ネル以上で 28Gbit/s/ch といえる。これ以上の領域ではフリップチップ接続技術が有効であ る。なお、チップ内のピッチ間隔を十分に広くとれない場合は、クロストーク低減のため に、フリップチップ接続化が必要となる境界線はより低いビットレートからになる可能性 がある。これは 4.1、2 節で説明したとおりである。



図 5.1.2 本論文の成果まとめと、各接続技術の適用領域

本論文では、光送信モジュールの小型化を目指してアレイデバイスを光源として検討を 進めてきた。広帯域化については 100Gbit/s/ch、多チャネル化については 8 チャネルまで 実現した。今後も、通信トラフィックの増大に伴い、通信容量の拡大は急激に進んでいく ものと考えられ、あわせてトランシーバの小型化要求に伴い、光送信モジュールの小型化 も必要となってくると考えられる。この流れに対して、本節では、今後の展開を記し、本 論文の締めとする。

小型・高速化の軸としては下記のものがあげられる。

・多チャネル化

- ・1 チャネルあたりのビットレートの高速化
- ・小型化

まずは、多チャネル化について述べる。チャネル数の増大により通信容量も線形的に増加させることが可能である、しかし、チャネル数の増大は、光源、ドライバ数の増大につながるため、消費電力の増大、光送信モジュールの大型化につながる問題がある。特に、今回ターゲットとしている、数kmから、数+kmの伝送距離向けでは、伝送ロスを考えて、ある程度の光出力を必要とするため、光送信モジュール全体の消費電力における、光源および付随する電力(TEC)の占める割合が非常に大きい。そのため、チャネル数の増大は光送信モジュールの消費電力増大に大きく影響する。図5.2.1 にチャネル数に対して、光送信モジュールがどの程度の消費電力となるかを試算した結果を示す。光送信モジュールの消費電力は主にLD駆動電力、TEC、DriverICの三つで構成される。LDの駆動条件は、1 チャネルあたり、バイアス電流 60mA、電圧 1.37V とした。TEC は全チャネルの LD 駆動電力を吸熱量とし、吸熱量の 1.66 倍の電力が TEC の電力とした。DriverIC は 1 チャネルあたり、0.2W とした。たとえば、CFP4 のような、小型の光トランシーバに搭載するためには、光送信モジュールの消費電力は、少なくとも 3.5~4W 以下とする必要があると予想される。よって、チャネル数は 8~10 が限界であるといえる。



図 5.2.1 光送信モジュールの消費電力のチャネル数依存に関する試算

次に、1 チャネルあたりの高速化について述べる。先に述べたとおり、チャネル数は8~ 10 チャネルが限界であると考えられるため、さらなる高速化には1 チャネルあたりの高速 化が必要不可欠である。2.3 節で述べたとおり、本論文の検討結果を用いることで3dB帯域 100GHz までは到達の可能性がある。さらなる高速化には、EA 変調器の寄生容量をさらに 低減する新たな構造や、EA 変調器そのものの E/O 応答特性も改善が必要になってくると考 えられる。これに、PAM 信号など、多値化技術を組み合わせて1 チャネルあたりのさらな る高速化を進めていくものと思われる。

最後に、小型化について述べる。アレイデバイスを光源とすることで、小型化を実現し てきたが、さらなる小型化のためには、アレイデバイスのチャネル間ピッチの狭小化が必 要である。しかし、ピッチの狭小化はチャネル間クロストーク増大につながる問題がある。 そこで、本論文で検討をすすめてきた、三次元配線構造ワイヤ接続、RF ビアありフリップ チップ接続、RF ビアなしフリップチップ接続の三種類での接続部クロストークのピッチ依 存性を三次元電磁界解析シミュレータによって見積もり、そこからどの程度のピッチ狭小 化が可能か、検討した。三次元配線構造ワイヤ接続と、RF ビアありフリップチップ接続の シミュレーションモデルは図 4.1.7、8 を用いた。RF ビアなしフリップチップ接続のシミュ レーションモデルは図 5.2.2 の通りである。高周波配線板の厚さ、電極長、金バンプのサイ ズなどは図 4.1.8 の RF ビアありフリップチップ接続のモデルと同じにあわせてある。



図 5.2.2 RF ビアなしフリップチップ接続の接続部クロストークのシミュレーションモデ

 $\mathcal{W}$ 

チャネル間クロストーク特性のピッチ依存性の結果を示す。図 5.2.3、4、5 はそれぞれ、 ワイヤ接続、RF ビアありフリップチップ接続、RF ビアなしフリップチップ接続の結果で ある。4.1、2 節での結果から、クロストーク-35dB 以下であればクロストークの影響を受 けるが動作可能であり、40dB 以下であればクロストークの影響はほぼ受けないと考えられ る。そこで、これらの値を基準に結果を考察する。まず、ワイヤ接続の結果では、-35dB レベルを基準とした場合、ピッチ 0.6mm で帯域 20GHz、0.3mm では 10GHz 程度しか対 応できないことがわかった。本技術は今後の高速化、小型化には対応が困難であるといえ る。次に、RF ビアありフリップチップ接続の結果を見る。-35dB レベルを基準とした場合、
ピッチ 0.6mm では帯域 40GHz、0.3mm では 32GHz まで対応可能であることがわかった。 以上より、RF ビアありフリップチップ接続構造は、帯域 40GHz までであれば対応可能で あり、帯域 32GHz までであれば大幅に小型化することも可能であることがわかった。最後 に、RF ビアなしフリップチップ接続の結果を見る。・35dB 以下のレベルであれば、大幅に 小型化が可能なピッチ 0.3mm でも帯域 50GHz まで対応可能である。また、・40dB 以下の レベルでも、ピッチ 0.5mm までの小型化であれば帯域 50GHz でも満たすことができる。 以上の結果から、RF ビアなしフリップチップ接続技術の適用で、帯域 50GHz 級でもほぼ クロストークの影響を排除することが可能であり、大幅な小型化の可能性があることも示 せた。なお、本結果は実装技術に依存して変化する、接続部のみのクロストーク評価結果 であり、半絶縁性基板上の光源チップを用いることによるチップ内のクロストーク低減な ど、その他のクロストーク低減技術と組み合わせることで、さらなる小型化の可能性もあ る。



図 5.2.3 三次元配線構造ワイヤ接続の接続部クロストーク特性



図 5.2.4 RF ビアありフリップチップ接続の接続部クロストーク特性



図 5.2.5 RF ビアなしフリップチップ接続の接続部クロストーク特性

以上の内容から、今後の展開は8~10 チャネル以下のアレイデバイスを光源とし、RF ビ アなしフリップチップ接続技術を用いることで、小型、低消費電力な1Tbit/s級の光送信モ ジュール実現が期待される。

## 本論文に関する発表

論文リスト

- <u>Shigeru Kanazawa</u>, Takeshi Fujisawa, Akira Ohki, Hiroyuki Ishii, Nobuhiro Nunoya, Yoshihiro Kawaguchi, Naoki Fujiwara, Kiyoto Takahata, Ryuzo Iga, Fumiyoshi Kano, and Hiromi Oohashi, "A compact EADFB laser array module for a future 100-Gbit/s Ethernet transceiver," Journal of selected topics in Quantum Electronics, vol. 17, no. 5, pp. 1191-1197, Sep. 2011. (Invited paper)
- Shigeru Kanazawa, Takeshi Fujisawa, Nobuhiro Nunoya, Akira Ohki, Kiyoto Takahata, Hiroaki Sanjoh, Ryuzo Iga, and Hiroyuki Ishii, "Ultra-Compact 100GbE transmitter optical sub-assembly for 40-km SMF transmission," Journal of Lightwave Technology, vol. 31, no. 4, pp. 602-608, Feb. 2013.
- 3. Shigeru Kanazawa, Takeshi Fujisawa, Nobuhiro Nunoya, Akira Ohki, Kiyoto Takahata, Hiroaki Sanjoh, Ryuzo Iga, and Hiroyuki Ishii, "Compact flip-chip interconnection 112-Gbit/s EADFB laser array module with high eye-mask margin," Journal of Lightwave Technology, vol. 32, no. 1, pp. 115-121, Jan. 2014.
- Shigeru Kanazawa, Takeshi Fujisawa, Akira Ohki, Kiyoto Takahata, Hiroaki Sanjoh, Ryuzo Iga, and Hiroyuki Ishii, "Compact flip-chip interconnection 8 x 50-Gbit/s EADFB laser array module for 400-Gbit/s transceiver," Electronics Letters, vol. 50, no. 7, pp. 533-534, Mar. 2014.
- 5. <u>Shigeru Kanazawa</u>, Toshio Ito, Tomonari Sato, Ryuzo Iga, Wataru Kobayashi, Kiyoto Takahata, Hiroaki Sanjoh, and Hiroyuki Ishii, "Flip-chip mounted 25.8-Gb/s directly modulated InGaAsP DFB laser with Ru-doped semi-insulating buried heterostructure," IEICE Electronics Express, vol.12,

no.1, pp.1-4, Dec. 2014.

- Shigeru Kanazawa, Takeshi Fujisawa, Hiroyuki Ishii, Kiyoto Takahata, Yuta Ueda, Ryuzo Iga, and Hiroaki Sanjoh, "High-speed (400 Gb/s) eight-channel EADFB laser array module using flip-chip interconnection technique," Journal of Selected Topics in Quantum Electronics, vol.21, no.6, 1501106, Nov/Dec. 2015.
- Shigeru Kanazawa, Takeshi Fujisawa, Kiyoto Takahata, Toshio Ito, Yuta Ueda, Wataru Kobayashi, Hiroyuki Ishii, and Hiroaki Sanjoh, "Flip-Chip interconnection lumped-electrode EADFB laser for 100-Gb/s/λ transmitter," Photonics Technology Letters, vol.27, no.16, pp.1699-1701, Aug. 2015.
- 8. <u>Shigeru Kanazawa</u>, Takeshi Fujisawa, Kiyoto Takahata, Yuta Ueda, Hiroyuki Ishii, Ryuzo Iga, Wataru Kobayashi, and Hiroaki Sanjoh, "Flip-chip interconnection technique for beyond 100-Gbit/s (4 x 25.8-Gbit/s) EADFB laser array transmitter," Journal of Lightwave Technology, DOI: 10.1109/JLT.2015.2462728, 2015. (Invited paper)
- 9. <u>Shigeru Kanazawa</u>, Wataru Kobayashi, Yuta Ueda, Takeshi Fujisawa, Kiyoto Takahata, Tetsuichiro Ohno, Toshihide Yoshimatsu, Hiroyuki Ishii, and Hiroaki Sanjoh, "30-km error-free transmission of directly modulated DFB laser array transmitter optical sub-assembly for 100-Gbit/s application," Journal of Lightwave Technology, DOI: 10.1109/JLT.2016.2520942, 2016.

## 国際学会

 <u>Shigeru Kanazawa</u>, Takeshi Fujisawa, Akira Ohki, Hiroyuki Ishii, Nobuhiro Nunoya, Yoshihiro Kawaguchi, Naoki Fujiwara, Kiyoto Takahata, Ryuzo Iga, Fumiyoshi Kano, and Hiromi Oohashi, "Low-voltage operation of 100-Gbit/s EADFB laser array module," The 22nd IEEE International Semiconductor Laser Conference (ISLC), Japan Kyoto, TuC2, Sep. 2010.

- 2. <u>Shigeru Kanazawa</u>, Takeshi Fujisawa, Nobuhiro Nunoya, Akira Ohki, Kiyoto Takahata, Hiroaki Sanjoh, Ryuzo Iga, and Hiroyuki Ishii, "Extremely small-form 100GbE transmitter optical sub-assembly for future inter data center cloud networks," OFC, USA, PDP5B.8, Mar. 2012.
- 3. Shigeru Kanazawa, Takeshi Fujisawa, Kiyoto Takahata, Akira Ohki, Ryuzo Iga, and Hiroyuki Ishii, "Low crosstalk and high modulation bandwidth 100GbE optical transmitter using flip-chip interconnects," The 25th International Conference on Indium Phosphide and Related Materials (IPRM), Japan Kobe, TuD3-2, May. 2013.
- 4. Shigeru Kanazawa, Takeshi Fujisawa, Kiyoto Takahata, Hiroaki Sanjoh, Ryuzo Iga, and Hiroyuki Ishii, "8 x 50-Gb/s simultaneous operation of EADFB laser array using flip-chip interconnection technique," The 24th International Semiconductor Laser Conference (ISLC), Spain, MD6, Sep. 2014.
- Shigeru Kanazawa, Takeshi Fujisawa, Kiyoto Takahata, Hiroaki Sanjoh, Ryuzo Iga, Yuta Ueda, Wataru Kobayashi, and Hiroyuki Ishii, "400-Gb/s operation of flip-chip interconnection EADFB laser array module," OFC, USA, Tu3l.1, Mar. 2015. (Invited talk)
- 6. Shigeru Kanazawa, Takeshi Fujisawa, Kiyoto Takahata, Ryuzo Iga, Hiroyuki Ishii, and Hiroaki Sanjoh, "Low-crosstalk operation of 400-Gbit/s flip-chip interconnection EADFB laser array module," International Nano optoelectronics Workshop (iNow), Japan Tokyo, ThP15, Aug. 2015.

国内学会

- 金澤慈,大木明,伊藤敏夫,伊賀龍三,佐藤具就,石井啓之,近藤康洋,岡田顕,"半 絶縁基板上 1.3µm 帯 DFB レーザ,"電子情報通信学会 2009 年総合大会, C-4-33, Mar. 2009.
- 金澤慈,大木明,伊藤敏夫,伊賀龍三,佐藤具就,石井啓之,岡田顕,大橋弘美,"直接変調 DFB レーザのフリップチップ実装に関する研究,"電子情報通信学会 2009 年ソサイエティ大会, C-4-17, Sep. 2009.
- 金澤慈,大木明,伊藤敏夫,伊賀龍三,佐藤具就,石井啓之,大橋弘美,"差動駆動直 接変調 DFB レーザによる 25Gb/s 動作," 電子情報通信学会 2010 年総合大会, C-4-27, Mar. 2010.
- 金澤慈,大木明,伊藤敏夫,伊賀龍三,佐藤具就,石井啓之,大橋弘美,"フリップチ ップ実装対応直接変調 DFB レーザ," 2010 年電子情報通信学会 LQE 研究会, LQE2010-60, Aug. 2010.
- 金澤慈,藤澤剛,布谷伸浩,石井啓之,川口悦弘,大木明,藤原直樹,高畑清人,伊 賀龍三,狩野文良,大橋弘美,"100GbE 用 EADFB レーザアレイモジュールの低 電圧動作,"電子情報通信学会 2010 年ソサイエティ大会, C-4-3, Sep. 2010.
- <u>金澤慈</u>,布谷伸浩,藤澤剛,大木明,高畑清人,伊賀龍三,石井啓之, "100GbE 用 EADFB レーザアレイの高出力化," 電子情報通信学会 2011 年ソサイエティ大会, C-4-21, Sep. 2011.
- **金澤慈**,藤澤剛,大木明,石井啓之,"高速変調 EADFB レーザのフリップチップ実装,"電子情報通信学会 2012 年総合大会, C-4-5, Mar. 2012.
- 金澤慈,布谷伸浩,藤澤剛,大木明,高畑清人,三条広明,伊賀龍三,石井啓之, "100GbE 用次世代トランシーバ向け超小型 TOSA," 電子情報通信学会 2012 年ソ サイエティ大会, C-4-9, Sep. 2012. (招待講演)
- 9. 金澤慈,藤澤剛,伊藤敏夫,柴田泰夫,大木明,石井啓之,"SOA を用いた4 レーン

一括増幅による 100GbE 用 TOSA の高出力化,"電子情報通信学会 2013 年総合 大会, C-4-35, Mar. 2013.

- <u>金澤慈</u>,藤澤剛,高畑清人,大木明,伊賀龍三,石井啓之,"フリップチップ実装 EADFB レーザアレイモジュールの低クロストーク・広帯域動作," 2013 年電子情 報通信学会 LQE 研究会, LQE2013-33, Aug. 2013.
- <u>金澤慈</u>,藤澤剛,高畑清人,大木明,伊賀龍三,石井啓之,"フリップチップ接続
   EADFB レーザアレイモジュールの 28 Gbit/s×4 Ch 動作,"電子情報通信学会
   2013 年ソサイエティ大会, C-4-14, Sep. 2013.
- 12. 金澤慈,山田英一,郷隆司,菊池順裕,柴田泰夫,伊賀龍三,神徳正樹,石井啓之, "空間光学系偏波合波器を用いた半導体 DP-QPSK 変調器モジュール,電子情報通 信学会 2014 年総合大会, C-4-9, Mar. 2014.
- 13. <u>金澤慈</u>,藤澤剛,高畑清人,三条広明,伊賀龍三,石井啓之,"フリップチップ接続
   EADFB レーザアレイモジュールの 50Gb/s x 8Ch 動作,"電子情報通信学会
   2014 年ソサイエティ大会, C-4-1, Sep. 2014.
- 14. <u>金澤慈</u>,藤澤剛,高畑清人,三条広明,伊賀龍三,石井啓之,"フリップチップ接続 技術を用いた 50Gb/s x 8Ch EADFB レーザアレイ," 2014 年電子情報通信学会 LQE 研究会, LQE2014-100, Oct. 2014. (招待講演)
- 15. 金澤慈,上田悠太,高畑清人,石井啓之,三条広明,"フリップチップ接続技術を用いた EADFB レーザモジュールの周波数応答特性の平坦化,"電子情報通信学会 2015年ソサイエティ大会, C-4-14, Sep. 2015.
- 16. 金澤慈,藤沢剛,高畑清人,伊藤敏夫,上田悠太,小林亘,石井啓之,三条広明,"フ リップチップ接続 EADFB レーザモジュールの 100Gbit/s/λ動作," 2015 年電子情 報通信学会 LQE 研究会, LQE2015-91, Oct. 2015.

## 謝辞

本論文をまとめるにあたり、ご指導賜りました小山二三夫教授に深く感謝いたします。 また、本論文をまとめるにあたり、有益なご助言を賜りました浅田雅洋教授、植之原裕行 教授、渡辺正裕准教授、宮本智之准教授に深く感謝いたします。

本研究は、筆者が日本電信電話株式会社(NTT)における研究・開発業務の一環として担当 したものであり、多くの方々にご指導、ご協力いただきました。入社時、指導者として、 実装についての基礎知識を含め、あらゆる面でご指導、ご協力いただいた、大木明氏に深 く感謝します。グループリーダとして、本研究の方向性等をご議論いただいた、加藤和利 氏、岡田顕氏、大橋弘美氏、石井啓之氏、三条広明氏に感謝します。また、デバイス設計 の立場から、ご指導、ご協力いただいた、藤澤剛氏に感謝します。最後に、本研究を遂行 する上でご協力、ご議論いただいた、旧 NTT フォトニクス研究所、NTT デバイスイノベ ーションセンタ、NTT 先端集積デバイス研究所の皆様に感謝します。