

論文 / 著書情報
Article / Book Information

題目(和文)	デジタルプリディストーションによるRF電力増幅器の非線形補償方式の研究
Title(English)	A study on RF power amplifier linearization using digital predistorters
著者(和文)	高野健
Author(English)	Takeshi Takano
出典(和文)	学位:博士(工学), 学位授与機関:東京工業大学, 報告番号:甲第8129号, 授与年月日:2010年6月30日, 学位の種別:課程博士, 審査員:荒木 純道
Citation(English)	Degree:Doctor (Engineering), Conferring organization: Tokyo Institute of Technology, Report number:甲第8129号, Conferred date:2010/6/30, Degree Type:Course doctor, Examiner:
学位種別(和文)	博士論文
Type(English)	Doctoral Thesis

デジタルプリディストーションによる RF 電力増幅器の
非線形補償方式の研究

A study on RF Power Amplifier Linearization
Using Digital Predistorters

高野 健

2010年5月

<目次>

第1章 緒論	6
1.1 研究の背景	6
1.1.1 電力増幅器の重要性	6
1.1.2 フィードフォワード型電力増幅器が出現するまで	6
1.1.3 デジタル信号処理による歪補償方式の出現	7
1.1.4 デジタル信号処理による基地局用広帯域歪補償方式の研究	9
1.1.5 新たな課題の出現、メモリ効果	10
1.1.6 メモリ効果の評価法の研究	10
1.1.7 移動機と基地局用電力増幅器の差異	10
1.2 研究の目的	11
1.2.1 非線形補償方式の分類	11
1.2.2 狭帯域方式でのデジタルプリディストーション方式の研究の課題と克服 ..	11
1.2.3 広帯域方式でのデジタルプリディストーション方式の研究の課題と克服 ..	11
1.2.4 メモリ効果の原因の考察とその評価手法、克服手段の提案	12
1.3 本論文の概要と構成	12
1.4 記号の定義	15
第2章 歪補償技術に関する一般論と、デジタルプリディストーションの 位置づけ	17
2.1 非線形歪補償技術の分類と概要	17
2.1.1 フィードバック型	18
2.1.1.1 RF 直接フィードバック	18
2.1.1.2 包絡線フィードバック	19
2.1.1.3 極座標フィードバック	19
2.1.1.4 直交座標フィードバック	19
2.1.2 フィードフォワード型	20
2.1.3 プリディストーション型	21
2.1.3.1 RF プリディストーション	21
2.1.3.2 デジタルプリディストーション	21
2.1.4 その他の方法 (LINC)	23
2.2 TDMA/FDD 狭帯域デジタル移動通信方式 (PDC) 用アナログ方式 (アナログカルテシアン方式 (CFB 方式)) の研究	25
2.2.1 背景	25
2.2.2 アナログカルテシアン方式の課題	25
2.2.3 アナログカルテシアン方式の課題の克服	26
2.2.4 SL-CFB の動作原理と回路構成	27
2.2.5 ループ制御タイミング	27
2.2.6 EPS 制御回路	29

2.2.7	ループ応答特性	29
2.2.8	実験結果.....	30
2.2.9	まとめ	32
2.2.10	デジタルプリディストーション型リニアライザに至るまでのアナログカル テシアンの意味.....	33
2.3	各種方式の比較.....	34
第3章	狭帯域歪補償技術に関する研究.....	35
3.1	デジタルプリディストーションの導入	35
3.2	直交座標デジタルプリディストーション歪補償方式の研究.....	35
3.2.1	時代背景.....	36
3.2.2	本章のあらまし	36
3.2.3	直交座標デジタルプリディストーション歪補償方式の構成と設計.....	37
3.2.4	本方式の試作に用いた GaAs FET 電力増幅器.....	38
3.2.5	直交座標デジタルプリディストーション歪補償方式の試作実験結果	39
3.2.6	結論.....	40
3.3	極座標型方式の研究	41
3.3.1	極座標型プリディスタータに至るまでの研究経緯	41
3.3.2	移動機用電力増幅器の研究 (バーストモード)	42
3.3.2.1	序論.....	42
3.3.2.2	バーストモード移動機用リニアライザ方式のデザイン	44
3.3.2.3	高速収束型リニアライザ系の設計.....	45
3.3.2.4	プリアンブル期間の校正シーケンス	47
3.3.2.5	直交変復調器の不完全性が ACLR に及ぼす影響のシミュレーション	50
3.3.2.6	極座標型リニアライザの特性のシミュレーション	51
3.3.2.7	実験結果.....	53
3.3.2.8	結論.....	56
3.3.2.9	リニアライザが機能しない現象の例 (熱メモリ効果との遭遇)	56
第4章	広帯域歪補償技術に関する研究.....	57
4.1	序論	57
4.2	本プリディスタータ型歪補償方式の基本原理.....	58
4.3	電力増幅器の具体例	59
4.4	計算機シミュレーション	59
4.5	実験とシミュレーションの結果.....	59
4.5.1	振幅の一次傾斜の場合	60
4.5.2	振幅の余弦型偏差の場合	62
4.5.3	位相の周波数特性に一次傾斜 (遅延時間差) がある場合	63
4.6	電力効率と ACLR.....	63
4.7	むすび.....	64

4.8	実用化例	65
第5章	メモリ効果に関する研究	66
5.1	メモリ効果についての一般論	66
5.1.1	メモリ効果と電力増幅器の研究開発の歴史	66
5.1.2	メモリ効果の定義	68
5.1.3	メモリ効果のある RF アンプの振る舞い	68
5.1.4	DPD システムがメモリ効果に対して弱い理由	69
5.1.5	メモリ効果の原因の分類	71
5.1.5.1	熱によるメモリ効果	71
5.1.5.2	チャネルトラップによるメモリ効果	72
5.1.5.3	バイアス回路によるメモリ効果	73
5.1.6	メモリ効果のモデル化	73
5.1.6.1	メモリ効果モデルの分類	73
5.1.6.2	メモリ効果のモデルの二つ (ブラックボックス型、物理型) の流れ ..	75
5.1.6.3	二つのモデル (ブラックボックス型モデルと EB モデル) の関係	78
5.2	高電圧デバイスによるメモリ効果に関する研究 (動作電圧の異なる化合物半導体デ バイスのデジタルプリディストーション型 W-CDMA 共通増幅器における、歪抑 圧効果の実験的比較考察)	79
5.2.1	序論	79
5.2.2	本論で用いたデジタルプリディストーション方式の原理	80
5.2.3	電力増幅器の構成とバイアス回路	81
5.2.4	実験	82
5.2.4.1	GaAs FET ($V_{op}= 12v$) の ACLR の測定	82
5.2.4.2	GaN HEMT ($V_{op}= 50V$) の ACLR の測定	83
5.2.5	考察	84
5.2.6	結論	84
5.3	メモリ効果のモデル化と評価法の研究 (RF 電力増幅器のメモリ効果の原因を明ら かにするための効率的でシンプルな位相確定手法の提案)	85
5.3.1	序論	85
5.3.2	EB モデルにおける時間領域表現の導出	86
5.3.3	PA の出力エンベロープの測定 (複素 IMD の測定)	89
5.3.3.1	基準信号 (レファレンス信号)	91
5.3.3.2	測定された複素 IMD の処理	96
5.3.3.3	実測値と予想値との比較	100
5.3.4	結論	102
5.4	CAD によるシミュレーションの試み	103
5.4.1	基本パラメータのシミュレーション	103
5.4.2	ヒステリシスのシミュレーション	105
5.4.3	IMD のシミュレーション	106

5.4.4	今後の課題	108
5.5	メモリ効果に対する一般的対策の考察	108
第6章	結論と今後の課題	109
6.1	結論	109
6.1.1	概説	109
6.1.2	本研究論文の具体的成果	110
6.2	今後の課題	111
第7章	付録	112
7.1	付録A 式(5-15a)～(5-15c)式の導出	112
7.2	付録B 基準信号の導出の補足	119
7.3	付録C PAモデルの修正(6次の成分を考慮)	120
7.4	付録D 複素IMDの測定法(過去の論文との比較)	121
7.4.1	レファレンス発生器を用いる方法[187][188][189][191][194]	121
7.4.2	信号を注入する方法	123
7.4.3	複素IMD測定法(本方法、レファレンス発生器法、注入法)の比較	124
7.5	付録E 式(5-30)の第3項の意味の補足説明	125
参考文献		127
謝辞		142
本研究に関する研究業績		142

第1章 緒論

1. 1 に研究の背景、1. 2 に研究の目的、1. 3 に本論文の概要と構成を述べる。1. 1 では、歴史的背景を述べながら本研究が開始された背景について説明する。1. 2 には本研究の目的について簡潔に実用化例を示しながら説明する。1. 3 には視覚的にわかりやすく本論の構成を述べ、概要の説明としている。

1.1 研究の背景

本研究の背景について、1. 1. 1 に一般的な電力増幅器の重要性について説明する。次に1. 1. 2 にてフィードフォワード型電力増幅器が出現してくるまでの背景を、セルラー方式の歴史的変遷を説明しながら述べる。1. 1. 3 で何故にデジタルプリディストーション型が出現し、フィードフォワード型から置き換わっていったかを述べる。1. 1. 4 においては、デジタルプリディストーション型が実用化されるにいたった背景を述べる。1. 1. 5 では、これらプリディストーション型電力増幅器に潜在する課題（メモリ効果）について述べる。1. 1. 6 では、メモリ効果に対する説明を述べる。最後に1. 1. 7 にて移動機用と基地局用の電力増幅器の差異についても述べる。

1.1.1 電力増幅器の重要性

ワイアレスシステムは最近に至るまで世界的に急速に拡大し続けている。ワイアレスシステムには、衛星通信システム、固定マイクロ回線システム、移動通信システム、無線 LAN システム、放送システム、レーダシステム、防衛システムなど多種多様なシステムが存在している。これらの無線通信システムのほとんどの装置において電力増幅器は必須の装置であり、特に移動通信システム（更に言えばセルラーシステム）においては全世界的に普及してきており、無線基地局、移動端末の数も拡大し続けており、使用される電力増幅器の数量は膨大な数に及ぶ。更にモバイルインターネットの急速な進展の故、一人当たりのデータトラフィックが増大し続けており、無線基地局の電力増幅器の出力電力は増大してゆく傾向が続いている。一方限られた周波数資源を多数の加入者が使用することから、増幅器の歪の存在はシステム容量を減少させるため、歪は極力少なくなければならず、高い線形性が要求される。このため増幅器のバックオフ量は大きくせざるを得ず、電力増幅器の効率はこれに伴い低く抑えられることになる。このため無線基地局への多大な消費電力を強いることになり、ランニングコストの上昇、無線基地局の建設費の上昇を引き起こすことにもなる。従って、電力増幅器の電力高効率化は非常に重要な開発アイテムである。又、電力効率向上と線形性向上は互いに矛盾する命題であることから、非常に難しい開発課題であると言える。

1.1.2 フィードフォワード型電力増幅器が出現するまで

電力増幅器の効率向上には多くの手段が存在する。例えば RF 回路の工夫、DCDC コンバータの効率向上の工夫、トランジスタデバイスの工夫、ベースバンドにおけるデータクリッピング(PAPR 削減)の工夫、歪補償技術の工夫などである。歪補償方式についての研究開発は移動通信よりもむしろマイクロ波多重通信方式や、衛星搭載機器における研究が先行していた。この分野では、増幅器の歪が隣接チャネルに漏洩し、加入者容量を減ずることを防ぐ目的も

あったが、歪によるコンステレーションの劣化(EVM の劣化の意味)による伝送歪を防ぐ意味も大きかった。この分野における歪補償技術には数多くの研究成果が発表されている。アナログ的に逆歪特性を持たせて歪をキャンセルする方式[1][3][4][5][8][9][10][18][33][63][77][78]、更にフィードフォワードと組み合わせる性能向上を図る方式[6]なども開発された。92年に提案された[22]は、歪素子はアナログであるが、この値を制御するのにLUT(Look up table)を用いており、デジタルとアナログの折衷型といえる方式が現れてきた。又TWTや、FET素子などのデバイスごとにその保有する歪特性が異なることも見いだされ、各種の比較結果も発表されている[2]。デバイスの非線形モデルを導出する試み[7]や、低歪特性を持つ素子を使用した電力増幅器の開発[11]もなされた。又、FETのゲート容量の非線形性を、ダイオードを挿入することにより歪特性を改善する手段なども考案された[62][71]。一方、受信側からフェーディング情報を受け取り、この情報を元にプリディストーションをかけるという、システム依存型の補償方法も提案された[12]。更に、ハイブリッド回路を利用し、RF帯でのリニアライザを形成した例[30]などもある。あるいは振幅、位相を別々に入出力比較をし、逆変調をかけて歪補償する方式[38][50]なども提案された。又アナログフィードバックによるネガティブフィードバックによる歪補償方式が種々考案された[34][35][40][41][44][59]が、ループ帯域を広く取ることができず、狭帯域通信システム用の移動機用の簡易なリニアライザにのみ実用化された。非常に多くのアナログプリディストーションが研究されたが、この方法では歪抑圧効果があまり大きくできないことが90年代になってようやく認知されてきた。(しかしながらその簡易な形式から最近に至るまで種々の報告[115]は続けられてはいる)

移動通信における歪補償方式については通信方式との関連性が強く、移動通信の世代の変遷(第1世代FMアナログ(1979~)、第2世代デジタル(1993~)、第3世代W-CDMA(2001~))に伴い、その形式も大きく変遷してきた。第1世代では周波数利用効率よりも、装置コストの観点から電力増幅器の効率が最大であるFMアナログ方式が選ばれた。(通信方式がFMであることから振幅が一定である為、アンプはC級動作が可能で60%程度の高効率が楽に得られた)。時代は第2世代へと推移し、ダイナミックチャネルアサインの考え方が出現した。急激に携帯電話の加入者が増大したため、周波数利用効率を最大に優先してシステム設計がされたためである。この為、装置の電力増幅器は共通増幅化されることとなった。フィードフォワード型のみが、非常に厳しい隣接漏洩電力比の仕様にミートすることができた[20][21][24][25][26][37][48]。しかしその複雑な構成の為、電力効率が低下し、第1世代の10分の一程度(約6~8%)となってしまった(ただし、FF型の効率を向上させる試み、更なる性能向上の研究開発やアナログ型方式については多数報告[47][49][52][54][64][73][78][90][92][93][94][95][96]されている)。しかしながらこの方式の非常に高い歪抑圧効果が広く認知され、第2世代セルラー無線基地局のデファクトスタンダードとなり、全世界を席捲することとなった。第2世代の無線基地局のほぼ100%に使用され、更に現在の第3世代方式の無線基地局の普及期の頃に多く使用されていた。

1.1.3 デジタル信号処理による歪補償方式の出現

一方デジタル信号処理による歪補償方式の研究も早くから始まっていた(1980年代中ごろから)。この方式の基本構成としてはベースバンド部、デジタルアナログ変換部、RF部、サ

ンプル部という簡単な構成で実現可能なことから、小型低消費電力化に対する将来性が注目されていた。デジタル信号処理型の線形補償装置の実現のためには以下の3種の要素が必須である。それは①デジタル・アナログを相互に変換する装置 (A/D、D/A)、②デジタル信号処理部、③非線形補償処理のための方式部分の3要素である。①についてはビデオ CODEC 等の進歩に伴い、サンプル速度およびビット精度が急速に進歩、向上していた。②については半導体の微細加工技術が急速に進歩し、DSP、ランダムロジック回路、RAM 等の論理回路の低価格化、大規模化、低消費電力化が進んでいた。③についても直交座標系、極座標系の数多くの研究がなされた。デジタル信号処理による歪抑圧については、マイクロウェーブ多重回線中継器用電力増幅器において始まった。この方式の実用化例としてポストディストーション型が 89 年に提案されている [16]。

デジタルプリディストーション方式による歪補償の研究報告が始まったのは 89 年の永田 [13]、箕輪 [14] による。[13] では、入出力の比較をする場合、遅延時間差が ACLR の劣化を引き起こすことを指摘し、自動的に遅延時間調整を行う方式を提案し、実際に試作もしている [15]。一方 Cavers は 90 年に歪補償 LUT (Look Up Table) を極座標型にして、収束時間およびメモリ量を大幅に削減した [19]。メモリ削減は、デジタルプリディストーション方式の実用化では非常に重要なテーマであり、多くの努力がなされ、小振幅の場合のメモリを削除する方式などが考案された [23] [32]。又、歪をサンプルする手段として、直接出力波形を複素的にサンプルするのではなく、帯域外の歪をフィルタにて抽出し、この歪エネルギーが最低になるように制御する手段も考案された [28]。この手段は高速 A/D が不要になるため、簡易な方法であった。しかし、歪抑圧効果としては小さいものしか得られなかった。92-96 年には、デジタルプリディストーションの歪抑圧量が、直交変調器の不完全性により劣化する事実が報告されている [31]。又これらを改善する手法も提案された [36] [55] [56] [57]。又デジタルプリディストーションにおけるフィルタと ACLR の関係についての考察も報告 [39] された。更に、簡易化のため、帰還なしで、ROM のみによるデジタルプリディストーションを行った例の報告 [42]、適応制御をしなかった場合の劣化の報告 [75]、送信電力に応じた LUT の切り替え手段の報告 [76] などもある。又シンボル間に信号を挿入し、ACLR 改善を図った例も報告 [45] されている。更に、振幅と位相を別々に補償し、補償係数は多項式を使った逆特性でプリディストーションする例 [46] も報告された。又振幅方向の分解能を、不等間隔にした方が良い結果が得られる (ACLR が数 dB 良い) と言った報告 [65]、間引きによるメモリ削減手法等の報告 [66] もされた。97 年になり、プリディストーションの LUT を形成する方法として、補償すべき電力増幅器の直前の信号と直後の信号を比較して、LUT のデータを作成するが、増幅器直後の信号のサンプルに歪を加えることにより比較信号が小さくなるように歪を加え、出来上がった歪関数を、プリディストーション LUT にコピーするという手段が出現した [67]。インダイレクトレーニングアーキテクチャと命名された手段である。サンプルの手段にも各種工夫があることが示されたといえる。

最初のデジタル信号処理による実用化は、1990 年代中ごろに狭帯域デジタルシステムにて実現した [60] [68]。特に RF 周波数が低い場合、フィードフォワード型に比較したメリットはその小型さにあった。フィードフォワード型の必須の部品である、方向性結合器などは RF 周波数が低い場合、非常に大型になってしまうからであった。Larsen 等は 96 年に直交変調器の不完全性を修正する回路を仕込んだデジタルプリディストーション LSI の報告 [51] をして

いる。Ernesto 等は、アンプの直前と直後の信号を比較して LUT を作成する方式を提案[53]し、収束時間を短縮した。このタイプはその後多くの報告[61][72]がされている。Matsuoka らは 12.5kHz セパレーションの狭帯域システムにて実用化した例を報告[58]している。又、細かい性能向上に関する各種の報告も多い。たとえば振幅方向の LUT の分解能について、間隔の区切り方に最適値があるといった報告[80]もされた。

当然セルラー方式（第 2 世代：日本では PDC 方式）の共通増幅器についてもデジタル化への努力がなされたが、補償しなければならない帯域が非常に広く（例としてトータル帯域 60MHz=20MHz（通過帯域）× 3（歪補償帯域））非常に厳しい隣接漏洩電力比（-60dB 以下）を達成するためには A/D、D/A のサンプル速度、ビット精度が不足し、フィードフォワード型と比肩すべき特性を有するものを実用化出来るまでには至らなかった。

1.1.4 デジタル信号処理による基地局用広帯域歪補償方式の研究

1990 年中ごろから第 3 世代方式の開発が盛んになった。標準化機関として 3GPP が結成され、広範に仕様が検討された。通信方式は W-CDMA 方式が最終的に選択され、基地局送信信号の隣接チャンネル漏洩電力比（ACLR: Adjacent Channel Leakage Power Ratio）についても規定された。その値は隣接-45dB、次隣接-50dB であった。この値は第 2 世代方式の PDC に比較して 10dB 程度緩和されている。この理由は CDMA が逆拡散処理利得を持つことによる。この緩和が電力増幅器の歪補償方式のデジタル化の実現に寄与した一因と言える。一方 A/D、D/A、特に A/D の進歩は著しく 120M サンプル/秒、14 ビットという高速、高精度のものもモノリシックにて入手可能となってきた。又半導体の微細加工技術は 0.18 μ まで進歩し、数 Mgate 規模の SoC (System on Chip) も使用可能となり、複雑で、大規模なデジタル信号処理回路も収容可能となってきた。98, 99 年頃から、以上の各素子の進歩を背景として、広帯域におけるデジタルプリディストーションの可能性が開けてきたことから、多くの研究がなされ、広帯域による諸問題の報告や、解決法の報告がされるようになった。特にスペクトラムの非対称性に注目した報告をしたのが[69][70]である。A/D、D/A の速度が不十分である場合には、直接的に入出力の複素信号ベクターを比較するのは、困難であるため、出力側の帯域外の歪を狭帯域フィルタにて掃印する形でサンプルし、入力側に挿入したプリディストータのパラメータを、歪が最小になるように摂動によって最適化するような手段も考案された[74]。又、LUT の補償係数を求める手段として、ニューラルネットワークを使用して学習する方式も 99 年に考案された[81]。入出力の比較についても、相互相関を取り、この値が最小になるようにプリディストーションする手段なども同年に考案されている[83]。一方量子化による EVM の誤差、入出力比較をする場合の遅延時間差の影響なども報告されるようになった[84]。

又、対象とされるシステムについて、N-CDMA、W-CDMA、と推移し、99 年ごろからは OFDM を対象とした報告も発表されるようになってきた[85]。

更に多くの回路方式の工夫、調査[87][88][89][97]により、当初開発が困難であると見られていたセルラー方式用デジタル信号処理型共通増幅器は、2000 年代初頭に W-CDMA において初めて実用化された。フィードフォワード方式に比べ、電力効率はほぼ 2 倍にまで向上させることができた。移動端末においてもリニアライザがインストールされた IC の開発例[91]が報告されるようになった。

1.1.5 新たな課題の出現、メモリ効果

電力増幅器の開発過程において、スペクトラムの非対称性が現れることは経験的に知られていた[27]。これらは、初期の頃は、バイアス回路を入力エンベロープに従って適応的に変化させ、効率向上を図るといった研究[29]がされていたが、このような開発過程にて見出されてきたものと考えられる。他方非線形補償方式によっては非対称性が顕著なアンプについては歪抑圧効果が得られないといった報告も出始めてきた。これらの原因についてはメモリ効果が疑われるようになった。メモリ効果の原因としては、帯域が狭いシステムにおける歪抑圧効果を劣化させる熱メモリ効果[27]がある。次にバイアス回路の周波数特性が引き起こすものがある。これは、デバイスの偶数次歪がドレイン電流にエンベロープ成分を復調せしめ、この電流が電源回路（バイアス回路）のインピーダンスにより、電圧に変換され、ドレイン電流を再変調するメカニズムにより説明出来る。

近年、高効率の電力増幅器が、無線基地局全体の建設コスト削減に非常に大きく寄与することが知られてきており（バックアップ電源などを含めたトータルコスト）、電力増幅器の効率競争が激しくなっている。このため RF アンプの高効率化の研究開発が活発化してきており、ドハーティ型、LINC 型などの RF 回路の工夫と並び、ドレイン電圧をエンベロープに従って適応的に変化させる DVC (Drain Voltage Control) 方式などの開発が進展している。このことにより、デバイスの電流変化率（電流のダイナミックレンジ）が大きくなり、メモリ効果がより強く発生する原因になっている。DVC においては、DC アンプ（エンベロープアンプ）の高効率化のため、PWM 化も検討対象であるが、これらの雑音除去の為にフィルタも大きなメモリ効果を引き起こす要因となる。

これらの問題についての現象の理解、克服手段については現在研究過程にあり、我々の今後の課題である。5 章にて詳述している。

1.1.6 メモリ効果の評価法の研究

メモリ効果の有無、あるいは、メモリ効果の強さというものを定量的に評価出来れば、歪補償方式の研究に大いに寄与することが出来る。5 章では、複素 IMD を測定することにより、この定量的評価（副次的に言えば、メモリ効果の発生原因を突き止めることに繋がる）を試みた。ここで初めて簡易ながら、非常に正確に（高精度にて）評価できる手段を提案する。これにより、バイアス回路と発生する IMD の関係が明らかになり、メモリ効果に対する新たな知見が得られた。

1.1.7 移動機と基地局用電力増幅器の差異

基地局用の電力増幅器と移動機用の電力増幅器の違いは、その RF 出力電力の差にある。前者は、数 10W～数 100W 程度であり、後者は、10mW～数 W 程度である。後者について、特に携帯型についてはヒューマンハザードの観点から 0.2W 程度以下に出力電力が抑えられる傾向にある。従って、非線形補償の考え方は大きく異なることになる。歪補償に投資できる消費電力は、歪補償の目的から全体の電力効率を向上せしむる範囲内に存在せねばならず、投資できる消費電力は、全体の数%から数 10%までに制限される。従って、セルラー方式における移動機用電力増幅器には、積極的な外部回路を装備した歪補償方式が実用化された例はほとんど無く、簡易な手法が用いられてきた[17]。又第 2 世代のセルラー方式から TDMA 方式が

採用されたことから、バーストモード動作が要求されるようになり、種々の工夫が必要となった。このため、デジタル信号処理では消費電力的に見合わないため、アナログ的歪補償を用い、かつバーストモードに対応できるような方式が提案された[34]。これについては2.2にて詳述する。本論では基地局用の歪補償回路を主として記述したが、移動機については、比較的大出力が必要とされる車載型について言及した。今後の趨勢としては、ピークファクタの大きい変調方式（例えばOFDMなど）については、電力効率が小さくなってしまふこと、およびデジタル回路素子（D/A, A/D, アナログ IC, ランダムロジックなど）の低消費電力化が急速に発展している背景から、移動機においても積極的歪補償方式が用いられる可能性は今後充分考えられる。

1.2 研究の目的

研究の目的を説明するため、1.2.1に過去に研究開発された非線形歪補償方式について分類を試み、デジタルプリディストーション方式の位置付けを行う。次に1.2.2にて最初に実用化された狭帯域におけるデジタルプリディストーション方式の説明を行い、実用化のための課題とその克服手段について説明を行う。1.2.3には、狭帯域では現れなかった広帯域におけるデジタルプリディストーション方式の種々の課題とその克服手段について説明し、最後に1.2.4に、今後の課題であるメモリ効果に対するアプローチについて考察する。

1.2.1 非線形補償方式の分類

デジタルプリディストーション型非線形補償方式の位置づけを説明するため、非線形補償方式全般の分類を行い、その利害得失について説明する。更に電力増幅器の歪補償方式として何ゆえにデジタルプリディストーション方式が選ばれたかについての理由を明らかにする。理由を明らかにする過程で多種の非線形補償方式の試作結果等について比較検討し、その実用化の問題点を明らかにする。

1.2.2 狭帯域方式でのデジタルプリディストーション方式の研究の課題と克服

狭帯域方式用（32kbps QPSK/TDMA 方式 RCR-STD39）の電力増幅器を例にして、デジタルプリディストーション型電力増幅器の実用化していく上での課題とその克服手段について明らかにする。この場合、移動機用の場合と基地局に応用する場合の違いについても明らかにする。

1.2.3 広帯域方式でのデジタルプリディストーション方式の研究の課題と克服

広帯域方式用（W-CDMA 方式）の電力増幅器を例にして、デジタルプリディストーション型電力増幅器の実用化していく上での課題とその克服手段について明らかにする。特に狭帯域の場合には観測されなかった現象・課題について述べ、その克服手段についても明らかにする。

1.2.4 メモリ効果の原因の考察とその評価手法、克服手段の提案

メモリ効果についての分類を行い、それぞれのメカニズムを説明する。この中で、デバイスの偶数次歪による電源インピーダンスによるメモリ効果（EB モデルと命名）に注目して、そのメモリ効果としての発生メカニズムを明らかにする為に研究を進める。このためにまず高電圧デバイスがメモリ効果の対策に有利であることを実験にて検証する。更に EB モデルについて解析を行い、複素 IMD を測定することにより、メモリレス非線形係数と、メモリ非線形係数が分離出来ることを導出する。このことを実証する為、10W 程度の GaNHEMT デバイスを用いて複素 IMD を測定し、メモリ非線形係数を抽出する。その過程にて、非同期系での評価手法について新提案を行う。最後にメモリ効果を如何にして克服するかについての考察を行う。

1.3 本論文の概要と構成

本論文は、デジタルプリディストーションによる RF 電力増幅器の非線形補償方式の研究として、主としてデジタル移動通信方式に適用する場合の諸問題を実用化の観点から解明したものを中心にまとめたもので、6つの章で構成される（図 1-1 参照）。

第1章（本章）は、緒論であり論文全体の背景、目的、構成と概要を述べる。第2、3、4章は、プリディストーション方式を使用した電力増幅器システムに関するもので、第2章では、従来技術、関連技術およびデジタルプリディストーション方式の基本原理について、第3章では、デジタルプリディストーション方式を狭帯域方式に適用した実用化研究例について、第4章では、広帯域方式にデジタルプリディストーション方式を適用する際の課題について述べ、同時に実用化例を述べる。第5章は、メモリ効果の解明に関するもので、理論的側面と実験的側面から同効果の解明を試みたものである。第6章には結論を述べ、最近の研究動向を踏まえた今後の課題についても述べる。

第2章では、先ず2.1にて電力増幅器の非線形補償方式の主要な技術について分類を行いつつ概観し、本論文の各章で述べられる様々な技術の位置付けを行う。次に2.2にてデジタルプリディストーション（DPD）技術とは異なるものの、それを生み出す基礎となった、アナログカルテシアン方式について述べる。2.3にてアナログ方式の持つ本質的欠陥を克服した、直交座標型デジタルプリディストータの基本試作例について説明する。この方式は800MHz帯のPDCシステム移動機をターゲットにしたもので、I, Qチャンネルで独立して動作する直交座標帰還ループで構成され、ベースバンド信号に対して歪み補償量を加算または減算するものである。構成からすると3章にて詳述する極座標型プリディストータの前身と言える方式である。隣接チャンネル漏洩電力比の改善量から判断して、この方式による直線性の改善は、ほぼ理論限界に近づくことを確認した。

第3章では、第2章までの研究結果をベースにして、実際の運用システムに実用化した例について述べる。実用化したシステムは、狭帯域TDMA/FDDシステム（具体的には、ARIB STD-39）である。この方式は、バーストモードで動作しなければならないことから、高速な収束特性が要求されたため、2章で述べた直交座標型プリディストータに改良を加え、振幅に対する1次元の参照表（LUT: Look Up Table）で歪補償係数を構成した。この方式では、LUTの更

新に MMSE アルゴリズムを適用した点にも特徴があり、更には、プリアンブル期間中に高速で直交変調器、復調器等の較正および LUT の更新を行う点にも特徴がある。

第 4 章では、広帯域デジタル移動通信システムにデジタルプリディストーション方式を適用した場合に、新たに発生する課題（狭帯域では問題にならなかった）について述べる。回路方式は、3.2 で述べた、極座標型プリディストーション方式と基本構成は同じであるが、システムの使用帯域が広がるに従って、回路素子の周波数特性に応じて、歪補償効果を劣化させる現象があることを初めて指摘し、ACLR 特性との関連を定量的に明らかにした。

第 5 章では、従来型フィードフォワード方式ではそれほど問題にならなかったメモリ効果について考察する。まず 5.1 にてメモリ効果についての一般論を述べる。5.2 では、高出力デバイスとして、高い耐電圧を持つデバイス（GaN HEMT）を用いた場合、ACLR 特性が、低電圧デバイス（GaAs FET）に比べて優れた特性を示すことを報告する。これはすなわち、電源のインピーダンスが、メモリ効果に影響を及ぼしていることを示唆していることを示す。5.3 ではこのメモリ効果のモデルを提案し、このモデルに従って、2 信号 IMD 特性を解析し、この複素 IMD データを測定して、メモリ効果の定量表現が可能であることを示す。このとき、非同期の測定システムにおける複素データを確定する手段についても提案する。

第 6 章では、デジタルプリディストーション型電力増幅器について、全体を総括し、本論文の成果を整理してまとめる。最後に更なる高性能化を図るための手段について今後の課題を整理し、結論としている。




図 1-1 本論文の構成と各章の関係

1.4 記号の定義

ACLR	Adjacent Channel Leakage Power Ratio
A/D	Analog to Digital Converter
AM/AM	Amplitude-Amplitude Characteristics
AM/PM	Amplitude-Phase Characteristics
ATT	Attenuator
LTI	Linear Time Invariant
LUT	Look Up Table
BJT	Bipolar Junction Transistor
BPF	Band Pass Filter
CAD	Computer Aided Design
CDMA	Code Division Multiple Access
CFB	Cartesian Feed Back
D/A	Digital to Analog converter
DFT	Discrete Fourier Transform
DPD	Digital Pre-distortion
DUT	Device Under Test
DVC	Drain Voltage Control
EB Model	Even order nonlinearity and Bias impedance Model
EPS	Endless Phase Shifter
EVM	Error Vector Magnitude
FF	Feed Forward
GaN HEMT	Galium Arsenide Nitrogen High Electron Mobility Transister
GaAsFET	Galium Arsenide Field Effect Transister
HBT	Hetero Bipolar Transister
HBT	Harmonic Balance Technique
IMD	Inter Modulation Distortion
LD-MOS	Low Delay Metal Oxide Silicon
LINC	Linear amplification using Nonlinear Components
LPF	Low Pass Filter
LSB	Lower Side Band
LTE	Long Term Evolution
MMSE	Minimum Mean Square Error
RF	Radio Frequency
SL-CFB	Soft Landing Cartesian Feed Back
SoC	System On Chip
OBO	Out-put Back Off
OFDM	Orthogonal Frequency Division Multiplex
PAPR	Peak to Average Power Ratio
PD	Pre-distortion

PDC	Personal Digital Cellular
TDMA/FDD	Time Division Multiple Access / Frequency Division Duplex
QMOD	Quadrature Modulator
QDEM	Quadrature Demodulator
USB	Upper Side Band
W-CDMA	Wide-band Code Division Multiple Access
W-LAN	Wireless Local Area Network


第2章 歪補償技術に関する一般論と、デジタルプリディストーションの位置づけ

本論文では一貫してデジタルプリディストーション型リニアライザ方式を応用した電力増幅器システムについて述べる。本章では、多種多様のリニアライザ方式が存在する中で、何故にデジタルプリディストーション型リニアライザ方式が選択されねばならなかったかについて、2.1にてリニアライザ方式の分類を行いながらその理由について記述する。更に2.2においては、デジタルプリディストーション型リニアライザ方式に到達するまでに我々が経験しなければならなかったアナログ方式について述べる。この説明をする過程で、アナログ方式に比較して、デジタル方式のもつ非常に大きな潜在的利点、将来性およびアナログ方式には存在しなかった課題について述べる。2.3にて第2章の総括（各種歪補償方式の利害得失比較）を行い、本論文で追求するデジタルプリディストーション型リニアライザ方式を用いた電力増幅器システムについての位置付けを行う。

2.1 非線形歪補償技術の分類と概要

現在までに存在する主要な非線形補償方式の分類を試みると、表 2-1 の様になる。

表 2-1 非線形補償技術の分類



上記分類表に従い、順次簡単に原理、特徴をそれぞれ 2.1.1 フィードバック型、2.1.2 フィードフォワード型、2.1.3 プリディストーション型 に分類して説明する。その他の方式には LINC を挙げたが、この方式については線形化方式の特殊な方式と考えられる。この部分については2.1.4に説明する。最後に2.1.5 に上記線形化の手法の特徴をわ

かりやすく表にして比較を試みると同時に、デジタルプリディストーション方式を選択した理由を述べる。

2.1.1 フィードバック型

フィードバック制御を直接 RF 増幅器に対して行う方法とベースバンドに変換して行う方法の2通りの方法がある(中間周波に変換する方式もある)。さらに、ベースバンドで処理する方法は、包絡線で処理する方法、取り扱う座標(極座標、直交座標)形式の違いで分類される。フィードバック制御型の回路の動作は一般的に自動制御理論に従う。従って歪抑圧効果の絶対値はループ利得に比例し、歪抑圧帯域は、ループ帯域に比例する。更にループ遅延時間は全体系の安定度を決定し、遅延時間の増大は帯域外のスプリアスを増大させる要因となる。結局ループの中に用いられる直流増幅器(あるいはビデオアンプ)の遅延時間、周波数帯域などの特性に、歪抑圧効果、帯域外スプリアス発射特性、安定度などが左右されることになる。以下2.1.1.1にRF直接フィードバック型、2.1.1.2に包絡線フィードバック型、2.1.1.3に極座標フィードバック型、最後2.1.1.4にて直交座標型フィードバック型についてそれぞれ簡潔に説明を行う。特に2.1.1.4については本論文のテーマであるデジタルプリディストーション型に非常に類似したハードウェア構成であり、このアナログ直交座標型フィードバック方式すなわち、別名アナログカルテシアン型の実用化プロセスを経て、デジタルプリディストーション型リニアライザが生み出された。従ってアナログカルテシアン方式の実用化研究については2.2において詳述することとする。アナログカルテシアンと、デジタルプリディストーションの決定的違いは、アナログ方式はフィードバック制御理論に動作が支配されるのに対し、デジタルはフィードバック理論とは関係が薄いことである(LUTの形成過程では過渡的にフィードバック理論的な現象は存在する)。すなわち、LUTの形成が終了した後はLUTの存在によってアナログ的フィードバックは切断される。このことがアナログに比較して多くのメリットを生み出す源となった(しかし、メモリ効果に対しては、弱点となっている)。

2.1.1.1 RF 直接フィードバック

RF 入力に、出力の一部が直接(ベースバンド変換や周波数変換等を経由せずに)帰還する。遅延時間が安定度に影響するので、マイクロ波帯に適用するには、モノリシック化が必要となる。図2-1に示すのは最も簡易なRFフィードバックの例であり、トランジスタのエミッタ(FETであれば、ソース)に抵抗(Rと図示)を挿入したものである。図2-2に示すのは電力




図 2-1 最も簡易な RF フィードバックの例




図 2-2 一般的 RF フィードバック方式

増幅器の外部にフィードバック回路（図では回路特性を Y パラメータ表示している）を並列に挿入した例であり、発振を防ぐための注意深い設計が必要となる。一般的にこの方法では広帯域に渡って位相シフト量を一定に保つことが難しい為、広帯域システム用歪補償には適さない。

2.1.1.2 包絡線フィードバック

包絡線フィードバック方式は、RF フィードバックで問題になる遅延特性問題が緩和される。但し、増幅器に位相歪（AM/PM 特性）が存在した場合、この原因による歪劣化を補償出来ない欠点がある。歪の補償ができるのは AM/AM 歪のみである。但し、回路構成は非常に簡単となる。包絡線検出にダイオードを用いる為、回路規模が単純になるが、ダイオードの非線形が理想的でないため、歪抑圧効果はダイオードの特性以上に大きく出来ない。移動機用であり、基地局用には適さない。又移動機用であっても、デバイスの AM/PM 特性が劣悪な場合は歪特性がその原理上改善されないという問題がある。




図 2-3 包絡線フィードバックの例




図 2-4 極座標フィードバックの例

2.1.1.3 極座標フィードバック

包絡線フィードバックに加え、位相フィードバック制御を行うので、AM/PM 歪みも補償する。包絡線フィードバックと位相フィードバックは、一般に独立に行われる。

2.1.1.4 直交座標フィードバック

直交変調器の I、Q 成分に RF 増幅器の歪み成分を帰還する。I、Q 2 つのフィードバックループは、一般に独立して動作する。構成が非常に簡易な割には歪抑圧効果が大きいため、狭帯域方式の移動端末用の電力増幅器用リニアライザに多く用いられる。通信方式としては、シングル




図 2-5 直交座標フィードバックの例

キャリア型デジタル方式（例として $\pi/4$ シフト QPSK、あるいは QPSK、16QAM など）や、SSB 方式（アナログ方式）に用いられる。本方式では原信号とサンプル信号の位相差は、 ± 30 度程度以下に抑えておく必要がある。狭帯域 FDMA/TDMA 方式（PDC）に本方式を応用した試作例を 2.2 に示した。

ここで注意すべきは、何ゆえにベースバンドに落とさねばならないか？、なぜ直接 RF でフィードバックできないか？という疑問に答えておかねばならないことである。この理由としては、単位遅延量（具体的には、配線の長さ等）に対して位相回転量がベースバンドよりも RF の方が大きい（位相回転量は、周波数に比例して増大する）ことにより RF 直接フィードバックの場合、位相制御回路が必要になる為である。この位相制御回路は適応的に動作する必要があり、実用化が難しいという点があるが、今後時代の趨勢とともに実用化される可能性はある。

2.1.2 フィードフォワード型

フィードフォワード型は、主増幅器、副（または誤差）増幅器、誤差増幅器からの出力信号と主信号を加算する方向性結合器、誤差増幅器との遅延時間を合致させるための遅延線から構成される。さらに広い温度範囲に渡って安定に正確に誤差を抽出する為のループ制御回路から構成される。方向性結合器は、電力分配および合成のために用いられる。ループ制御回路は、増幅器、遅延線および方向性結合器間の振幅および位相変動量の差を自動的に取り除く働きをする。回路部品数が多いことから、他の方式に比べると大型になる欠点がある。また、副増幅器の損失や、遅延線などの損失、歪増幅器（誤差増幅器）の消費電力などを加えると、電力効率を余り高く出来ない。しかし広帯域にわたって高い歪抑圧効果を有する為、第 2 世代、第 3 世代でのセルラー方式基地局の標準的方式として広く用いられていた。更に言えば、この方式はメモリ効果に強いという特徴がある。又、低い RF 周波数に対しては、遅延線などが非常に大型化し、コスト的にも大きき的にも、不利になってしまうという問題がある。第 3 世代後半からは、電力効率が高く出来ない故に（10%程度）、市場から駆逐されてしまった。




図 2-6 フィードフォワード型リニアライザ方式の原理図

2.1.3 プリディストーション型

本章では、プリディストーション方式について説明する。2.1.3.1、2.1.3.2にてそれぞれ、アナログ型のRFプリディストーションおよび、デジタルプリディストーション方式について説明する。いずれの方式もプリディストーション方式である為、歪抑圧効果についてはRFアンプのメモリ効果の影響を受ける。




図 2-7 RF プリディストーションの例

2.1.3.1 RF プリディストーション

電力増幅器の前段にRF周波数で動作する、RF増幅器の非直線性の逆特性を与える素子(主にダイオードなど)を加えることで歪み補償を行う。逆特性を正確に作り出すことが困難であるため、歪み補償量を大きくできない。移動機に用いた例などが報告されている。

2.1.3.2 デジタルプリディストーション

デジタル技術の進展に伴って現れた新しい方式である。非線形アンプの逆特性を記憶装置に格納しておき、この逆特性と原信号を乗算器を用いて乗算し、その出力を目的の電力増幅器に入力する方式である。従って信号は必ずD/A、A/Dを介してアナログ部、デジタル部に供給される。

アナログ方式に対するデジタル方式の最大の利点は、電力増幅器システムをフィードバック理論から概略開放したことにある。アナログ方式によるフィードバックはループ内に存在する遅延時間によりシステムの安定度が左右される。デジタル方式のフィードバックループの存在意義は、時々刻々変化する増幅器の非線形逆特性を適当な時間間隔で更新するためであるが、これは一見アナログ方式のベースバンドフィードバック方式のハードウェア構成と見分けが付かない。しかしながらLUT(Look Up Table: 逆特性が格納されているメモリ)が、いわゆるフィードバック理論にもとづく帰還を切断し、自動制御論的不安定性からシステムを開放する働きをしている(但しLUTの形成過程においてはフィードバック理論的現象は存在する。適切なLUTの収束、発散問題に対処する必要がある。この問題については、本論文のスコop外であるので言及しない)。

以上の背景から、デジタルプリディストーション方式は極めて高い歪抑圧効果を安定に実現できる可能性を持つことが大きな特徴であると言える。しかしながら、デジタル方式では、アナログ方式に存在していたようなループ帯域端でのスプリアス増大効果などは存在しないかわりに、量子化雑音や、LUTの歪補償データが収束するまでの不完全な値の場合の不要輻射量の増大等の問題が生じ、これらの克服がデジタル方式の課題となる。(更に後に述べるメモリ効果については、大きな弱点となっている)

歪補償の為の逆特性を作り出す手段に各種の方式が存在する。更に信号を表現する手段に極座標表現と、直交座標表現の2種類が存在する。

(1) 直交座標型 (別名 マッピングプリディストータ)

直交座標フィードバック方式では、I、Q チャネル2つの独立した制御ループを持つ。従って、I、Q チャネル2つの独立した LUT を持つ。性能は、定利得プリディストータに比べて優れている (歪抑圧量、安定度、直交変調器の DC オフセットによる劣化が無い等) が、LUT の容量が大きいのと、バーストモード動作時の収れん時間が長いという欠点がある。




図 2-8 直交座標型 (別名マッピングプリディストータ) のブロックダイアグラム

(2) 極座標型 (別名 定利得プリディストータ)

極座標フィードバックが、振幅情報に基づく制御ループを形成するように、振幅に対応する 1 次元の LUT を持つ。直交座標型に比べて、記憶容量が小さくて済むこと、バーストモード動作の収れん速度が速いなどの特徴がある。しかしながら直交復調器の不完全性により大きく特性が劣化してしまうという問題がある。




図 2-9 極座標型プリディストータのブロックダイアグラム

(3) ハイブリッド型

上記(1)、(2)は、デジタルベースバンド信号に直接プリディストーション処理を行う方法であるが、これに対して本方式はアナログ、デジタルハイブリッド型とも言うべき方式である。すなわち原信号であるRF信号に対してアナログ型変調器にて逆変調し、これを電力増幅器の入力信号とする方式である。ここでアナログ変調器への制御信号入力はLUTにて行われる。見方を変えた説明をすれば、LUTに格納されたアンプの逆特性を、ベースバンドにてデジタル乗算器により乗算する方式が(1)、(2)であり、RF原信号をアナログ乗算器にて乗算する方式が(3)の方法といえる。LUTの較正は、電力増幅器の出力をサンプルし、原信号と比較し、誤差が最小になるように処理する。比較する手段に各種の方法が存在し、サンプルした信号をA/D変換し、この信号を原デジタル信号と比較する方法、原アナログ信号をA/D変換して比較する方法などがある。アナログ乗算器として、直交変調器を用いる手段と、振幅変調器と位相変調器を分離する手段などが各種存在する。




図 2-10 ハイブリッド型のブロックダイアグラムの一例

上記の回路の変形として、振幅変調器や、位相変調器にアナログ回路を用いずに、デジタル乗算器を用い、結果をD/Aしてからアンプに出力する手段も存在する。当然この場合は、アンプへの入力信号としてはデジタル信号を用いることになる。

2.1.4 その他の方法 (LINC)

その他として、LINC (Linear amplification using nonlinear components) 方式を挙げる。この方式は1930年代に真空管の線形化技術として提案された方式で、2つの増幅器を並列に接続する。2つの増幅器は、常に飽和状態で動作する。入力信号はレベルの等しい2つの信号(補助信号)が2つの増幅器の入力に入力信号とともに加えられる。この二つの信号の位相差は、原信号の振幅により計算される。出力は電力合成器により合成されて出力されるが、最大出力のときは最大効率にて出力されるのに対し、零出力の場合、出力端に出力されなかった電力は、電力合成器の無反射終端に吸収されるため電力効率は最低となる。無反射終端を用いない方法(Outphasing AMPと呼ばれる)もあるが、向かい合ったデバイスに電力が吸収され、不安定動作を引き起こす原因となる。これらの理由から結局あまり効率を高く出来

ない (30%程度). このような理由から実用化された例は少ないものと考えられる. 近年このタイプの高効率化の研究が進んでおり、Outphasing 型、Chireix 型などと呼ばれている. これらは、広義の意味では LINC における無反射終端を取り除いたものと考えられる. 制御が難しい等の課題が存在する.




図 2-11 LINC の構成例

$$\text{Sin}(t) = A(t)\cos(\omega t) \quad (1-1)$$

$$S1(t) = \cos(\omega t + \cos^{-1}(A(t))) \quad (1-2)$$

$$S2(t) = \cos(\omega t - \cos^{-1}(A(t))) \quad (1-3)$$




図 2-12 LINC の動作原理を説明するベクトル合成図

2.2 TDMA/FDD 狭帯域デジタル移動通信方式 (PDC) 用アナログ方式 (アナログカルテシアン方式 (CFB 方式)) の研究

本章では、本論文最初の歪補償方式としての研究成果を述べる。2.2.1 に本研究の背景、2.2.2 にアナログ CFB の課題を述べる。2.2.3 にその課題の克服手段について説明し、2.2.4 には回路構成を説明する。2.2.5 には TDMA 制御の為にループ制御タイミングについて述べ、2.2.6 には送受の直交変復調回路の自動位相合わせの為に EPS 制御回路について説明する。2.2.7 にはループ応答特性について述べ、2.2.8 には全体の実験結果について述べる。2.2.9 にまとめを述べ、最後に 2.2.10 に DPD に至るまでの CFB の研究意義について述べる。

2.2.1 背景

本論の主テーマであるデジタルプリディストーション方式用電力増幅器システムに到達するまでに経過した道程として、アナログカルテシアン型の試作研究例を以下に述べる。アナログ方式を理解することにより、デジタルプリディストーション方式の持つ利点、課題等の問題をより深く理解することが出来ると同時に、デジタルプリディストーション方式の非線形補償システム全体に対する位置付けも明らかになる。

1990 年代初期には、非線形補償用デジタル信号処理に関する諸回路部品の性能、価格、消費電力については、移動機に適応するには不十分であった。例として A/D 変換器、D/A 変換器、メモリ、デジタル信号処理用ランダムロジックなどである。このためまずアナログ型の非線形補償回路方式の研究開発が多数行われた。FM アナログの時代 (第 1 世代方式) には定包絡線であることから 60% もの高効率が容易に得られていた時代背景があり、線形変調方式 ($\pi/4$ シフト QPSK) が採用された第 2 世代方式 (日本では PDC) の時代には、電力増幅器の効率向上が大きな研究テーマとして取り上げられ、非線形補償方式もその有力な候補として考えられていた。(大きなバックオフを採用しての線形増幅は、携帯機の低消費電力化、及び小型化の点から好ましくないため、電力増幅器を非線形領域で用いつつ、その非線形性を簡易な非線形歪補償回路により線形化できれば、電力効率向上が可能となる)。簡易な非線形補償方式として前章 2.1.1.2 にて説明したエンベロープ (包絡線) フィードバック型などが試作例として発表されていたが、デバイスの特性のばらつき等を吸収し、かつ大きな歪抑圧効果を得るために、アナログカルテシアン方式 (CFB) が有力な候補として登場してきた。

2.2.2 アナログカルテシアン方式の課題

仮定として第 2 世代方式が狭帯域 FDMA 方式のみであったならば、第 2 世代方式の電力増幅器には標準的にアナログカルテシアン型非線形補償方式が採用されていた可能性がある。回路構成が非常に簡易であり、付加的な消費電力増加 (非線形補償方式に起因する消費する電力) が少ない割には歪抑圧効果が大きい為である。しかしながら、第 2 世代方式では、狭帯域 FDMA の他に TDMA 方式が採用された (3~6 チャンネル)。第 2 世代方式 (日本においては PDC 方式) の主要諸元を表 2-2 に示した。この TDMA 化がアナログ系の線形化方式を困難にせしめた一要因とも言える。

表 2-2 PDC 主要諸元

項目	内容	項目	内容
変調方式	$\pi/4$ シフト QPSK	チャンネル間隔	50kHz
無線周波数	950 MHz	隣接チャンネル漏洩電力比	-45dB 以下
最大出力電力	25 dBm	スプリアス輻射	-60dB 以下
変調速度	21 kbaud	伝送速度	42kbps
スペクトル整形	50% ルートコサインロールオフ	TDMA 多重数(ハーフレート)	3(6)
バースト長	135 シンボル	フレーム長(ハーフレート)	20(40)msec
ランディング時間	4 シンボル	スロット長	6.6msec

すなわち、個々の搬送波は 50kHz セパレーションであり、個々の搬送波は TDMA 方式が採用された。つまり移動機はバーストモード動作となった。このことが移動機設計上非常に大きな課題を提供することとなった。電力増幅器は各種装置の中でも最も大きな課題を背負わされたといえる。アナログカルテシアン方式の課題のひとつに、入出力の比較回路における位相差は ± 30 度程度以内でなければならないという制限がある（I 軸、Q 軸が独立に動作するため、位相差が大きくなると I、Q 成分が互いに影響しあい、動作が不安定になる。位相差が 180 度変化するという極端な場合を想定した場合、ネガティブフィードバックがポジティブフィードバックに変化し、発振現象を生じさせる）。

上記不安定性を除去するため、電力増幅器モジュールあるいは、ユニットの位相差のばらつきを、 ± 30 度以内に調整し直す必要が生じる。

（経年変化、個体偏差および温度変化に応じて）

2.2.3 アナログカルテシアン方式の課題の克服

個々の電力増幅モジュールの位相差、および利得のばらつきを、非線形補償回路が完全に吸収することが出来れば、個々のアンプの位相調整工数を省くことが出来る為、コストダウン効果も大きい。更に温度特性、経年変化による不安定動作からも逃れることが出来る。この課題を克服する為に、自動位相調整機能をループに取り込みたい。この方式の実現には、以下の具体的手段が考えられる。すなわち、バースト信号を出力する前にアナログカルテシアンループを一旦オープンとし、入力信号の位相、アンプの出力信号の位相を個別に測定し、位相差を計算し、測定された位相差に応じて、いずれかの信号経路に挿入された位相器の位相を回転させ、位相差を零にしてしまうことである（ループが閉じられた状態では、出力側の位相差（ループオープン時の位相差）は通常測定困難である）。

この方式の実用化の最も困難な点は、ループをオープンからクローズするとき、アナログスイッチの OFF から ON に変化するときの過渡現象が、出力信号のスペクトラムを拡大させてしまうということであった。この現象を防ぐため、スイッチに FET を用いて、スイッチング抵抗を 0 から無限大に渡って連続的に変化させることによりスペクトラム拡大を防いだ。アナログカルテシアン方式をバーストモード送信機へ適用した例は現在に至るまで報告されていない。本 2.2 章は、

毎バーストごとにオープンループの状態では復調位相測定を行い、その後なめらかにループを閉じるソフトランディング法を用いたカルテシアン形非線形歪補償回路 (SL-CFB) を試作し良好な特性を得ることが出来たので、その構成及び実験結果を報告する。

2.2.4 SL-CFB の動作原理と回路構成

従来の CFB 方式を TDMA 送信機に運用する場合、(1) 送信開始時、周波数変更時、および電力制御時に最初のバースト信号は入力および出力信号の位相差が不明であるため、CFB 動作ができない。(2) CFB クローズループ状態においては正確な復調位相測定ができない、などの問題がある。本 2.2 で提案した SL-CFB 方式では、各バーストの先頭でオープンループとし、位相測定および設定を行った直後、可変利得アンプ (VGA) により緩やかにクローズループ状態とすることにより上記問題の解決を図った。このときの VGA のコントロール電圧に対する利得の変化を図 2-17 に示す。

図 2-13 に SL-CFB の構成図を示す。π/4 シフト QPSK 変調器、非線形電力増幅器、復調器、無限位相器 (EPS) およびソフトランディング回路から構成される。電力増幅器の出力信号を復調し、入力ベースバンド信号との引き算により誤差信号を生成し、それを変調器の反転入力側に入力する。また、RF 系のデバイスおよび復調器までの線路長による RF 信号の位相回転が発生するため (PDC 方式では、20MHz の帯域に 800 波の搬送波が用意されている。これらの周波数が変化する度に位相も回転する)、復調側の局部発信信号に無限位相器 (Endless Phase Shifter: EPS) を挿入し、位相差を補正している。

2.2.5 ループ制御タイミング

図 2-14 に SL-CFB 増幅器のループ ON/OFF 制御タイミングを示す。この図に示す様に復調




図 2-13 SL-CFB 送信機のブロックダイアグラム

信号位相測定はバースト信号の立ち上がり(ランプタイム時)の固定パターン送出時に行う。この時点では、変調信号位相は固有の値を持っており、最適位相点からの誤差は復調信号位相から簡単に抽出できる。以下に、制御動作を記述する。

- (1) VGA 利得を最小とし、アナログスイッチをオフとする。
- (2) 復調信号位相(電力増幅器の出力サンプル信号)を測定する。
- (3) 位相誤差を計算し位相器(EPS)の値を更新する。
- (4) アナログスイッチをオンとする。
- (5) VGA 利得を緩やかに増加させる。




図 2-14 の最下図は、VGA の利得特性を示す。FET アナログスイッチを用いることにより、60 dB のダイナミックレンジが得られる。

図 2-14 SL-CFB 送信機におけるバースト信号立ち上がり期間のシーケンス




図 2-15 EPS 制御回路

2.2.6 EPS 制御回路

図 2-15 に今回用いた EPS (無限位相器) 制御回路を示す. 消費電力を抑える為、D/A、A/D を用いない手段を考案した. I' 、 Q' に残留回転位相 ϕ が重畳されたベースバンド信号が与えられると、出力 I 、 Q に回転すべき電圧 $\sin \phi$ 、 $\cos \phi$ を出力するという機能がある.

まず 200kHz の搬送波を用意し、4 相位相変調器にて変調し、この出力にリミタをかけて定振幅とする. この出力を DPQ (Direct Phase Quantizer) により、位相測定を行う. しかる後に回転すべき角度 ϕ を DPS (Digital Phase Shifter) により計算し、位相回転させ、この出力を BPF を経由して更に出力側の 4 相位相変調器に加え、用意された 200kHz の搬送波により復調し、目的の電圧である、 $\sin \phi$ 、 $\cos \phi$ を出力する.

図 2-16 にはこの電圧を印加されたときの EPS の出力ローカスを示している. EPS として十分な角度リニアリティと、振幅性能を保有している.

最初 DPS における位相 ϕ は 0 に設定されている. バースト信号の立ち上がりのランプアップ時間にて、変調器は ϕ_t を発射する. デモジュレータはこのとき ϕ_r を受信したとすると、 $\Delta \phi = \phi_r - \phi_t$ が DPQ により測定され、DPS には $\phi_0 + \Delta \phi$ が設定され、目的が達成される. ϕ_0 は任意の値が可能である.




図 2-16 EPS の出力ローカス

2.2.7 ループ応答特性

図 2-18、図 2-19 は、VGA の利得をリニアに変化させたときのループの各ポイントにおけるループ応答を示す. 図 2-18 は、図 2-13 の (a) 点における誤差信号を示しており、VGA の利得変化に応じて誤差信号が増減している. 図 2-19 は、図 2-13 の (b) 点における誤差信号を示しており、利得の増加に伴い徐々に歪補償のための誤差信号が現れているのが分かる.




図 2-17 FET アナログスイッチによる VGA 利得特性

(a) 点における誤差信号
 VGA
 制御信号
 アナログスイッチ制御信号




図 2-18 (a) 点の波形
 リニア関数による VGA 制御の場合




図 2-20 変調器の出力スペクトラム

ベースバンド
 変調信号
 (b) 点における誤差信号
 VGA
 制御信号




図 2-19 (b) 点の波形
 リニア関数による VGA 制御の場合




図 2-21 変調器の出力スペクトラム

2.2.8 実験結果

SL-CFB を非線形歪補償に適用した時のスペクトラムの実験結果を図 2-21 に示す（参考までにこのときの原スペクトラム（歪を受けていない変調スペクトラム）を図 2-20 に示す）。出力スペクトラムは、バースト変調波に対して、スペクトラムアナライザのマックス・ホールド・モードを用いて測定した。比較のために復調ローカル位相を最適点に固定した従来型の CFB 有りと CFB 無しの場合のスペクトラムを併せて示した。図 2-20 から、SL-CFB が復調ローカル位相を効果的に制御し、出力スペクトラムを劣化させないことが分かる。非線形歪は、中心周波数から 50 kHz 離れた点において約 10 dB 改善されており、CFB が効果的に動作していることが分かる。




図 2-22 ローカル信号の位相差があった場合の出力スペクトラム
($\Delta\phi = 0^\circ \sim 30^\circ$)




図 2-23 ローカル信号の位相差があった場合の出力スペクトラム
($\Delta\phi = -30^\circ \sim 0^\circ$)

図 2-22 および図 2-23 はそれぞれ、局部発信器の位相差が $0^\circ \sim +30^\circ$ の場合、および $30^\circ \sim 0^\circ$ の場合の出力スペクトラムである。この結果から、位相差は $\pm 10^\circ$ 以内であれば、帯域外のスペクトラム劣化は無視できることが判明した。この結果から EPS の角度分解能を $360/64 = 5.6^\circ$ に選択した。




図 2-24 キャリアリークがあった場合のスペクトラムの劣化




図 2-25 ソフトランディング時間とスペクトラムの劣化

図 2-24 は EPS 制御回路中の変復調器の中にキャリア漏洩が存在する場合のスペクトラム劣化の実測データである。これより、 -10dB 程度の劣化で問題ないことが判明した。実用化には問題の無い値であることが判明した。(LSI 化を進める上で)

図 2-25 には、ソフトランディングを行う時間と、スペクトラム劣化の実測値を示した。シンボル長に対し、0.5~4 の間で劣化は観測されなかった。

念のため、VGA レスポンスを図 2-26 に示した。この制御によるスペクトラム劣化を図 2-27 に示したが、特段の劣化は見られなかった。

図 2-28 に、本提案の方式を用いてバーストモードにて連続動作をさせた場合のスペクトラムを示した。非常に安定に動作していることが確認された。

ベースバンド
変調信号

(b) 点にお
ける誤差
信号

VGA 制御
信号




図 2-26 RC 回路による VGA 制御の場合のループレスポンス

2.2.9 まとめ

高効率線形電力増幅器を開発するために、SL-CFB を用いた非線形歪補償回路を試作し、良好な歪抑圧効果を確認した。SL-CFB により従来型 CFB 回路をバースト送信機に適用する場合の問題点を解決できる。また、SL-CFB は、LSI 化に適した回路素子を用いているため、回路の小型化が可能であり、デジタル移動携帯機への適用に際し有効な方式であると考えられる。




図 2-27 ソフトランディングの波形の違いによるスペクトラム劣化




図 2-28 本論の提案によるバーストモードでの連続発射におけるスペクトラム

2.2.10 デジタルプリディストーション型リニアライザに至るまでのアナログカルテシアンの意義

アナログカルテシアン型リニアライザは、デジタルプリディストーション型リニアライザに到達するための重要で、かつ必須の経過しなければならない一里塚であったといえる。アナログカルテシアン型を経験することにより、以下の課題に対する知見を得た。すなわち、

- (1) 系の安定性は、フィードバック理論によるループのシステムレスポンスによって決定される。したがって、以下の現象を生じる。
 - ① 歪抑圧量は、ループ利得が大きいほど大きい。
 - ② ループ利得を大きくするのは限界がある。ループ利得を増大すれば、ループ遅延が増大し、不安定性が増大する。(遅延時間が増大すると、帯域外不要輻射量が増大する。
 - ③ ループレスポンスと類似の歪スペクトラムが、帯域外に拡大する。
 - ④ 歪圧縮率を大きくし、かつ安定性を大きくとりたいときは、ループの周波数帯域を狭くすればよい。
 - ⑤ 伝送するデジタル信号が 100kHz を超えるあたりからはビデオアンプ(アナログベースバンドアンプ)の消費電力増大のため実用性については問題となる。
- (2) 電力増幅器の位相回転量を補正するため、サンプルフィードバック回路に、位相調整機構を必要とする。経年変化および固体ばらつき等に対応するため、位相調整の適応的な制御機構が必要。
- (3) バースト信号に対しては特別の工夫が必要となる。
- (4) 狭帯域な FDMA デジタル信号用(たとえば 6.25kHz チャンネルセパレーションシステム)等のリニアライザには最適解を与える。
- (5) アナログ用簡易無線装置(例として SSB、AM など)のリニアライザシステムとしても最適解を与える。
- (6) アナログカルテシアン型リニアライザを基地局に適応することは困難である(基地局の電力増幅器に要求される帯域(例として W-CDMA では 20MHz)は、アナログカルテシアンが動作する帯域(たとえば PDC では 50kHz)の 1000 倍もあり実現困難)。

上記経験により、より大きい歪抑圧、より安定な動作、調整機構の簡易化、より高い電力効率化、より広帯域化をめざすにはアナログ型では限界があり、デジタル型をめざすべきであるとの知見を得た。したがって、次なるリニアライザの高度化の方向は、アナログカルテシアン型との類似性が強い、直交座標型デジタルプリディストーション方式であったのは自然な流れに従ったというべきである。

2.3 各種方式の比較

表 2-3 に非線形補償技術をタイプ別に分類した。フィードフォワード型が性能の面で圧倒的に優れていることが判る。これに対してデジタルプリディストーション型は、電力効率において優れている。耐メモリ効果性や広帯域性において問題があるが、時代が進むにつれてこれらは解決されていくであろうと思われる（この意味では将来性という点で DPD は最も有望と思われる）。表における網掛け部分は、本論文が注力した方式を示している。

表 2-3

大分類	中分類	小分類	広帯域性	耐メモリ効果性	電力効率	歪抑圧効果	回路規模	用途等	その他の特徴、	
非線形補償技術	フィードバック型	RF 直接 FB 型		○△	○	○	△	○◎	移動機	
		ベースバンドフィードバック型	アナログ CFB	△	◎	◎	◎	◎	◎	移動機
			包絡線フィードバック	△	○	○	△	◎	◎	移動機
			極座標ループフィードバック	△	○	○	△	○	○	移動機
			直交座標フィードバック	△	○	○	○	○	○	移動機
	フィードフォワード型			◎	◎	×	◎	×	基地局	
	プリディストーション型	アナログプリディストーション		△	○	○	△	◎	◎	移動機
		デジタルプリディストーション (注 1)	極座標型 (定利得型)	○	△	◎	◎	◎	○	移動機及び基地局
			直交座標型 (マッピング型)	○	△	○	◎	◎	○	移動機及び基地局
		ハイブリッド型		○	△	○	◎	◎	○	基地局
その他の方法	LINC 型		○	○	△	◎	△	◎	移動機及び基地局	

(注 1) デジタルプリディストーションにおける歪抑圧効果については、アンプの持つメモリ効果の性質に強く依存する。

更に、広帯域性については、D/A、A/D のサンプル速度、精度に依存する。従って時代とともに、上記評価は変化する。

第3章 狭帯域歪補償技術に関する研究

第2章にて歪補償方式の一般論および、アナログCFBの研究結果を説明し、本論文のテーマであるデジタルプリディストーションの位置づけを行った。これを踏まえて本章ではデジタルプリディストーションの最も基本である狭帯域システムでの研究結果について述べる。

まず3.1にてデジタルプリディストーションが導入された背景について述べる。3.2にてデジタルプリディストーションの最初の経験である直交座標型プリディストーション方式についての研究結果を述べる。この結果を踏まえて更に改良された方式である極座標型についての研究結果について3.3にて説明する。これらの研究成果が後の広帯域(W-CDMA)システム(4章以降にて説明)への実用化の布石の意味を果たすこととなった。

3.1 デジタルプリディストーションの導入

2章にて説明したアナログCFBの研究成果より、各種問題点についての多くの知見を得ることが出来た。これらを改善する為、デジタル化へ向けての新たな試みが開始された。当時(1980年代)デジタル化についての実用化については懐疑的な意見も多くあった。その理由としてはD/A、A/Dの速度と精度およびコスト、デジタル信号処理回路の回路規模、消費電力、大きさのすべての問題について不利であった。それにもかかわらずデジタル化の研究開発へのインセンティブが高かった理由は、これらデジタル回路およびデジタル回路アーキテクチャ、LSI (SoC) 等に関する当時の急速な発展が背景にあった。3.2で述べる直交座標型DPDの研究では、コスト、消費電力、大きさ等の実用化的なポイントは一切無視して研究が進められた。研究の目的は、D/A、A/Dの精度、速度が性能(ACLR特性とアンプの電力効率)にどの程度影響を与えるか等の基礎的な知見を得る為であった。この研究成果は即3.3に述べる狭帯域システムへの実用化研究へと進展した。この研究成果については4章に述べる広帯域システムへの研究への直接的な基礎データを与えることとなった。

3.2 直交座標デジタルプリディストーション歪補償方式の研究

2.1にて各種リニアライザの分類を行い、デジタルプリディストーションが有望であることを述べた。更に2.2において、最も簡易でありながら歪抑圧効果の大きいアナログカルテシアン型の試作例を述べ、試作結果として各種の課題があることを結論付けた。より高度な歪抑圧効果、更なる広帯域信号に対する歪補償方式を追求するためには、何らかのブレークスルーが必要であるとの知見を得た。結局アナログ方式を凌駕する新たな歪補償方式の高度化については、デジタル方式しかあり得ないとの結論を得たが、具体的新方式として自然の流れとして、アナログカルテシアン型の構成をほぼ踏襲しながら、歪補償についてはネガティブフィードバックではなく、歪補償テーブルにアンプの逆特性を記憶させ、その結果を原信号に乗算する方式を採用した。歪補償データ格納用のLUTについても、自然の成り行きとして直交座標方式が選ばれた。すなわち、原信号の個々の座標に対応する歪補償係数をLUTに格納する方式を採用した。(振幅方向のみの補償データを格納する手段(極座標型)についての追及は、本直交座標方式の試作結果の評価を行った後に着手することになる)。3.2.1にて時代背景を述べ、3.2.2にてあらましを説明し3.2.3に構成と設計を説明する。3.2.4については使用したデバイスについて説明し、3.2.5には試作結果を述べる。3.2.6には結論を述べている。

3.2.1 時代背景

1990年代前半のセルラー方式の急激な発展により、スペクトラムの逼迫が懸念され、当時普及していた FM アナログ方式のスペクトラム効率を凌駕する周波数効率の高い変調方式が求められるようになった。そのために、米国および日本のデジタルセルラーシステムでは、周波数利用効率の高い QPSK 変調方式が採用された。これにより、送信機の電力増幅器として、線形性が要求されることとなった。必然の結果として、定包絡線の FM アナログでは技術的問題点が存在しなかった、送信機の電力効率を向上させる方式の研究開発が活発となった。更に基地局には固定周波数アサイン方式からダイナミックチャネルアサイン方式が、より高い周波数効率を実現する手段として脚光を浴びるようになり、基地局の電力増幅器も共通増幅方式が必須の要件となり、通信方式とは無関係に線形増幅器の採用が必須となった。このため、電力増幅器の効率は、FM アナログ時代には 60% 近い高効率が得られていたものが、基地局の共通増幅器では数%に低下し、基地局の低消費電力化は緊急の課題となった。

電力効率を高める手段の一つとしてリニアライザが数多く研究されるようになり、多くの報告がされるようになった。これらの報告の中で、直交座標ループバック型非線形歪キャンセル (NLDC: 1990 年代の呼称: 現在では直交座標型プリディストータが一般的呼称となっている) は、任意 (振幅歪と、位相歪両方ということ) の歪補償が可能な点で有望な手法である。NLDC が帯域外放射電力の抑圧に効果的であることが確認されているが、バックオフ量に関して、NLDC が何処まで有効かについての報告はなされていなかった。

3.2.2 本章のあらまし

本章 (3.2) では、出力バックオフ量に着目し、信号対帯域外放射電力比を 55dB 以上に保つための条件について報告する。出力バックオフの範囲を決めるため、800 MHz の GaAs FET 増幅器の出力電力を変化させながら、出力スペクトラムを測定した。得られた最小出力バックオフとそのときのスペクトラムについて述べる。具体的にはロールオフ係数 0.5 の QPSK 変調信号を電力増幅する GaAs FET 増幅器の出力バックオフ量を減らすための、直交座標フィードバック型非線形歪キャンセル (NLDC) についての設計法および得られた実験結果について述べる。増幅器モジュールには、3 個の FET (3 段アンプ) を使った、富士通製の FMC080802-04 を用いている (飽和電力は、+31dBm で、最大電力付加効率は 50%)。

表 3-1 直交座標デジタルプリディストーション歪補償方式装置の主要諸元

RF 周波数	835 MHz
変調方式	QPSK
シンボルレート	16 kbaud (16ksymbol/sec)
無線伝送速度	32 kbps
ロールオフ率	50%
ビット精度 (量子化ビット数)	10 bit
実験に用いた電力増幅器	FMC080802-04 (GaAs FET)
出力飽和電力	31 dBm
RAM の規模	20 Mbit

出力バックオフ 4 dB 以上で、信号対帯域外放射電力比 55 dB 以上が得られたことで、この NLDC 法の優位性が確認できた。ピーク出力電力と出力バックオフ 4 dB のときの飽和電力が一致することから、この NLDC による改善は、理論限界まで達していることが検証出来た。

3.2.3 直交座標デジタルプリディストーション歪補償方式の構成と設計

NLDC の構成図とシステムパラメータ（主要諸元）を図 3-1 および表 3-1 に示す。

実験は、変調速度 32kbps の QPSK 信号で行い、7 次混変調歪まで補償するために、サンプルレートは 128kHz とした。NLDC は、ベースバンドプリディストータと帰還ループで構成される。

プリディストータは、全加算器、減算器および RAM で構成される。一方、帰還ループは、方向性結合器、周波数変換器および QPSK 復調器から構成される。

プリディストータでは、RAM に記憶されたデータとロールオフ係数 0.5 のデジタルロールオフフィルタが加算される。この加算は、電力増幅器で発生する歪みがキャンセルされるように行われる。ベースバンドデジタル信号は、QPSK 変調器と周波数変換器によって、800MHz 帯の変調波に変換される。

増幅器出力の一部は、方向性結合器で取り出されて、周波数変換器に入力される。復調された信号は、元の入力信号と比較され、差分はランダムアクセスメモリに記憶される。非線形歪みは I, Q チャネルそれぞれで異なるので、I, Q それぞれが 1024×1024 の番地に対して 10 ビットの記憶容量を必要とするため、合計約 20M ビットの容量となる。




図 3-1 直交座標デジタルプリディストーション歪補償方式の装置構成

3.2.4 本方式の試作に用いた GaAs FET 電力増幅器

実験に用いた電力増幅器は、富士通製の FMG080802-04 を使った 3 段構成アンプである。動作モードは、飽和領域に近い動作点を持つ F 級である。図 3-3 は、この増幅器に等レベルの 2 波を入力したときの、入出力特性を示す。この図は、NLDC を適用しないときの場合であるが、9 次の混変調積まで示した。この図から、非線形歪の原因は、主として、3 次および 5 次非線形性に依ることが読みとれる。図 3-2 は、入力レベルをパラメータとした、増幅器の入出力位相差特性である。飽和点付近で最大約 30 度の位相変化が現れる。




図 3-2 GaAs FET 電力増幅器




図 3-3 GaAs FET 電力増幅器入出力特性

3.2.5 直交座標デジタルプリディストーション歪補償方式の試作実験結果

線形増幅を行うためには、増幅器の飽和出力と信号の最大出力電力とを一致させる必要がある。NLDC の性能は、線形動作が保証される、最小の出力バックオフ量で評価される。本節の目的は、直交座標フィードバックループをもつ NLDC を適用した場合の、上記出力バックオフ量を明らかにすることである。前記課題に対する結論は、図 3-4 に要約されている。この図で、帯域外放射レベルは、キャリア信号レベルで規格化されている。この図から分かるのは、出力電力 27dBm 以下では、帯域外放射レベルは、-55dB に保たれている。この出力電力は、飽和出力電力より 4dB 低い値である。QPSK 変調信号のピーク対平均電力比は、約 4dB なので、線形領域の上限と飽和レベルとが一致している。換言すると、NLDC は、動作領域の理論限界まで、極めて良好に動作している。

図 3-5 は、電力付加効率をパラメータにして帯域外放射レベルを描いたものである。出力電力 27dBm で最大効率 25% が得られた。これ以降は、前述した結論の正当性について確認する。まず初めに、NLDC による相互変調積 (IMD) の圧縮度について調べる。図 3-6 は、同レベルの 2 波を入力した場合の、3 次および 5 次の相互変調積を示したもので、NLDC が増幅器の線形領域で、20dB 以上混変調積を圧縮することが分かる。

次に、オシロスコープを使って、QPSK 変調器の入力波形を測定し、複素平面上に描く。図 3-7 および図 3-8 は、NLDC 無しと、有りの場合のディスプレイ上の写真である。これらの図は、QPSK 変調波のレベルが、27dBm (電力増幅器の出力換算) の場合である。これらの写真




図 3-4 GaAs FET 電力増幅器出力の帯域外放射特性 (ACLR)




図 3-5 GaAs FET 電力増幅器出力—電力付加効率特性




図 3-6 NLDC による相互変調積の圧縮度

を比較すると、プリディストータ有りの場合は、角から線が飛び出している。これらの飛び出した線は、増幅器の飽和状態を補うように生成されたものである。外向きの線が時計回りに回転しているのは、飽和点付近で強い AM/PM 変換が起こっていることと対応している。2枚の写真の周辺部でののはっきりした違いは、増幅器のピーク出力が、飽和点に近いことの証拠である。(一見リニアライザ ON/OFF が逆のように思われるが、そうではない。直交変調器のベースバンド波形はすなわち、アンプの入力波形である為リニアライザ出力は、図 3-7 のように歪む(アンプの逆特性))

3.2.6 結論

直交座標フィードバック型非線形歪キャンセルセラを構成し、F級電力増幅器に適用した。この増幅器の飽和電力は、31dBmで、最大電力付加効率は、50%であった。平均出力電力をパラメータとして、キャリア電力対帯域外放射電力対比を測定することで、キャンセルによる帯域外放射電力の抑圧効果を測った。4dB以上のバックオフを取った場合、キャンセルの歪抑圧効果は、55dB以上であることが分かった。

バックオフ 4dB以内では、ピーク出力電力は、殆ど増幅器の飽和電力に等しい。ピーク電力と飽和電力が同じであることは、キャンセルの有/無をスイッチで切り替えて、QPSK変調器の入力における信号の変化を測定することで確認できた。このキャンセルによって、増幅器の線形領域は、出力電力 27dBmまで拡大し、その時の電力付加効率は、25%であった。参考までに、最大出力時のリニアライザ無、有の出力スペクトラムをそれぞれ、図 3-9、図 3-10 に示す。




図 3-7 出力コンステレーション波形
(リニアライザ ON)




図 3-8 出力コンステレーション波形
(リニアライザ OFF)




図 3-9 出力スペクトラム
(リニアライザ OFF)




図 3-10 出力スペクトラム
(リニアライザ ON)

3.3 極座標型方式の研究

3.2にて直交座標系における基礎研究成果の記述を行ったが、本章ではこの研究成果により得られた知見を踏まえて、具体的なシステムへの実用化を意図した研究結果について報告する。3.3.1には極座標 DPD に至るまでの研究経緯を述べ、3.3.2には具体的応用システム（RCR STD-39）に適用した研究結果を述べる。このとき初めてメモリ効果を経験することになる。これらの成果がこの後の研究のベースとなる。

3.3.1 極座標型プリディストータに至るまでの研究経緯

1993年にPDCのサービスが開始され、狭帯域デジタル移動通信の実用化が完了したが、自営通信の領域においても、デジタル化の動きが並行して進んでいた。PDCにおいては、50kHzチャンネルセパレーションのFDMA/TDDであったが、自営系では、スペクトラムの逼迫により、PDCよりも狭い25kHzチャンネルセパレーションが選択され（TDMA多重度は4）、更に隣接チャンネル漏洩電力比が52dB（PDCでは45dB）に決定した。この為、PDCでは採用されなかったリニアライザのインストールが必須となった。この為、自営系デジタルシステムの標準（STD-39）では、リニアライザの設定や、AGCの設定の為にタイムスロットがフレームの中に用意されることとなった。これまでの章にて説明してきた背景から、リニアライザとして、DPDが選ばれた（注1）が、直交座標ではRAMの容量が大きすぎて実用化出来ないことから、極座標方式で進むことが決定された。

無線装置としては、無線基地局および、車載機の2種を開発する必要があったが、高出力電力増幅器以外はすべて同じ設計で開発された。もし、携帯電話の形式であれば、DPDを携帯電話端末にインストールすることはできなかった（回路規模、消費電力の観点から）。

ともかく、各種の問題点を克服して、実用化にこぎつけることが出来たが、新たな知見が数多く得られた。メモリ効果について初めて遭遇し、DPDが全く効果が無い場合もあることが判明した。この狭帯域システムへのDPD導入の成功が後（4章に詳述する）の第3世代の広帯域システムへのDPDの成功に結びつくことになる。

（注1） 当時（1994年頃）の状況として、アナログ方式は一巡遅延時間の関係で実用化は無理と考えられた。現在（2010年の時点）ではアナログ方式が広く普及している。ミクスドシグナルSoCの進歩がこれを可能にしている。

3.3.2 移動機用電力増幅器の研究 (バーストモード)

TDMA バーストモード (STD-39 と呼ばれる日本の公共業務用移動通信の標準) で動作する移動機用デジタルプリディストーション方式を開発したので報告する。デジタルプリディストーション方式は、その高効率な点が評価されて、基地局において最近多数用いられるようになってきているが、移動機用の報告は数少ない。その理由は移動機におけるデジタルプリディストーション方式は、基地局用に比較して、消費電力、大きさ、温度変化に対する安定性などの仕様が厳しいことと、各バースト毎に急速にパラメータが変化する電力増幅器に対して非線形補償を行う必要があるため、ルックアップテーブルを急速に収束させる手段の実用化が難しかったためであった。今回、低消費電力化を指向した移動機構成および、TDMA のバーストプリアンブル期間中に、直交変調系、直交復調系の不完全性を校正し、かつ非線形補償テーブルを高速度で収束させる手段を考案することにより、バーストモードの移動機の実用化に成功した。3.3.2.1には本章の序論、3.3.2.2には本歪補償方式のデザインを述べる。3.3.2.3には高速収束リニアライザの設計を説明し、3.3.2.4にはプリアンブル期間の較正手順について記述する。3.3.2.5には直交変復調器の不完全性が性能におよぼす影響について説明する。3.3.2.6には極座標型 DPD の特性シミュレーションについて述べ、3.3.2.7にて実験結果について記述する。3.3.2.8には結論を述べる。

最後 3.3.2.9にはこのとき経験したメモリ効果と思われる現象について記述する。

表 3-2 ARIB-STD39 の主要諸元

Major parameters	Specifications	Major parameters	Specifications
Radio-frequency band	400 MHz	Modulation scheme (Roll off factor)	$\pi/4$ shift QPSK(0.5)
Channel separation	25 kHz	Modulation rate	32 kbps (16 ksps)
RF output power	5 W	Channel frame length	10 msec
ACLR	Smaller than -52 dB	Super-frame length	40 msec

3.3.2.1 序論

(1) ARIB 標準である STD-39 システムが制定された背景

日本には従来から、公衆移動通信システム (セルラーシステム、PHS システムなど) に比べて、災害などに対してより高信頼である、公共業務用移動通信システムが各種存在している。ARIB によって 1994 年に承認された STD-39 方式は、電力、ガス、消防、水道などの公共業務をより安定的にサービスするため、従来からあったアナログ方式を置き換える形で制定されたデジタル移動通信方式に関する標準である。当時、第 2 世代移動通信システムが急速な発展を続けていた背景から、周波数の逼迫が予想され、公共業務無線システムにも、より周波数利用効率の高い変復調方式が望まれた。最終的には表 3-2 に示されたような各種のエアインタフェースパラメータが選定された。更に、隣接チャネルへの干渉を極力抑えて面的な周波数利用効率を向上させるため、隣接チャネル漏洩電力比 (ACLR) については特に厳しい仕様となった。この厳しい ACLR の規格を満足させるために移動機のリニアライザの較正の為、送信バーストの先頭部分にプリアンブル部が設けられた。

図 3-12 に上り回線用送信バースト信号のフレームフォーマットを示した. このプリアンブルが特に移動機にのみ用いられた理由は、基地局の場合、連続送信が可能であり、歪補償用パラメータ較正用のタイムスロットは特に必要ないと考えられたからである.




図 3-12 上り信号のフレーム構成

(2) 低消費電力化の課題

ACLR が非常に厳しい場合、その電力増幅器についてはバックオフを大きくとらねばならず、必然的に電力効率は非常に小さいものとなり、移動機全体の消費電力を大きく劣化させる。この事情は基地局用電力増幅器と同様であるが、決定的に違う点は、出力電力が大きい基地局アンプでは全体の消費電力も大きいため、リニアライズをするために投資している電力が全体に占める割合は非常に小さいものになる。これ




図 3-13 極座標型デジタルプリディストーション回路のブロックダイアグラム

に対して移動機では出力電力が小さいため、基地局と同一のリニアライザを用いた場合、リニアライザに投資する電力が目立ってしまい、全体の電力効率を改善する目的が達成出来ない。これはとりもなおさず、移動機全体構成の設計方式は基地局とは異なり、低消費電力化の観点で注意深く行う必要がある。

(3) バーストモードの課題

更に、TDMA 方式用移動機では、上り回線信号はバーストモードになる。このため、移動機用電力増幅器は、送信信号の停止状態にて温度が低下し、バーストの立ち上がりで再度温度が上昇するため、送信機の各種パラメータ（電力増幅器の AM/AM、AM/PM、直交変調器のキャリア漏洩、直交復調器の DC オフセットなど）が変化するので、毎バーストごとの較正が必要になる。このため、歪補償テーブルの高速な較正方法が必要になってくる。

(4) 本論の構成

第 2 章に上記各課題を考慮したバーストモード移動機の設計法について述べる。第 3 章には移動機構成上の各種パラメータの変動が ACLR におよぼす影響についてシミュレーションした結果について述べる。第 4 章には実際のバーストモード移動機の試作結果を述べ、シミュレーションとの差異について言及している。第 5 章に結論を述べる。

3.3.2.2 バーストモード移動機用リニアライザ方式のデザイン

(1) 低消費電力化のための全体の構成の設計

(1-1) 変復調手段、IF 系の設計

図 3-13 に、今回開発したバーストモード移動機全体のブロックダイアグラムを示す。設計のポイントとしては 2 点ある。(1) ヘテロダイン型の採用、(2) 直交変調、直交復調の手段としてギルバートセル型ダブルバランスドミキサの採用である。(1) の背景は、移動機の小型化を実現しようとする場合に簡易な遮蔽で安定動作が得られるためである。RF 周波数の直接変調型の場合、アンテナから出力される周波数と、局部発振器系、直交変調系の周波数が同一となるので、帰還による不安性を引き起こす可能性が増大し、これを防ぐには遮蔽に多大なコストの投資が必要となるためである。(2) の背景としては、D/A、A/D を変調器、あるいは、復調器の一部として使用すれば（例として DDS：ダイレクト デジタル シンセサイザ型）、その高精度の故、性能劣化が最小に抑えられる。ただし、IF 周波数における信号処理が必要なため、サンプル速度がその分高速になり、消費電力が増大する。今回は、A/D、D/A が低速なベースバンド系のサンプル速度ですむ、ギルバートセル型ダブルバランスドミキサを用いた直交変調器、直交復調器を用いたため、消費電力を抑えることができた。ただし、その代償として、温度変化、あるいは、動作レベルにより変動するギルバートセルの諸パラメータ（直交変調器のキャリア漏洩、直交復調器の I、Q 間の振幅偏差、DC オフセット量）の較正手段が必要となった。

(1-2) 直交復調器の校正手段

図 3-13 に本装置のブロックダイアグラムを示すが、ここで特に注意すべきことは、Path3 における歪は極力避けねばならないことである。電力増幅器の出力電力をサンプルした後に加わった歪は、取り除くことはできないため、リニアライザにとっては致命的となるからである。一方変調器側に存在する非線形歪に対しては、これは電力増幅器の歪の一部とみなされ、送信部全体の歪として補償されることからそれほど大きな問題にはならない。Path3 で発生する可能性のある歪は、DC オフセット、直交復調器の I, Q 間の利得偏差および過大入力レベルによる非線形歪などによって生じる。これらの不完全性を極力取り除くために、バーストプリアンブル期間中に、変調器から局部発振周波数からわずかにずれた周波数のパイロット信号を送出し、復調器出力に単位円を描かせ、この円の I, Q 軸への射影の長さを測定して、これらが等しくなるように DSP にて I, Q 間の利得偏差を補正した。また、DC オフセットに関しては、上記射影の中心を計算し、同じく DSP にて補正を加える手段を採用した。更に非線形歪の発生を防ぐため Path3 の振幅については、復調器の線形性が保たれる程度のレベルを用いた。




図 3-14 極座標プリディストータの構成

3.3.2.3 高速収束型リニアライザ系の設計

(1) 極座標型デジタルプリディストーション方式の採用の背景

狭帯域通信用の移動機の低消費電力用リニアライザ方式を大別すれば、アナログ型 (1) とデジタル型 (2) の二つがある。(1) の代表としてはアナログカルテシアン方式、非線形素子を用いたものがある。アナログカルテシアンは、簡易なりニアライザとしては有力な方式であるが、ひずみ圧縮量を大きくしようとする、ビデオアンプの遅延時間により、帯域外に不要スプリアスが発生することや、電力増幅器の位相回転の変化量が大きい場合 (特にバーストモードの変化、経年変化など) に対応できない問題がある。非線形素子を用いた方式では、その小型、低消費電力な点では最も有力であるが、歪抑圧量をあまり大きくとることができない。一方 (2) については最近非常に多くの報告がなされるようになった。デジタル型の利点としては、電力増幅器のパラメータ変動に対して、高い適応性を保有すること、歪抑圧効果が大いことなどがある。デジタルプリディストーションには非線形補償係数を

格納するテーブルを直交座標型にするものと、極座標型にする二通りがあるが、後者はテーブルの規模を大幅に削減することが可能なため、収束時間の高速化に有利な点に特徴がある。我々はこの方式についてシミュレーションおよび実験により極座標型プリディストーションリニアライザの最適なパラメータ値を見出し、結果として高速収束が可能なバーストモードリニアライザ方式を開発することに成功した。

(2) 極座標形式の基本原理

図 3-14 に本論で用いた極座標型リニアライザの基本原理図を示す。x(t)を入力信号とすれば振幅を $a=|x(t)|$ と表現することができる。ここで h を補償係数、f を電力増幅器の歪関数とすれば両者とも振幅 a の関数であるからそれぞれ $h(a)$ 、 $f(a)$ とあらわすことができる。ここで、乗算器により両者は乗算されて、 $x(t)h(a)$ となり電力増幅器に入力される。y(t) を電力増幅器の出力とすれば、これは式(3-1)のように表現される。

$$y(t) = h(a)f(a)x(t), \quad (3-1)$$

ここで $h(a)f(a)$ はいかなる振幅においても定数でなければならないので

$$h(a)f(a)=G=\text{constant}; \quad (3-2)$$

これで、出力 y(t) は x(t) に対して比例したということになり、換言すれば増幅器がリニアライズされたことになる。

残留歪成分である $\Delta(t)$ は $y(t-\tau_2)/G$ と、入力信号の遅延信号 $x(t-\tau_1)$ との差分をとることにより得られる。すなわち

$$\Delta(t) = y(t-\tau_2)/G - x(t-\tau_1) \quad (3-3)$$

ここで $\Delta(t)$ の絶対値が規定された値以下になるまで MMSE アルゴリズムにより $h(a)$ の更新が続く。ここで τ_2 は、図 2 中の Path2 のすべての遅延要素 (D/A、アナログフィルタ類、電力増幅器、A/D、デジタルフィルタ、デジタル信号処理など) を合計した遅延時間を表している。 $h(a)$ の更新については以下の漸化式に従う。

$$h_n(a) = h_{n-1}(a) + \mu \Delta(t) \quad (3-4)$$

ここで μ は、次のステップの修正を行う場合の修正の程度 (きざみステップ量) を表す。 $h(a)$ の値が格納されているルックアップテーブルは、上記誤差が規定の値以下に収束した場合、更新作業は停止する。又、温度変化や、経時変化によるパラメータ変動に対応するため、適度な周期により上記更新アルゴリズムを開始する。このようにして各種パラメータ変動に対して安定動作が得られることになる。

(3) 極座標形式の利点

デジタルプリディストータには、ルックアップテーブルの形式に 2 種あり、直交座標型 (1) と極座標型 (2) と呼ばれる。(1) は I 軸、Q 軸の 2 次元で記憶するので、2 次元型とも呼ばれる。(2) は振幅方向の記憶テーブルしか持たないため、1 次元型ともいわれる。(1) と (2) の利点と欠点は対をなす。すなわち、メモリ規模でいえば (2) が優れているが、変調器からのキャリア漏洩が直接的に性能を劣化させる欠点がある。(1) と (2) のメモリ量にどれほどの差があるかは、具体的に数値を挙げて説明する。

ここで、一点の振幅の補償量の記憶に 2 バイト (複素数) 必要だと仮定する。更にそれぞれの軸の分解能を 10 ビットだとすると、直交座標系ではほぼ 2M バイト ($2^{10} \times 2^{10} \times 2$

bytes) が必要になる. これに対して極座標型であれば 2 K バイト (2×10^3 bytes) 程度で済む. 従って (2) の方が 1000 倍もメモリ量において少ない量で済むことになる. メモリ量が少ないことは, 高速収束性という観点においても決定的に有利となる.

(4) 極座標型の課題 (キャリア漏洩) の克服

図 3-15 に, 極座標型がキャリア漏洩に対して弱い理由を説明する. 図中円 A は $|x|$ を半径とする円を示す. 円 B はキャリア漏洩が δ だけあった場合を示す. キャリア漏洩があった場合入力信号 x に対応する振幅は $x + \delta$ となってしまう. 補償すべき $h(a)$ の値は, $|x + \delta|$




図 3-15 キャリア漏洩による歪の発生

に対応するアドレスのデータを参照するため, ACLR 劣化を引き起こす事になる. (直交座標系システムではこの問題は無い) ギルバートセル型直交変調器を用いる場合, キャリア抑圧比は温度変化に応じて変化するため, 適応的にこれを除去する回路の工夫が必要になる. 特にバースト信号送信を行う移動機の場合はこれが必須の要求となる.

3.3.2.4 プリアンブル期間の較正シーケンス

図 3-12 のフレーム構成の中で, リニアライザ較正用のプリアンブル期間は, $1125 \mu\text{sec}$ であるが, この間に以下の作業を終了させなければならない. 又作業の順序は, 以下の手順に従う必要がある.

(1) 直交変調器のキャリア漏洩を取り除く手順

- ① シングルトーン発信, ② 漏洩キャリア測定, ③ 摂動法にて漏洩キャリアを消滅させる
漏洩キャリアの検出には, 図 3-13 の中央部に描かれたブロック (RSSI) により行われる. この検出器の出力電圧が A/D 変換され, DSP に入力される. 摂動手順によりキャリア漏洩が減少する方向に直交変調器の DC オフセット電圧が変化し, 結局漏洩キャリアは取り除かれる.

(2) 直交復調器の不完全性の除去手順

- ① 変調器から, 図 3-14 における Path3 の系が, 線形性を保てる程度の振幅のシングルトーンを送出する. ただし, ダウンコンバータの局部発周波数とは周波数偏差を持たせる. (復調ローカスが円を描くようにする)
- ② 直交復調器の I 軸, Q 軸の射影を測定し, それぞれの中心の位置と長さを計算する.
- ③ 中心が原点になるように, またそれぞれの長さが等しくなるように DSP にて処理を行う.




図 3-16 プリアンブル期間における校正手順




図 3-17 プリアンブル期間での較正用信号の送信信号波形

(3) 歪補償テーブルに初期値を与える手順

- ① ひずみ補償テーブルの定義された振幅に等しい振幅の無変調信号を送信する。
- ② 誤差信号が規定値以下になるまで MMSE 手順を繰り返す。
- ③ 収束したと判断した後、その振幅に応じた歪み補正値を RAM テーブルに書き込む。
- ④ 上記①から③の手順を、もともと低い振幅レベルから、もともと高い振幅レベルまで繰り返す。

上記すべての校正作業のフローチャートを図 3-16 に示した。図示したように、上記(1)の手順では約 $10 \mu \text{sec}$ 、(2)の手順では約 $50 \mu \text{sec}$ 、(3)の手順では約 $1100 \mu \text{sec}$ 、合計約 $1200 \mu \text{sec}$ にてすべての校正作業が完了す

る。更に図 3-17 には図 3-16 に示したフローチャートに従ったプリアンブル期間中の信号波形について示した。

(3) シミュレーションによる各パラメータの最適化

(3.1) シミュレーションの手法

本バーストモード移動機では、プリアンブル期間 ($1125 \mu \text{sec}$) 中に直交変復調系および歪補償用ルックアップテーブルの2つの要素についての較正作業を終了させる必要がある。

3.2 にて直交変復調系の不完全性が ACLR に及ぼす影響についてシミュレーションによって定量的に把握し、実現性を確認した。3.3 では、歪補償方式の主要パラメータである、振幅分解能、MMSE くりかえし回数、きざみステップ量が ACLR に与える関係についてシミュレーションを行って定量的に明らかにし、プリアンブル期間内に高速収束が可能であることを確認した。ここで図 3-18 には変調器のキャリア漏洩量を変化させたときの、リニアライザシステムの出力スペクトラムについてシミュレーションした結果を示している。図 3-19 はこのスペクトラムの結果から 16kHz の帯域におちこむ電力量を計算し、ACLR としてプロットした結果を示したものである。図 3-19～図 3-25 も同様な方法にて計算している。




図 3-18 キャリア漏洩をパラメータとした歪抑圧効果のシミュレーション値

シミュレーションは各ブロック毎の入力波形に対応する出力波形を計算し、その波形を縦続接続された後段のブロックに受け渡すという単純な方法を用いた。スペクトラムはその波形を高速フーリエ変換することにより得ている。電力増幅器については、入力レベルに対応した AM/AM、AM/PM、電力利得の値を参照することにより出力波形を計算している。尚、参考までに図 3-31 に今回のシミュレーションに用いた電力増幅器の AM/AM、AM/PM 特性を示す。

3.3.2.5 直交変復調器の不完全性が ACLR に及ぼす影響のシミュレーション

極座標型を選択したことにより直交変調器、直交復調器として用いられているダブルバランスドミキサの温度変化に伴う平衡のズレを適応的に補正することが必須となった。その定量把握のためのシミュレーション結果を 3.2.1、3.2.3 に述べる。又 3.2.2 には復調器の IQ 間の利得偏差が ACLR におよぼす影響のシミュレーション結果を示した。IQ 間の利得偏差は極座標型、直交座標型の両者に共通した劣化要因である。

(1) 直交変調器のキャリア漏洩と、ACLR 劣化

直交変調器のキャリア漏洩量に対する ACLR の劣化量の関係を図 3-19 に示した。これは直交復調器の DC オフセットに対する ACLR 劣化量の関係と似ている。図 3-19 を参照することにより、キャリア抑圧比は 40dB 以上あれば ACLR 劣化をほとんど無くすことが出来ることが判った。




図 3-19 キャリア漏洩対 ACLR

(2) 直交復調器の IQ 利得偏差と ACLR 劣化

図 3-20 に直交復調器の I, Q の利得偏差と ACLR 劣化量の関係を示した。図より、判るように ACLR は非常に敏感に劣化し、1dB 程度の規格化利得偏差により、約 5~8dB 程度の ACLR 劣化を引き起こすことが判った。




図 3-20 直交復調器の I/Q 利得アンバランスによる ACLR 劣化量のシミュレーション値

(3) 直交復調器の DC オフセットと ACLR 劣化

図 3-21 に直交復調器の DC オフセットと ACLR 劣化量の関係を示す。これより、規格化 DC オフセット量が 5%程度で ACLR が 7~8dB 程度劣化していることが判明し、非常に敏感であることがわかった。




図 3-21 直交復調器の DC オフセットによる ACLR 劣化のシミュレーション値

3.3.2.6 極座標型リニアライザの特性のシミュレーション

(1) 振幅分解能と ACLR 劣化

図 3-22 に振幅方向の分割数 (LUT のアドレスの数) と ACLR の関係を示す。分割数が増大するにつれて ACLR が向上するが、分割数がほぼ 100 を超える値にて ACLR はほぼ飽和していることがわかる。(このときの条件として、オーバーサンプル数 32、データ精度 10 ビットを用いている)。このシミュレーションの結果から本論で述べるデジタルプリディストータには振幅方向の分解能として 8 ビット (256 段階) に決定した。




図 3-22 LUT の振幅の分解能 (エントリ数) に対する ACLR の変化のシミュレーション値

(2) 繰り返し回数と ACLR 劣化

図 3-23 に μ (一回の更新時の変化の大きさ) を 0.001 から 0.512 まで変化させた場合の ACLR を計算した結果を示す. μ が小さいほど収束に時間を要する. 一般的に μ が小さければ ACLR は良い傾向が見られるが、本論のシミュレーションではその傾向が出ていないが、これは D/A、A/D の精度限界から来ている.




図 3-23 ACLR と MMSE の繰り返し回数 (パラメータ μ)

(3) ステップ数と ACLR 劣化

図 3-24 は ACLR が -52 dB 以下になるまでの時間 (シンボル数にて正規化: MMSE の繰り返し回数 (ルックアップテーブルの更新回数)) と、きざみ数 μ との関係を示したものであり、図 3-23 の計算結果から、 μ に関してプロットしなおしたものである. この図からわかるようにきざみのステップ数が一桁大きくなるに従い、収束時間が一桁早くなるという傾向があることがわかる. この計算結果から $\mu = 0.5$ 程度にて、約 20 シンボル程度にて収束することが判明した (これ以上大きい μ の場合のプロットが存在していないのは、収束が安定しない為である).

この場合、オーバーサンプル数が32であるため、結局繰り返し数としては、 $20 \times 32 = 640$ 回程度で収束し、各振幅レベルとしては、 $640/280 = 2.3$ 回程度の非常な高速で収束することが示された。以上の結果から本デジタルリニアライザ方式では $\mu = 0.512$ を選択することとした。




図 3-24 ACLR が -52dB 以下になるまでに必要な MMSE の繰り返し回数 (シンボル数にて正規化) ときざみ数 μ の関係 (シミュレーション)

(4) 遅延時間差と、ACLR 劣化

図 3-25 に比較器における入力信号 (Path1) ともどり信号 (Path2) 間の遅延時間差がおおよそ ACLR の劣化量を示した。この図から ACLR 劣化を 2dB 程度に抑えるためには、少なくとも遅延時間差を 0.03 シンボル以下にする必要があることが判る。本論では Path1 についてはシフトレジスタを使用し、Path2 については同軸ケーブルを使用して遅延




図 3-25 遅延時間差と ACLR の関係 (シミュレーション)

時間差を合致させている。遅延時間については温度によってほとんど変化しないため、適応的な合致アルゴリズムは必要が無いことが確認された。

3.3.2.7 実験結果

図 3-26 には直交復調器の DC オフセット量と、ACLR の劣化量の関係を測定したグラフを示している。点線は、復調系の I, Q それぞれに挿入された直流増幅器の DC オフセットを強制的にシフトすることにより得ており、図 3-21 に示したシミュレーション値とほぼ一致している。

これに対して 2.3 章で述べたオフセット校正手段により改善された特性を実線にて示した。このグラフより、±10%程度の DC オフセットに対しては、ほぼ完全に影響を取り除くことができることが示された。

図 3-27 には、復調器の I, Q 出力における利得偏差と、ACLR 劣化量の測定値を示す。点線は、図 3-26 の測定と同様 I, Q に挿入されている直流増幅器の利得を強制的にバランスを崩すことにより実測したもので、図 3-20 に示したシミュレーション値とほぼ一致している。これに対して図 3-27 に同様に 2.3 で述べた校正手段により改善された特性を実線にて示した。このグラフより ±4dB 程度の利得偏差に対してはほぼ完全に影響を取り除くことができることが示された。




図 3-26 ACLR 劣化量対直交変調器の DC オフセット量(実測)




図 3-27 ACLR 劣化量と直交変調器の I, Q の利得バランス誤差 (実測)

図 3-28 には入出力の比較器における遅延時間差と、ACLR 劣化量を実測した結果を示している。これにより、320 分の 1 シンボルの遅延時間差が、約 10dB の ACLR 劣化を引き起こしていることが判明した。この値は、図 3-25 に示したシミュレーションの値とほぼ一致している。

図 3-29、図 3-30 にはそれぞれ最終的な送信スペクトラムの実測値、およびシミュレーション値のグラフを示す。リニアライザ on と off により、ACLR が最大で 18 dB 程度改善されていることが示された。又シミュレーションと実測値がほぼ一致することも確認さ




図 3-28 ACLR 劣化量対遅延時間誤差(実測)

れた。

図 3-32 には、本論文で実用化した ARIB STD-39 準拠のバーストモード移動機の外観写真を示す。重さ 3.3kg、体積 3.28liter (Height 63mm、Width 208mm、Depth 250mm) である。最終的特性としては、出力電力 5W、ACLR=-56~-58dB、電力増幅器の最終段増幅部の電力付加効率については 22% (バックオフ約 2.7dB) が得られた。図 3-33 に基地局の外観写真を示す。




図 3-29 リニアライザ ON と OFF のとき
の出力スペクトラム (実測)




図 3-30 リニアライザ ON と OFF のとき
の出力スペクトラム (シミュレーション)




図 3-31 シミュレーションのときに用いた
アンプの AM/AM, AM/PM 特性



図 3-32 今回実用化した ARIB STD-39 準
拠バーストモード移動機

3.3.2.8 結論

実用化が難しかった、バーストモードで動作する移動機用デジタルプリディストーション方式を開発した。TDMA のバーストプリアンプを利用し、直交変調系、直交復調系の不完全性を較正し、かつ非線形補償テーブルを高速度で収束させる手段を考案することにより、バーストモードの移動機のリニアライザ方式の実用化に成功した。

本章には低消費電力化バーストモード移動機の構成設計、高速収束化リニアライザの方式設計、各パラメータを最適化するためのシミュレーションとその結果、および実験結果が示されており、それらは、今後のバーストモードデジタルプリディストーション方式の設計に役に立つ。

3.3.2.9 リニアライザが機能しない現象の例（熱メモリ効果との遭遇）

図 3-34 に示したのは、バイポーラトランジスタにて設計された電力増幅器を用いて DPD によりリニアライズしたときの電力スペクトラムである。このように、リニアライズがほとんど効かない。

GaAs FET であれば、このような現象は起きない。熱メモリ効果の為と考えられる。



図 3-33 今回実用化した ARIB STD-39 準拠無線基地局装置
架の大きさ（たて、横、高さ）600 × 650 × 1800 (mm)
消費電力（電力増幅器の RF 出力）
1450W（最大実装時/1




図 3-34 STD-39 で開発した DPD を用いて、バイポーラトランジスタアンプをリニアライズしたときの電力スペクトラム 出力電力 40W

第4章 広帯域歪補償技術に関する研究

第三代移動通信用の電力増幅器に、プリディストーション型歪み補償方式が用いられるようになってきた。その理由は、従来のフィードフォワード型にくらべて装置構成が単純で、高効率化が期待できるためである。しかしながらシステムが広帯域になるに従い、種々のパラメータの周波数特性に応じて、歪み補償効果を劣化させる現象が起きてくる。この劣化は、電力増幅器の最も重要なファクタである出力電力効率の低下を引き起こす。今までプリディストーション型におけるこの種の検討はされていなかった。本章では、この点に着目し、回路の周波数特性（本章では振幅特性、位相特性に注目）が、いかに補償効果を劣化させるかを、W-CDMAの電力増幅器の場合を例にしてシミュレーションを行い、実験と照合した結果を報告する。4.1には序論、4.2には本DPDの基本原理を説明する。4.3では本電力増幅器の具体例を述べ、4.4にはシミュレーション結果を記述する。4.5では実験結果とシミュレーション値との比較を行い、4.6では結果として得られた電力効率とACLRの関係について記述する。4.7で結論を述べ、最後4.8には本研究成果を具体的システムに適応した例について述べる。

4.1 序論

従来から無線基地局用共通増幅器にはフィードフォワード型高出力線形増幅器[99][100][101][102]が広く用いられてきた。これに対し、デジタルプリディストーション型は回路が比較的簡単なためと、高効率化が期待されることから、近年数多くの研究[103][104][105][106][107][108][110]がなされてきている。

このデジタルプリディストーション方式における実用化は、まず公共業務用のような狭帯域システム[106]から実現された。この理由は、第三代の無線システムに要求される帯域で、歪抑圧処理を遂行するのに必要なサンプル速度および精度を有するA/DおよびD/Aが、許容される価格では入手出来なかったことが挙げられる。

1990年代後半から12ビットの精度で60Mサンプル/秒を超えるA/Dがモノリシック型LSIの形で実用化されてから、セルラー方式用無線基地局の共通増幅器としても、デジタルプリディストーション型の実現可能性が論議されるようになった。しかしながら、システムが広帯域になるに従い、狭帯域系では問題にならなかった歪抑圧効果を劣化させる現象が種々観測されるようになり、新たな設計基準が必要とされるようになった。

例として、W-CDMA方式では上り、下りにそれぞれ60MHzが割り当てられており、一事業者あたり20MHzがアサインされることになっている。これは2.5GHz帯においては約1パーセント弱の比帯域に相当する。

更に、電力増幅器の歪は、使用するデバイスに依存すると同時に、動作点（飽和出力からのバックオフ量）により大きく依存し、信号の主帯域の3~5倍に広がる。これらの歪を抑圧する手段は、対象とするシステムの仕様（具体的には、隣接チャネル漏洩電力比（ACLR））により最適の手段を選ぶ必要がある。

更に、基地局系の電力増幅器ではACLRが厳しく仕様化されている為に、時々刻々各種のパラメータが変化する電力増幅器の最終段の信号を比較的頻繁（パラメータが変化しないとみなされる程度の時間間隔で）にサンプルし、原信号との比較を行い、適応的にプリディストーションデータを修正する必要がある（移動機用電力増幅器などではACLR仕様が緩い為、適

応的修正は必要ない場合もあり得る). この意味から一巡回路 (送信信号発生部、周波数変換機、不要側帯波抑圧フィルタ、電力増幅器内部の整合回路、サンプルフィードバック回路) の周波数帯域は、比帯域にして 3~5% の確保が必要とされる. この程度の広帯域になるともはや各種パラメータ (振幅、遅延時間、位相など) の周波数特性は無視できなくなる. 本章では上記の広帯域な一巡回路が保有する振幅、位相などの周波数特性が、適応型プリディストーション型線形電力増幅器の歪抑圧効果に与える影響について考察し、シミュレーションが可能なパラメータについてはシミュレーションを行い、それぞれ実験が可能なパラメータについては実験した値と比較した.

これら周波数特性による ACLR の劣化は、電力増幅器における最も重要な要素である出力電力効率劣化をひきおこす. 最後に ACLR と電力効率の関係についても実験により明らかにした.

4.2 本プリディストータ型歪補償方式の基本原理

図4-1に今回採用した適応プリディストーション方式 (Digital Pre Distortion/DPD 方式) の原理図を示す. $x(t)$ を入力信号、 $y(t)$ を出力信号とし、 a を $x(t)$ の電力振幅のエンベロープとする. 更に $f(a)$ を電力増幅器の歪関数とする. 又歪補償係数を a の関数 $h(a)$ とし、電力増幅器には $x(t)$ と $h(a)$ が乗算された信号が入力される. 電力増幅器の出力 $y(t)$ は、入力信号 $x(t)$ と比較され、この差分に適当なステップ係数 μ を乗算し、 $h(a)$ を更新する.

尚、図4-1には、A/D、D/A、周波数変換器用乗算器等の本図の趣旨に無関係なデバイスは記載していない. $h(a)$ は RAM により構成されるルックアップテーブルの形で保存される. $h(a)$ は漸近的に逐次更新されて、一定の更新回数後に収束する. これらの手順は MMSE として良く知られている方式である. $x(t)$ と $y(t)$ が等しくなった段階で収束したとみなす. 収束した後は更新動作を停止させ、適宜経時変化あるいは、温度変化に応じて更新動作を行う.




図 4-1 歪補償方式の基本構成図

*印は本章で周波数特性を考慮した部分




図 4-2 実験に使用したプリディストーション型線形増幅器の構成図

4.3 電力増幅器の具体例

図 4-2 に電力増幅器の具体的な構成を示す。図中に示した歪補償用デジタル回路には、図 4-1 の左半分に示した MMSE、 $h(a)$ 、乗算器などのデジタル回路部分が収容されている。更に基本動作原理には無関係なため、図 4-1 には示されていない D/A、A/D、アップコンバータ、不要側波帯抑圧フィルタ、サンプルピックアップ用ダウンコンバータ、LPF などが付け加えられる。

さて、上記原理にもとづく電力増幅器を実際に構成した場合、信号発生手段、アップコンバータ、不要側波帯抑圧用帯域濾波器、電力増幅器、サンプル回路中のダウンコンバータ、LPF を含む一巡回路の中に周波数特性が現れる。これらの具体的な回路のうち、周波数特性を生じさせる要素として顕著なのは、電力増幅器の整合回路である。

本章では、この一巡回路の振幅および位相の周波数特性が歪補償効果に与える影響についてシミュレーションと実験結果について述べる。

表 4-1 シミュレーション諸元

項目	諸元	備考
キャリア数	4	
キャリア間隔	5 MHz	
チップレート	3.84 Mcps	
サンプリングレート	32 倍	Fclock=122.88MHz
帯域制限フィルタ	Root roll-off	$\alpha = 0.22$
コード多重数	64 DPCH	Test Model 1 [112]

4.4 計算機シミュレーション

図 4-2 に示すプリディストータ構成を複素ベースバンド表現でモデル化し、シミュレーションを行った。歪補償テーブル $h(a)$ の初期値は $1+j0$ とし、MMSE 規範による更新動作を繰り返す。テーブル収束後の ACLR、スペクトラム特性について評価した。非線形増幅器のモデルは、実測したデバイスの AM-AM、AM-PM (図 4-5) 変換特性を用いた。表 4-1 にシミュレーションに用いた各種パラメータの諸元を示す。

各キャリアの信号は、3GPP テストモデル 1[110]で規定される 64 DPCH 多重信号を用いた。これを各々のスクランブリングコード位相をオフセットして 4 キャリア合成し、プリディストータの入力信号 $x(t)$ とした。

4.5 実験とシミュレーションの結果

4.5.1 に振幅が一次傾斜を持っていた場合の特性について述べ、4.5.2 には、振幅偏差が余弦型であった場合の特性について記述する。4.5.3 には一巡回路中に存在する位相の周波数特性 (群遅延時間差) が存在する場合の特性について記述する。

4.5.1 振幅の一次傾斜の場合

図 4-3 に今回シミュレーションを行った典型的な 2 通りの振幅の周波数特性例を示す。CASE1 は振幅の周波数特性が一次傾斜である場合、CASE2 は余弦型の場合である（この場合、真数がリニア又は余弦であることを意味する）。ここで振幅特性の大きさを表す λ という単位を定義する。振幅が一次傾斜のとき λ の単位は、dBpp/20MHz、余弦型の場合、dBpp/10MHz（ここで pp は peak to peak、10MHz は周期を表す）とする。又図 4-3 の中央には、




図 4-3 本論にて用いた典型的周波数特性 (λ) (シミュレーション)

W-CDMA の信号スペクトラムを、その全体に占める割合が直感的にわかり易くするため描いてある) 周波数変換器 (アップコンバータ) 中に設置される不要測波帯抑圧用の帯域濾波器については、非線形補償動作に支障をきたさない程度に広帯域である (通常主信号の 5 倍程度以上) 為考慮する必要は無い。

逆の表現で言えば、この濾波器の帯域以上に歪が広がっている場合は、増幅器で発生した歪を打ち消すためにデジタルプリディストーション部で発生させたプリディストーション用のスペクトラムが通過できず、歪補償が行われれないということになる。

表 4-2 に本増幅器の周波数特性をもつ箇所とその属性を示した。A 欄は、周波数特性をもつ箇所の名称、B 欄は、周波数特性を考慮するか/しないかの判断結果、C 欄は、判定理由を示した。

表 4-2 周波数特性を考慮すべき箇所とその理由

A	B	C
周波数特性をもつ箇所 (図 4-2 参照)	考慮する/ しない	左記の理由
BPF	しない	帯域幅は、主帯域幅の 3 ~ 5 倍
f(a)	する	電力整合回路は、重大な影響をもつ
LPF	しない	BPF と同じ理由

図 4-4 に振幅の一次傾斜があった場合の ACLR の劣化を示したシミュレーションのグラフを示す。このとき、増幅器には適当な歪（図 4-5：AM/AM、AM/PM）が仮定されている。これからわかることは、周波数特性が存在しないとき（0 dB/20MHz）プリディストーションは完全に遂行され、歪は現れないが、振幅特性が現れるに依り h(a) が正しく形成されず、歪が残留してしまうことが判る。

一方図 4-6 は、増幅器に歪が存在せず、純粋に振幅周波数特性が一次傾斜のみの場合の ACLR の実験値を示す。（60dB のフロアは、量子化雑音）図 4-4 と図 4-6 から、振幅周波数特性があると非線形歪に加えて歪特性の劣化があることが分かる。




図 4-4 振幅の一次傾斜が引き起こす ACLR 劣化量のシミュレーション値（増幅器に図 4-5 に示した歪がある場合）




図 4-5 図 4-4 を計算するために用いた増幅器の AM/AM および AM/PM 特性




図 4-6 増幅器の 1 次傾斜をパラメータとする ACLR 特性の実測値（アナログ増幅部には、歪のないフィードフォワード増幅器を使用）

図 4-7 に、図 4-4、図 4-6 をまとめ、振幅に一次傾斜があった場合の隣接チャネル漏洩電力比 (ACLR) 対 振幅一次傾斜量 (dBpp/20MHz) を示す。この図から判るように、振幅偏差 λ がほぼ 2 dBpp/20MHz 以上では仕様 [111] を満たさなくなることが判る。尚、系の量子化精度に関しても 12 ビットで充分であることが示された。




図 4-7 振幅に一次傾斜があった場合の隣接チャネル漏洩電力比 (ACLR) 対 振幅一次傾斜量 (dBpp/20MHz)

4.5.2 振幅の余弦型偏差の場合

図 4-8 に余弦型の周波数特性があった場合のシミュレーション値について示す。それぞれ ACLR のフロアを上昇させる形で劣化が引き起こされるが、この場合は、3GPP 仕様 [112] を満たすためには、1 dBpp 以下である必要性があり、且つ余弦関数の周期には無関係であることがわかった。




図 4-8 Case2 (Cosin 型周波数特性) の場合の ACLR 特性

4.5.3 位相の周波数特性に一次傾斜（遅延時間差）がある場合

図 4-9 に、一巡回路に位相の周波数特性が一次傾斜（遅延時間差が一定）である場合の ACLR を、遅延時間差が 1nsec、2nsec、4nsec の場合について測定した結果を示す。ここでも図 4-6 での測定と同様に、増幅器の非線形歪の影響を排除するため、増幅器にはフィードフォワード型線形増幅器（ACLR 65dB 以上）を用いて測定した。図 4-10 に、図 4-9 からプロットした、位相の周波数特性が一次傾斜である場合（遅延時間差が一定である場合）の ACLR 対遅延時間差のグラフを示す。




図 4-9 位相の周波数特性に 1 次傾斜（遅延時間差）がある場合の ACLR の実測値

これから、少なくとも遅延時間差は 2 nsec 以下でなければならないことが分かる。

4.6 電力効率と ACLR

4.5 章にて、アナログ回路の周波数特性が、ACLR に与える影響について、振幅、位相についてそれぞれのパラメータが独立に存在する場合についてシミュレーションや、実験にて明らかにした。図 4-10 に、実際の W-CDMA 基地局用の本章型 (DPD 方式) の電力増幅器を動作させ、出力電力を変化させた（バックオフ量の変化）場合の ACLR の測定値を示す。




図 4-10 図 4-9 からプロットした、位相の周波数特性が一次傾斜である場合（遅延時間差が一定である場合）の ACLR 対遅延時間差

測定条件は、中心周波数 2.14 GHz、終段は LD-MOS（飽和電力 52 dBm）を使用している。

図 4-12 には、図 4-11 の実験を基に、縦軸に電力効率（終段のみの電力付加効率）横軸に ACLR の関係をプロットしたものである。図中、DPD OFF とは、 $h(a)=1$ にして、テーブルの更新動作を停止したことを意味している。

このことから、たとえばアナログ部分の振幅偏差 1 dB がおよそ 0.5% の効率劣化を引き起こすことが推定される。

4.7 むすび

本章では高周波回路中に周波数特性がある場合のプリディストーション型歪補償方式を用いる電力増幅器に対して、アナログ回路中に存在する振幅および位相特性がどのように歪補償効果を劣化させるかを W-CDMA の基地局用電力増幅器を例に取り、シミュレーションと実験によって明らかにした。更に、ACLR と電力効率との関係を実験によって測定することにより、これらの周波数特性による補償効果の劣化がひきおこす電力効率の劣化量についても明らかにした。具体的には、ACLR 対電力効率の関係を調べ、アナログ回路の周波数特性に起因する ACLR 劣化量を 1 dB 改善することは、0.5% の電力効率の劣化をもたらすことを明らかにした。

本章は、今後の広帯域なデジタルプリディストーション型の電力増幅器のアナログ回路部分を設計する上での基本的な設計指針を与えるものとなる。




図 4-11 最終段の増幅器の出力バックオフを f とする DPD 方式の出力スペクトラム（実測値）
(OBO : Output Back Off)




図 4-12 電力効率と ACLR の関係（実験値）

4.8 実用化例

図 4-13 に、デジタルプリディストーション型の広帯域電力増幅器の実用化例として W-CDMA 方式における無線基地局用に用いられた高効率高出力電力増幅器の外観写真を示した。本電力増幅器の概略仕様については表 4-3 に示している。

参考までに、本電力増幅器を実装した無線基地局架について外観写真を図 4-14 に示した。



図 4-13 W-CDMA 無線基地局用電力増幅器



図 4-14 W-CDMA 無線基地局架

表 4-3 W-CDMA 無線基地局用電力増幅器の概略仕様

項目	仕様
周波数帯	2GHz
帯域	20MHz / 4carrier
出力電力	40W
線形化方式	デジタルプリディストーション
変調方式	直接変調方式

第5章 メモリ効果に関する研究

本章では、5.1にてメモリ効果の一般論を述べる。5.2では高電圧デバイスの広帯域動作例について述べ、同一の出力電力であっても、デバイスの電流の少ない方がメモリ効果が少ない事例について報告する。5.3では、メモリ効果のモデル化について述べ、そのモデルに基づいてメモリ効果の評価する方法についての新たな提案を行う。更にこの評価手段を用いて測定したメモリ非線形係数についての評価結果についても述べ、これまで過去の仕事との位置づけについても述べる。5.4では5.3で行った複素IMDの抽出を一般的な市販のCADを用いて抽出しようとした試みについて述べる。最後に5.5にてメモリ効果についての対策を述べる。

5.1 メモリ効果についての一般論

本章では、5.1.1にメモリ効果と電力増幅器の研究の歴史を述べ、全体を概括する。5.1.2にてメモリ効果の定義を述べ、5.1.3にてメモリ効果のあるRFアンプの振る舞いについて述べる。更にメモリ効果の評価する手段について考察する。5.1.4では、DPDがメモリ効果に対して弱い理由（歪抑圧効果が劣化する原因）を、他の歪補償方式との比較をしながら説明する。5.1.5にてメモリ効果を引き起こす原因について分類を行う。5.1.6にてメモリ効果のモデルについて説明する。これらは、5.3にて詳細にメモリ効果の評価手段および実験結果の検討を行うが、そのベースとなる基礎情報を提供している。

5.1.1 メモリ効果と電力増幅器の研究開発の歴史

メモリ効果が一番最初に認識されたのは、第2世代の装置開発研究の時代(1980年代前半)である。電力増幅器として線形化が必須となったため(第1世代では飽和アンプであったため、エンベロープが一定な故、メモリ効果の問題は一切発生しなかった。表5-1に各世代毎のリニアライザの方式、RFアンプの形式、OBO、デバイス、メモリ効果の対策の有無を参考までにまとめた)である。更にいえば第2世代の初期のころでは、デジタル信号処理技術および、デバイス技術が未熟であった為、歪補償方式としてはDPDは用いられず、FFや、RFフィードバックといったアナログ方式が主流であった。このためメモリ効果は顕在化しなかった。顕在化するのは、第2世代の普及期ごろ(1990年の中ごろ)に比較的低い周波数(60~300MHz)帯で運用されていた公共業務用通信システムをデジタル化しようとする時期である。当時既に実用化が成功し、広く無線基地局(PDCシステム等の第2世代システム)に普及していたFF方式(800MHz

表 5-1

-システムの変遷と電力増幅器OBOとメモリ効果対策-
(基地局用)

世代システム	非線形補償方式	RFA形式	OBO (dB)	デバイス	メモリ効果対策
第1世代	無	B~C級 シングル	0	BJT	無
第2世代	FF	A~AB級 シングル	10	GaAs FET	無
第3世代	DPD	シングル~ 高効率アンプ	7~8	GaAs LDMOS GaN	問題
第4世代	DPD	高効率 アンプ	8~9	LDMOS GaN	必須

高効率アンプ : ドハーティ、LINC(Outphasing)、DVC等
OBO: Output Back Off

～1.5GHz)が、低い周波数では回路規模が大規模(遅延線や、方向性結合器など)となってしまう為、デジタル化による小型化を目的とした検討の機運が高まっていた。

本論文の第3章に詳しく記述したが、既にPDC用の移動機向けにDPDの基礎研究がおこなわれており、基本動作について確認されていた為、実用化の下地は出来ている(このときのDPDの実験に用いられたのは、GaAs FETであり、メモリ効果(熱メモリ効果)には遭遇してはいなかった)状態にあった。しかし実用化となれば装置コストが問題になる。当時GaAs FETを用いた電力増幅器は、BJT(バイポーラトランジスタ)を用いたアンプに較べて1桁コストが高かったため、開発初期には、BJTが用いられた。ところが、実際DPDを動作させたが、ほとんど歪抑圧効果が得られなかった。この経験(1994年頃)(本論文の3.3.3章に記述)が最初のメモリ効果に対する経験となった。このときは、電力増幅器のデバイスをBJTからGaAs FETに換えることにより事なきを得た。本格的なメモリ効果との戦いは第3世代用の電力増幅器システムの研究開発からである。すなわち、第3世代では、第2世代にくらべ、飛躍的な広帯域(3桁:1000倍)特性が要求された為メモリ効果が再び顕在化することになった(表5-2に、各世代毎の変調方式、キャリア数、標準化されたACLRの値、典型的なアンプの電力効率、伝送帯域を表にまとめた)。この第3世代の電力増幅器システムの実用化にはDPDへの遅延項導入が大きな働きを担った。更に、第3世代方式も普及期を迎え、デバイスの進歩に著しい進歩があった。GaN HEMTなどの高電圧素子である。このデバイスはドレイン電圧が高くなった分ドレイン電流が少なくなり、飛躍的にメモリ効果が少なくなることであった。このことが更にOBOを小さくせしめ、電力効率を向上させる原因となった。しかしながら、メモリ効果はこれですべて解決されたわけでは無かった。

第3世代からLTE(第4世代)の時代が見えてきた現在において、電力増幅器の効率競争が激しくなり、RFアンプにはドハーティ型、あるいはDVC型などの高電力効率のアンプの採用が検討されてくるようになり、上記高電圧デバイスであっても更なる電流のダイナミックレンジの拡大の為、

表 5-2

-システムの変遷と電力増幅器への要求性能-
(基地局用)

共通増幅器の時代

世代システム	変調方式 アクセス方式	キャリア数 出力電力	ACLR (dB)	効率 (%)	帯域 (MHz)
第1世代 HI-CAP	FM FDMA	シングル 数W		50	0.25
第2世代 PDC	$\pi/4$ QPSK TDMA	マルチ 20~80W	50	3~8	16
第3世代 W-CDMA	QAM CDMA	マルチ 20~80W	45	10~20	20
第4世代 LTE	QAM OFDMA	マルチ 20~80W	45	20以上	10~100

表 5-3

-非線形補償方式実用化の変遷とメモリ効果-

リニアライザ*	1990年代(2G)	2000年代(3G)
アナログ型	FF	PDC基地局
	CFB	自営系(狭帯域)
	PD	セルラ移動機(広帯域)
デジタル型	DPD	自営系(狭帯域) W-CDMA基地局(広帯域)
	メモリ効果対策	BJTをGaAs FETへ 遅延項1 高電圧デバイス(GaN)
	メモリ効果モデル	Volterra Memory polynomial Generalized Memory polynomial

FF : Feed Forward CFB : Cartesian Feed Back
PD : Pre-Distortion 遅延項1 : 遅延時間1種のみに対策

再び深刻なメモリ効果に直面している。これらの克服には更なる深い研究を必要としている。上記の各種の経験から、メモリ効果に関して以下の事柄が明らかになってきた。まず、第一に、メモリ効果を引き起こす原因として、全く異なる要因が複数存在していること。第二にメモリ効果は通過する信号の帯域が広がるほど顕著になること。第三に、電力増幅器の電力効率が向上するにつれて顕在化すること。上記3種について以後の章にて詳細に記述してゆく。参考までに、表5-3には第2世代、第3世代毎のメモリ効果に対する歪補償技術の進展と、モデル化の経緯を記述した。

5.1.2 メモリ効果の定義

メモリ効果の定義を最も簡易な表現で記述すれば、以下のような文章になる。すなわち「入力信号の過去の情報が、RFアンプのどこかに記憶され、アンプの現在の特性に影響をおよぼす現象を言う」。ここで「情報」とは、RFアンプに入力される信号のエンベロープ成分であり、「どこか」と言えば、ひとつはデバイスそのものであり、もうひとつはデバイスの周辺に存在するヒートシンクや、デバイス以外の周辺の回路に存在するL、Cなどである。次に最後の「現在の特性」であるが、これらは以下の3種が考えられる。すなわち、AM/AM特性、AM/PM特性、漏洩電力比特性(ACLR)、出力電力、電力効率である(出力電力、効率については直接的には影響は無いが、ACLR特性を仕様に合致させるためにOBOを大きく取る必要が生じ、結果として出力電力の低下、そして必然的に電力効率の劣化を引き起こす)。

5.1.3 メモリ効果のあるRFアンプの振る舞い

RFアンプにメモリ効果がある場合のRFアンプの振る舞いについて考察する。この現象(振る舞い)を観測すれば、メモリ効果の評価手段として使える可能性があるはずである。まず、アンプの信号に2信号を入力して振る舞いを調べるのが一般的であるので、(図5-6にこの場合の出力スペクトラムの図を参考に示した)この2信号の振幅や、差周波数を変化させ、現象を観測してみた場合の摸式図を図5-1~図5-6に示す。図5-1はAM/AM特性のヒステリシス特性であり、図5-2はAM/PM特性のヒステリシスである。図5-3には、入力レベルを変化させたときの、アンプの出力におけるIMDの振幅特性を示したものである。この様に、IMDの上側(USB)と下側(LSB)とで非常に大きな非対称性が観測される場合がある。図5-4に示したのは、差周波数(ビート周波数、あるいは、エンベロープ周波数)を変化させたときのIMDの振幅変化を示したものである。図5-5に、短いパルス波形を入力した場合の出力波形を観測し、遅延時間を推定してメモリ効果を推定しようとするものである[35]。

本論文では、図5-4の手段(IMDのエンベロープ周波数特性)に注目して測定を進めたが、その理由は、IMDの正確な定量的把握が容易であるということ、およびこの方法により抽出されたパラメータにより、リニアライザを作ることが出来る可能性があるという二つの理由からである。




図 5-1 AM/AM 特性のヒステリシス特性




図 5-3 IMD 特性の出力依存性




図 5-4 IMD 振幅のエンベロープ周波数依存性




図 5-2 AM/PM 特性のヒステリシス特性




図 5-5 出力応答特性




図 5-6 2 信号入力時の出力スペクトラム (IMD5 まで表示)

5.1.4 DPD システムがメモリ効果に対して弱い理由

図 5-7 に、典型的 DPD 送信装置のブロックダイアグラムを示す。図 5-8 には、この DPD システムに使用されている RF アンプにメモリ効果があった場合 (点線) と、無い場合 (実線) の出力波形を示している。この図で示した様に、ヒステリシスがある場合は、過去の出力振幅が大きい場合と、小さい場合とで、現在の出力データが異なってしまうことを意味している。すなわち、現在の値が過去の値に引きずられて影響を受けてしまうことが判る。このことから、LUT (Look Up Table) にあらかじめ用意しておいた歪補償の値が、正しい補正值からずれてしまうことを意味する。これに対して、図 5-9 および、図 5-10 に示した歪補償回路では、このようなことは起こらない。図 5-9 はフィードフォワード型 (FF 型) であるが、原理上アンプの出力から入力信号を差し引き、これを適当に振幅と位相を合わせて、出力か

ら差し引き、歪をキャンセルさせる。キャンセルはメモリ効果には無関係となる。図 5-10 はフィードバック型 (FB 型) であり、このタイプの具体的例として、RF 直接フィードバック型、アナログカルテシアン (CFB) などがあるが、これも充分な一巡利得、一巡 GB 積が確保され、かつ充分小さい一巡遅延時間であれば、メモリ効果に無関係に歪を圧縮する。これら FF 型、FB 型は瞬時型である。FB 型の振る舞いは自動制御理論に従う。(しかし、DPD 型は一見して瞬時型に似ているが、LUT が収束した後では、實際上 DPD のフィードバック信号は、LUT において時間的に切断されており、自動制御理論的振る舞いとは一切関係しない。その典型的な証拠として、LUT の値が収束して一定の値になったところで、フィードバック回路を停止し、LUT の更新をやめても、何ら問題を生じない。瞬時型とは異なっていることは明白である。DPD の LUT の更新は、RF アンプのパラメータが時間が経過することにより変化したとき、新たに更新動作を再開すればよい。温度、出力の条件があまり変化しなければ、数分~数 10 分間の間、一切更新しなくても動作し続けることもあり得る。但し、LUT の内容が更新過程にあり、LUT の各パラメータが変化しているときはこの限りでは無くデジタルフィードバック理論に従って過渡現象が生じる)。以上の背景から、メモリ効果がある場合の DPD アルゴリズムには、特段の工夫を必要とする。




図 5-7 典型的 DPD システムのブロックダイアグラム




図 5-9 FF アンプ (フィードフォワードアンプ) のブロックダイアグラム




図 5-8 メモリ効果があった場合のグラフ (点線) と無い場合 (実線) のアンプの出力エンベロープの差異。




図 5-10 フィードバック型のブロックダイアグラム

この DPD のアルゴリズムの問題は、本論文のスコープから外れるので、本論文では言及しない。以後本論での DPD アルゴリズムは、単純な一次元 (遅延項無し) を想定している。(プリディストーションであれば、アナログあるいは、デジタルの如何にかかわらず、メモリ効果

に対しての対策が必要になる)

5.1.5 メモリ効果の原因の分類

メモリ効果の原因には大きく分けて2種類ある。ひとつは高出力デバイス(トランジスタ)そのものに内在する原因であり、もうひとつはデバイス以外である。デバイスが原因であるメモリ効果には2種類存在する。ひとつは熱が原因であるもの[113][114][115][133]と、もうひとつはチャンネルトラップによるもの[116][154][155][156]である。デバイス以外のメモリ効果の原因は、デバイス周辺に存在するL(インダクタンス)、C(キャパシタンス)である。

電力増幅器に存在するL、Cには大きく分けて電源系とRF整合回路がある。エンベロープ情報が蓄積されることがメモリ効果であるから、一般的に言ってRFの整合回路が、RF周波数と比べて桁違いに低いエンベロープ周波数(ベースバンド周波数)を記憶することは考えにくい。従って必然的に電源周りのL、Cがメモリ効果を担うことになるものと考えられる。

(但し、将来非常に広帯域(例として搬送波周波数の1割~2割程度以上)の信号を伝送する場合はRF回路の記憶も考慮しなければならないかも知れない。この問題は将来検討すべき課題である可能性がある)このことは、搬送波信号には、一切低い周波数成分が含まれていないので、一見説明がつかない印象を与えるが、これは後に説明するデバイスの偶数次歪が存在する為に、バイアス回路に、入力信号には存在しなかったエンベロープ成分が復調されてしまうことに起因する。以上の分類を整理すると、表5-4の様に分類される。

表 5-4 メモリ効果の原因分類

メモリ効果 の原因	デバイスに 起因するもの	熱 [113][114][115][121][127][128][133][154] チャンネルトラップ [116][153][155][156]	デバイス以外に 起因するもの	バイアス回路に存在するLC [118][119][120][122] (デバイスの偶数次歪の為) [124][125][127][132][135] [136][140][142][148]

以下上記3種類のメモリ効果についてそれぞれ説明する。(本論文では、GaN HEMT系トランジスタを主に用いているが、このデバイスは熱および、チャンネルトラップによるメモリ効果は寡少であることから、偶数次歪による、バイアス回路によるメモリ効果に絞って研究を進める根拠となっている)(スペクトラムの非対称の原因として、デバイスのC_{gs}(あるいはC_{ds}、C_{dg})の非線形動作により発生すると主張する論文も存在する[21]が、本論文ではメモリ効果として分類はしていない。しかしながら更なる正確なIMD計測の為にはこの原因も考慮する必要はあるものと思われる。今後の課題としたい)

5.1.5.1 熱によるメモリ効果

一般的に半導体デバイスは、ジャンクション温度により特性が変化する。この為、入出力特性を、低いレベルから高いレベルへとスイープしながら測定している場合、最初の半サイクル(上り)は温度が低く、後の半サイクル(下り)は温度が高くなる傾向がある。このような場合、上りと下りの特性が一致しない。すなわちヒステリシス現象が発生する。利得特

性が温度とともに低くなる傾向があるデバイスであれば、図 5-7 に矢印で図示した履歴を辿ることになる。BJT (バイポーラジャンクショントランジスタ) はこの逆特性の傾向がある。この場合、スイープする速度を速くしていくと、温度変化が小さくなり、図 5-1 (あるいは図 5-2) のヒステリシスの膨らみが小さくなり、1本の線として観測される。逆に非常にゆっくりスイープすることにより、温度変化は定常状態となり、これもまた1本の線となる。このヒステリシス特性が最大になるのは、上り下りの温度変化が最大になる場合と考えられ、それは熱の時定数に関連している。温度の時定数は意外に小さく、数 100kHz の応答特性があったとの報告[133]がされている。このとき図 5-3 に図示した IMD3 の測定値も報告されており、1MHz 以下の差周波数 (2 信号 IMD 特性) にて、USB(+IMD3)と LSB(-IMD3)の非対称性が観測されている。熱によるメモリ効果が顕著なのは BJT であることは広く知られている[113][114]。後に GaAs FET や、LD-MOS、GaN HEMT など FET 系のデバイスが開発されてきたがこれらのデバイスには顕著な熱メモリ効果の存在は報告[127]されていない。BJT は、この分野における電力増幅器の市場では、現在姿を消している。このメモリ効果が一因と思われる。

5.1.5.2 チャネルトラップによるメモリ効果

ドレイン電圧が高い場合やゲート電圧が低い場合に、電界強度の高い空乏層がドレイン側のゲート端近辺に形成される。例として AlGaIn/GaN ヘテロ界面の場合、界面に形成されたチャネル内の電子がこの高い電界によって加速され、AlGaIn バリアー層を乗り越えて AlGaIn 層表面の順位にトラップされる。その結果 AlGaIn 層表面はマイナスの電荷を帯びる。このマイナスの電荷は、直下のチャネル内の電子を遠ざける。その結果チャネル内の電子密度が低下し、チャネル抵抗が高くなり、ドレイン電流が低くなる。この AlGaIn 層表面の順位は深いためトラップされた電子が表面順位から放出されるのには時間がかかり、すぐにドレイン電流量が回復しない。これが電流コラプスといわれる現象である。このような現象によって引き起こされると想定されるメモリ効果を総称して、本論文ではチャネルトラップによるメモリ効果として分類した。

このように BJT ではあまり見られなかった現象が FET 系デバイスでは顕著であることが数多くの論文で発表されている[116]。実際に FET 系デバイスで電力増幅器を試作して評価する過程で、具体的現象としてゲートラグ、あるいはドレインラグといわれる現象が観測される。適当なドレイン電圧を印加し、ゲートに階段状電圧波形 (ユニットステップ) を加えると、ドレイン電流は瞬間的に大きな電流が流れ、適当な過渡状態の時間が経過すると定常状態となる。しかし過渡状態が安定状態になっても徐々に電流が減少してゆく (数秒~数 10 秒)。この現象がゲートラグと言われる現象[154]である。又、適当な固定ゲートバイアスを与えておき、ドレインに階段状電圧波形 (ユニットステップ) を加えるとゲートラグと同様な電流変化がドレイン電流にみられる。これがドレインラグと言われる現象である。この現象と IMD の関連はまだ解明されていない。今後の課題である。しかしながらこの現象の時定数は非常に長く、特に GaN 系のデバイスでは、このチャネルトラップによるメモリ効果は顕著ではないとの報告がされている[115]。これらチャネルトラップ現象と IMD との関連性を論じた論文は非常に少ない[156]。これらの関連については今後の課題である。以上のことから、本論文では、主に GaN 系のデバイスにて実験し、電源回路回りでのメモリ効果に注力し

て研究を進めたので、チャンネルトラップによるメモリ効果については検討対象から外している。

5.1.5.3 バイアス回路によるメモリ効果

デバイスに偶数次歪が存在すると、入力信号のエンベロープ成分がドレイン電流に復調される。このとき、電源のインピーダンスが理想的に零であったとすれば、メモリ効果は起きない。しかしながら、電源には通常LやCが存在しており、インピーダンスは広帯域に零にはならない。この為、復調されたエンベロープ信号の電流成分は電圧に変換される。この電圧は、再度デバイスの偶数次歪によりRFにアップコンバートされる。従って、デバイスが発生する歪は、電源インピーダンスの影響を強く受けることになる。この現象をバイアス回路によるメモリ効果として分類した。本論文では、この現象について深掘したものである。深掘のポイントは、歪成分をメモリレスによって引き起こされた歪の成分とメモリ非線形によって引き起こされた歪の成分を分離し、定量的かつ正確にメモリ非線形係数を分離しようとするものである。更に本論文ではその評価手段についても深く掘り下げる。そしてバイアス回路によって引き起こされるメモリ効果の原理を検証しようとする。

5.1.6 メモリ効果のモデル化

5.1.6.1にてメモリ効果モデルの分類を試み、5.3にて研究するバイアス回路によるメモリ効果のモデルについての位置づけを行う。5.1.6.2にて、メモリ効果モデルとしてこれまで2種があったことを述べる（ただし、ここではニューロファジー、遺伝、特定物理量特化型は除いた）。5.1.6.3にてこれら二つのモデルが結局は同一であることを示す。本論文では、メモリ効果の評価を定量的に、正確に表現するには物理モデル（EBモデル）が有利であると考え、EBモデルに従って解析、評価を進めることとする。本章は、5.3にて述べるメモリ効果の評価手段の基礎編ともいべき位置づけとなっている。幾分内容は5.3と重複する。

5.1.6.1 メモリ効果モデルの分類

表5-5にメモリ効果モデルの分類を示す。まず大きく分けてメモリ効果モデルには2種類存在する。ひとつはブラックボックス型で、もうひとつは物理現象型である。前者は他に2種類の通称がある（現象論型、ビヘイビオラル型）。ブラックボックス型は、あまり深く物理的な原理を追求せず、現象的に実際と合致するように、モデルパラメータを決めてゆくやり方である。これに対して後者は（物理現象型（別名バイアスフィードバック型、EB型（本論文にて命名）とも言う））物理的な原理に基づいてモデルを仮定し、パラメータを決定してゆく手法[118][136]である。前者のブラックボックス型は、ボルテラ級数型、ニューロ・ファジー型、遺伝アルゴリズム型、特定物理量特化型（本論文にて命名）などに分類される。ここで、ブラックボックス型の中に分類されるニューロ・ファジー型、遺伝アルゴリズム型、特定物理量特化型について触れる。ニューロ・ファジー方式は、ニューラルネットワークを使って、パラメータを学習させる方法と、ファジー推論を組み合わせた方式と一緒に表現した名称である。遺伝アルゴリズムは、PAのパラメータを遺伝アルゴリズムによって最適値を求めていく方法である。前者は学習に時間がかかる為、前もって代表的パラメータ（出力電

力、温度、その他の情報に対応したノード情報)について学習させておき、運用時に、各ノードへ、そのデータが必要になったときにロードして使用する。問題点としては、状態が変化したときの学習速度と、回路規模である。特定物理量特化型は、PAの特定の特性(メモリ効果に敏感なパラメータ)に注目してメモリ効果モデルを形成する方式である。[117][149]では、PAのAM/PM特性がエンベロープ周波数にて変化する特徴(ダイナミックなAM/PM特性と言える)を抽出した。[149]では、これを数式化(レベルおよび、レベルの時間変化で展開)してモデル化し、IMDとの良い一致を確認している。上記の各種のモデル化手法の優劣を決めるのは、モデルの正確さ(PAのメモリ効果の振る舞いをいかに正確に表現するか)と、モデルのシンプルさ(計算時間が短いこと)である。しかしながら上記の各種方式の優劣をつけるには、モデル化する目的にも依存する。モデル化する目的は3種ある。ひとつは、特定のPAのリニアライザを開発する為に、実機を使用できない場合、モデルを作って、簡易にコンピュータシミュレーションを行いたい場合。二つ目は、メモリ効果の原因を追及する為。3つ目は、新たな非線形補償方式のアルゴリズムを見つける為である。(本論文では、上記の二つ目と三つ目を目的としている。この為、本章以降では、ニューロ・ファジー型、遺伝型、特定物理量特化型は検討対象から除いた)。更に、応用する分野でも異なってくる。例としてマイクロウェーブ回線における電力増幅器と、移動通信用基地局に用いられる共通増幅器ではモデルが異なる。前者においては、隣接チャネル漏洩電力はあまり問題にならず、インバンド内でのEVM劣化が問題となる場合が多い。これに対して移動通信用であれば、インバンド内のEVMよりも、隣接チャネル漏洩電力比(ACLR)がより重要である。(本論文では移動通信向けに限定して研究を進めている)更に移動機(移動端末)用の電力増幅器と基地局用共通増幅器とではかなり異なったもの(ACLR規格が20~30dB異なる)となる。本論文では、主に移動通信用の共通増幅器をアプリケーションの対象として議論を進めた。更に、本章以降の検討では物理モデルを対象を絞って研究を進める。

表 5-5 メモリ効果モデル分類表

メモリ効果 モデル 分類	ブラックボックス型 (現象論型) (ビヘイビア型)	ホルテラ級数型	ホルテラ級数型 [157][158]
			メモリ多項式型 [138][141] [159][160]
		ホルテラ級数型	一般化メモリ多項式型 [151]
		ニューロ・ファジィ型	[126][129][130][131][144][146]
		遺伝アルゴリズム型	[145][146][147]
		特定物理量特化型	[117][149]
	物理現象型 (ハイスイートバック型) (EB型)		[118][119][120][122][123][124][125] [127][132][135][136][140][142] [143][148]

5.1.6.2 メモリ効果のモデルの二つ（ブラックボックス型、物理型）の流れ

メモリ効果についての研究は、マイクロウェーブ中継回線に用いられる進行波管（TWT：Traveling Wave Tube）と、伝送路に挿入されるフィルタとの相互作用から、変調精度（EVM：Error Vector Magnitude）が劣化する問題についての研究が最初であると思われる[157]。移動通信用の共通増幅器等では、インバンド内の EVM 劣化よりは、対域外の ACLR を問題にする場合が多い（但し、近年のセルラー方式の高速化の傾向が進展し、1 キャリアあたりの多値化が進む傾向がある。このことから移動通信用電力増幅器についても、インバンド内の EVM 劣化に関する研究報告がされるようになってきている）。

上記マイクロウェーブ中継回線や、衛星回線などに応用されていたメモリ効果モデルは、主に非線形回路の前後に線形フィルタを設置し、このフィルタに記憶が生じ、非線形回路との相互作用によりメモリ効果を検討した例が多い。（非線形回路の前にフィルタが設置されたものを Wiener 型、後にフィルタが設置されたモデルを Hammerstein 型、非線形回路の入出力ともにフィルタが設置されたモデルを Wiener Hammerstein 型と呼ばれている。近年移動通信用電力増幅器の分野においてこの手法により解析を進めた論文が多数報告されてきている [138][141][159][160][157][158][161][162][151]）。これらの論文の多くは、Volterra 級数モデルにより研究、検討されてきた。本論文では、このようなモデルをブラックボックス型と呼ぶことにする。

一方、上記の研究の流れとは別に、デバイスの偶数次歪に注目し、この歪がドレイン電流にエンベロープ成分を復調せしめ、この電流が電源のインピーダンスにより電圧に変換され、更にこの電圧がドレインに印加され、ドレイン電流を再変調する。というメカニズム（以後、このモデルを EB モデルと呼ぶことにする）での研究の流れがある。これまで、この二つの流れは比較的独立して研究が進んできたように思われる。

さて、最初の流れ、すなわちブラックボックス型は、移動通信の電力増幅器の解析手法としても近年多くの発表がされてきたが、最近次のような変化が表れてきている。このあたりの変化については図 5-11 に図示した。すなわち、一般的 Volterra 級数では、計算すべき項数が非常に多く（式(5-1) 参照）、実用的でないということが指摘され、単純化したメモリ多項式モデルが提案された[138][141][159][160]。この方式は、Volterra 方式がすべての遅延時間（メモリ効果を引き起こす原因の要素：遅延時間の違いにより表現される）を掛け合わせた項（以後クロスタームと呼ぶ）から成っているのに対し、メモリ多項式モデル（式(5-2) 参照）では、遅延時間は一個しか存在せず、計算すべき項数が圧倒的に削減されるという利点がある。しかしながら、装置の伝送帯域が更に広帯域化するにつれ、あるいは、更なる高効率化 RF アンプが考案されるなどして、メモリ多項式モデルでは不十分であるとの指摘がされるようになってきた。これを改善する為に一般化メモリ多項式モデルが提案された。図 5-11 に、流れと代表的文献[151]を記述した。

上記ブラックボックス型に対して、図 5-12 に示したのが、物理現象型（本論文で初めて命名：以後 EB モデルとも呼ぶ）である。このモデルは、実際の RF アンプにおける現象をそのまま表現しているという意味がある。すなわち、RF アンプのドレイン電流を観測すれば、エンベロープ信号により大きく変動しており（CAD によるドレイン電流のシミュレーション波形図 5-52 参照）、明らかにデバイスの偶数次歪の存在が確認出来る。もし、電源のインピーダンスが、ある特定の周波数で共振しているような場合、この電流は電圧に変換され、ドレイン電流を変調するだろうことが予想される。すなわち、入力信号の搬送波に AM 変調を生じせしめるであろうと予想される。




図 5-11 ブラックボックス型メモリ効果モデルの流れ




図 5-12 物理現象型メモリ効果モデル

この電流発生メカニズムは、図 5-12 の青い網掛け部分で示されているブロックダイアグラムにより、表現されている。従って、出力には、メモリ効果の影響を受けない奇数次の IMD（メモリレス非線形歪）と、メモリ効果を持った IMD 成分とが混じり合った IMD が観測される。5.3 の眼目とするところは、この歪成分を正確に分離することにある。

Volterra
モデルによる
多次効果の
表現 (注1)

Volterra表現

$$y(n) = \sum_{k=1}^K y_k(n) \quad y_k(n) = \sum_{m_1=0}^{M-1} \cdots \sum_{m_{k-1}=0}^{M-1} h_k(m_1, \dots, m_{k-1}) \prod_{l=1}^k x(n-m_l) \quad (5-1)$$

$$n_l = m_{l+1} - m_l, l = 1, 2, \dots, k-1$$

メモリ多項式
による
多次効果の
表現 (注2)

メモリ多項式 表現

$$y(n) = \sum_{k=1}^K \sum_{q=0}^Q c_{kq} x(n-q) |x(n-q)|^{k-1} \quad (5-2)$$

(注1) m_l は遅延時間、 k は非線形の次数、 $h(m_1 \dots m_k)$ は Volterra 核、 M は遅延の種類の数を表す。

(注2) Q は遅延の数を表し、 q は遅延時間を表す。

上記の説明を、より直観的に理解を深めることが出来る様に、図 5-13 には、2 信号を RF アンプに入力した場合に発生する各種スペクトラムを図示した。図中右側の基本波の上にある $2f_2-f_1$ が奇数次歪により生じる IMD3 を意味している。一方、最も左側のスペクトラムが電源（ドレイン電流）に発生するエンベロープ成分である。2 信号成分を f_1 、 f_2 とすれば、偶数次歪により（図では赤い点線で表示）エンベロープ成分（差周波数成分）が電源に復調される。

このエンベロープ成分の 2 倍波も発生する（4 次の非線形により発生）。これらのエンベロープ成分である f_2-f_1 （あるいは $2(f_2-f_1)$ ）が、やはり同様に偶数次歪により基本波（ f_1 および f_2 ）に AM 変調をさせる。図には、 f_2 に乗算された成分のみ図示している。この場合の USB 成分が先ほど説明した（ $2f_2-f_1$ ）の IMD3（奇数次歪により発生）に重なる。同様にエンベロープ成分の 2 倍波（ $2 \times (f_2 \cdot f_1)$ ）は、 f_2 に AM 変調し、この USB は IMD5（緑の矢印で図示）と重なることになる。同様に LSB は下側の IMD3 に重なる。




図 5-13 2 信号入力の場合の偶数次歪と奇数次歪により発生する IMD の関係

5.1.6.3 二つのモデル (ブラックボックス型モデルと EB モデル) の関係

前章にてブラックボックス型モデルと、EB モデルの二つのモデルについて説明した。

式 (5-3) に、Morgan 等の報告[151]の中の (23) 式を再掲した。

これは、5.1.6.2 で述べた一般化メモリ多項式の最終結論の式である。

一方、5.3 の (5-8) 式を再掲したのが (5-4) 式である。

この式と (5-3) 式は全く異なっているように見えるが、この式は、図 5-14 の EB モデルのアンプにフィルタ (RF のマッチング回路などによる帯域制限) (インパルスレス

$$\begin{aligned}
 y_{GMP}(n) &= \sum_{k=0}^{K_a-1} \sum_{l=0}^{L_a-1} a_{kl} x(n-l) |x(n-l)|^k \\
 &+ \sum_{k=1}^{kl} \sum_{l=0}^{L_l-1} \sum_{m=1}^{Mb} b_{klm} x(n-l) |x(n-l-m)|^k \\
 &+ \sum_{k=1}^{kc} \sum_{l=0}^{L_c-1} \sum_{m=1}^{Mc} c_{klm} x(n-l) |x(n-l+m)|^k
 \end{aligned} \tag{5-3}$$

$$\begin{aligned}
 y(n) &= \sum_{k=0}^2 A_{2k+1} |x(n)|^{2k} x(n) \\
 &+ \sum_{k=1}^2 \sum_{m=0}^M b_{k,m} |x(n-m)|^{2k} x(n)
 \end{aligned} \tag{5-4}$$




図 5-14 EB モデルの RF アンプと出力のフィルタ

レスポンスを $h(t)$ とする) がかったものと考え、(5-4) 式の 2 項目と、 $h(t)$ とのたたみこみ積分を行うことにより、(5-3) 式の中央の項と完全に一致することが判る。

このようにして、結局二つのメモリ効果のモデルは、時間領域表現において完全に一致することが理解出来た。(5.3 にて再び説明する)。この結果から言えることは、EB モデルは、ボルテラモデルにおけるクロスターム表現と見なすことが出来ると言える。

5.2 高電圧デバイスによるメモリ効果に関する研究（動作電圧の異なる化合物半導体デバイスのデジタルプリディストーション型 W-CDMA 共通増幅器における、歪抑圧効果の実験的比較考察）

デジタルプリディストーション型電力増幅器の、更なる高効率化のためには、その弱点である、メモリ効果の克服が問題となっている。メモリ効果を抑圧する方法の一つに、デバイスから見た電源のインピーダンスを下げる方法が知られているが、今回、動作電圧の異なる2種の化合物半導体デバイス（GaAs FET と GaN HEMT）を用いて、W-CDMA 方式におけるデジタルプリディストーション型高出力増幅器（出力 40W、4キャリア）を構成し、これについて実験をした結果を報告する。実験では、低い動作電圧のデバイス（GaAs-FET $V_{op}=12V$ 、飽和出力 240W、プッシュプル接続）と、高電圧デバイス（GaN-HEMT $V_{op}=50V$ 、飽和出力 200W、プッシュプル接続）の2種について実験を行い、プリディストーションによる歪抑圧効果の比較を行った。実験の結果、明らかに高電圧デバイスのほうが歪抑圧効果の点で優れた特性を示し、その結果としてドレイン効率も優れていることが結論づけられた。5.2.1にて序論、5.2.2にて基本原理を述べ、5.2.3にて本アンプの構成を記述する。5.2.4にて実験結果を述べ、5.2.5にて考察をし、5.2.6にて結論を記述した。

5.2.1 序論

デジタルプリディストーション型のリニアライザは、小型、高効率のゆえに、従来型の FF 型に替わって、携帯電話用の無線基地局の共通増幅器に広く使われつつある。しかしながら、アナログ部（RF アンプ）にメモリ効果が存在している場合、その歪抑圧効果が減じられるという弱点がある。歪抑圧効果が減じられると、隣接チャネル漏洩電力比（ACLR）を、その使用するシステムの仕様にミートさせるためには、バックオフを更に大きくする必要があるため、電力効率を犠牲にせざるを得ないことになる。

メモリ効果に対する対策として知られているのは、ベースバンド周波数における電源のインピーダンスを低下させる方法がある。これには、実際に広帯域にわたって低インピーダンス化させる方法と、デバイスの動作電圧を高電圧化して、相対的にデバイスから電源を見たインピーダンスを低く見せる方法がある。




図 5-15 本論文で用いた歪補償方式の基本ブロックダイアグラム

ここで、後者の方法を用いた場合、同一のバイアス回路でのインピーダンスを比較してみる。電圧を V_{op} 、電流を I_{op} とした場合、出力電力 P が一定だとする。この条件で、 V_{op} が n 倍になったとすると、 I_{op} は $1/n$ となり、結果として電源インピーダンスは、 $(1/n)^2$ となる。本論では、デバイスの動作電圧を高電圧化した場合の、デジタルプリディストーション型リニアライザの歪抑圧効果の実験の報告を行う。




図 5-16 電力増幅器の構成

適応したシステムは W-CDMA 方式の無線基地局用高出力電力増幅器(平均出力 40W、4 キャリア)であり、使用したデバイスは、動作電圧 50V (V_{ds})、飽和出力 200W の GaN-HEMT を用いた。尚、比較のため、12V 系の GaAs-FET ($V_{ds}=12V$ 、飽和出力 240W) を用いた場合の実験をも行った。両デバイスとも、プッシュプル接続のものを使用した。これにより概略インピーダンスは高電圧化したことにより 1/16 に改善されたことになり、結果として、歪抑圧効果も改善され、ドレイン効率も改善された。

本論では、5.2.2 に本論で用いたプリディストーションリニアライザの基本原理を説明し、5.2.3 にて具体的な電力増幅器の構成を示し、バイアス回路の具体例も示した。5.2.4 にて低電圧、高電圧のデバイスの実験結果を示した。5.2.5 にて比較検討を行った。

5.2.2 本論で用いたデジタルプリディストーション方式の原理

図 5-15 に今回採用した適応プリディストーション方式 (Digital Pre Distortion/DPD 方式) の原理図を示す。 $x(t)$ を入力信号、 $y(t)$ を出力信号とし、 a を




図 5-17 RF アンプの最終段の回路図

$x(t)$ の電力振幅のエンベロープとする。更に $f(a)$ を電力増幅器の歪関数とする。又歪補償係数を a の関数 $h(a)$ とし、電力増幅器には $x(t)$ と $h(a)$ が乗算された信号が入力される。電力増幅器の出力 $y(t)$ は、入力信号 $x(t)$ と比較され、この差分に適当なステップ係数 μ が乗算され、 $h(a)$ が更新される。

$h(a)$ は RAM により構成されるルックアップテーブルの形で保存される。 $h(a)$ は漸近的に逐次更新されて、一定の更新回数後に収束する。これらの手順は MMSE として良く知られている方式である。 $x(t)$ と $y(t)$ が

等しくなった段階で収束したとみなす。

収束した後は更新動作を停止させ、適宜経時変化あるいは、温度変化に応じて更新動作を行う。

5.2.3 電力増幅器の構成とバイアス回路

図 5-16 に電力増幅器の具体的な構成を示す。図中に示した歪補償用デジタル回路には、図 5-15 の左半分を示した MMSE、 $h(a)$ 、乗算器などのデジタル回路部分が収容されている。更に基本動作原理には無関係なため、図 5-1 には示されていない D/A、A/D、アップコンバータ、不要側波帯




図 5-18 RF アンプのバイアス回路図





図 5-19 デバイスのドレイン側から電源を見たインピーダンスの周波数特性 (実測値)

抑圧フィルタ、サンプルピックアップ用ダウンコンバータ、LPFなどが付け加えられる。

図 5-17 に、RF 回路の終段部分の回路図を示す。図中、ドレイン側の電源に挿入されている C_{rf} 、および C_b は、それぞれ RF 周波数に対して有効な容量と、ベースバンド周波数に対してインピーダンスを有効に変化させる機能を持つ容量を示す。実験は、CASE1 ($C_{b1}=33\mu\text{F}$ 、 $C_{b2}=2.2\mu\text{F}$ 、 $C_{b3}=1\mu\text{F}$ 、 $R_b=0\Omega$)、CASE2

($C_{b1}=33\mu\text{F}$ 、 $C_{b2}=2.2\mu\text{F}$ 、 $C_{b3}=1\mu\text{F}$ 、 $R_b=0.92\Omega$)、の 2 通りに対して行われた。図 5-19 には、それぞれの CASE の、デバイスのドレインから電源を見たインピーダンスを示す。

図 5-20 には、今回使用した終段デバイスの周辺の回路の写真を示した。




図 5-20 最終段アンプの概観写真

5.2.4 実験

5.2.4.1 に GaAsFET を動作電圧 12V にて動作させたときの ACLR 特性、5.2.4.1 には GaN HEMT を 50V にて動作させたときの ACLR 特性についてそれぞれ測定した結果を述べる。

5.2.4.1 GaAs FET ($V_{op}=12\text{V}$) の ACLR の測定

図 5-21 に、RF の終段デバイスに、動作電圧 12V 系の GaAs-FET を使用し、デジタルプリディストーションをかけた場合のスペクトラム (ACLR) の実測値を示した。それぞれ、バイアスインピーダンスが CASE1、CASE2、CASE3 の場合を示した。これからわかるように、バイアスのインピーダンスが高くなるにつれて、敏感に、ACLR が劣化することがわかる。

図 5-22 には、この GaAs-FET における出力電力、ドレイン効率、ACLR 特性の、入力電力に対する依存性を示したものである。リニアライザの効きが顕著ではなく、5MHz 離れの ACLR が -45dB に達していない。




図 5-21 GaAs FET (12-V 動作) の ACLR のバイアスインピーダンス依存性

5.2.4.2 GaN HEMT (Vop= 50V) の ACLR の測定

図 5-23 に、RF の終段デバイスに、動作電圧 50V 系のデバイス GaN-HEMT を使用し、デジタルプリディストーションをかけた場合のスペクトラムの実測値を示した。それぞれ、バイアスインプीडランスが CASE1、CASE2 の場合を示した。これからわかるように、バイアスのインピーダンスが大きく変化しても、ACLR

があまり劣化していないことがわかった。図 5-24 には、この GaN-HEMT における出力電力、ドレイン効率、ACLR 特性の、入力電力に対する依存性を示したものである。5MHz 離れの ACLR が -45dB のとき、(入力電力 32dBm、出力電力 44.5dBm、すなわち利得 12.5dB) ドレイン効率 26% が得られている。12V 動作の GaAs-FET に比べて 2 倍近い電力効率が得られた。




図 5-22 出力電力、ドレイン効率、ACLR 特性 V. S. 入力電力 (GaAs FET 12-V 動作)




図 5-23 GaN HEMT アンプ (50-V 動作) の CLR 特性のバイアスインプीडランス依存性

5.2.5 考察

図 5-22 と、図 5-24 の比較により、低電圧デバイス (GaAs-FET) に対して、高電圧デバイス (GaN-HEMT) のドレイン電力付加効率はおおよそ 2 倍高いことが判明した (ACLR=-45dB の点で判断して)。この高効率が得られた理由として考えられるのは二つある。一つは、ドレインから見たベースバンド帯域におけるバイアスインプीडダンスが低下したため、メモリ効果が小さくなり、デジタルプリディストーションの効果が向上した。この為 ACLR が向上し、結果としてバックオフ量が 6dB 改善された。二つ目の理由は、デバイスのオン抵抗の相対的低下によるものがある。




図 5-24 GaN HEMT アンプの 50-V 動作出力における出力電力、ドレイン効率、ACLR 性能 V. S. 入力電力

5.2.6 結論

デジタルプリディストーション型電力増幅器に特有の弱点である、メモリ効果を抑圧する方法の一つに、デバイスから電源を見た、ベースバンド帯域のインピーダンスを下げる方法が知られている。

今回、動作電圧の異なる 2 種の化合物半導体デバイス (GaAs-FET と GaN-HEMT) を用いて、W-CDMA 方式におけるデジタルプリディストーション型高出力電力増幅器を構成し、これについて実験をした結果を報告した。実験では、低い動作電圧のデバイスと、高電圧デバイスの 2 種について実験を行い、プリディストーションによる歪抑圧効果の比較を行った。実験の結果、明らかに高電圧デバイスのほうが歪抑圧効果の点で優れた特性が示された。結果、高電圧デバイスを用いたアンプの方が、バックオフ量について余裕が出ること、及び高電圧であるがゆえのドレインのオン抵抗の低さなどが、結局ドレイン効率を高くせしめているということが結論づけられた。

5.3 メモリ効果のモデル化と評価法の研究 (RF 電力増幅器のメモリ効果の原因を明らかにするための効率的でシンプルな位相確定手法の提案)

本章では、まずデバイスの偶数次歪と、バイアスインピーダンスによって引き起こされる電氣的メモリ効果の物理モデルについて、時間領域表現について述べる。次に、この表現が、一般化されたメモリポリノミアル (D. R. Morgan 等が報告[12]) と同一であることを示す。

この物理表現の有効性を検証するために、アンプを試作して2信号の複素 IMD (位相と振幅) を測定した。この中で、小信号 S パラメータを用いて位相を抽出し、複素 IMD を簡易に測定する手法についても新たに提案を行っている。試作したアンプは出力電力 10W クラスのもので、GaN HEMT をデバイスとして用い、メモリ効果を強調するため、電源ケーブルによるパラレル共振を故意に Q ダンプせずに測定した。IMD の周波数依存性については、L、R、C の並列共振回路によりフィッティングできた。更にこの IMD の周波数依存性については、エンベロープ周波数の偶数次歪のインピーダンスにて与えられるということが確かめられた。同時に、この周波数依存性は、物理モデルと同様時間表現についての有効性を確認するものとなっている。本章では 5.3.1 に序論を述べ、5.3.2 では EB モデルにおける時間領域表現を導出する。5.3.3 には具体的な PA のエンベロープの測定法および結果について述べる。5.3.4 に結論を述べる。

5.3.1 序論

近年のセルラーシステムにおける無線伝送速度の増大により、電力増幅器の帯域が増加し、PAPR は増大してゆく傾向がある。その要求がある一方で、電力増幅器の更なる高電力効率化が益々強く要求されてきている。リニアライザは、高電力高効率化と高線形性を達成するための必須の技術となっている。多数のリニアライザの中で、その高電力効率性から、デジタルプリディストーション (PD) は広くセルラーシステム (W-CDMA[112]、IS-95[172]、CDMA 2000[173]) に普及している。しかしながら、その性能は、帯域が広くなるに従い RF アンプにおいてメモリ効果が増大し、性能 (電力効率) 劣化を引き起こす。

RF 電力増幅器のメモリ効果のモデルについては、二つのアプローチが存在する。すなわちその一つはメモリ効果が発生する物理的プロセスを考慮してのモデルと、もうひとつは現象論的なモデルである。前者については[174]-[179]にてメモリ効果の原因を明らかにしている。そのモデルは、周波数領域モデルにより構成されており、エンベロープインジェクション[6]のようなアナログ技術を使った歪補償方式に効果的である。一方、デジタルプリディストーションは、基地局用の共通増幅器に適している。後者の時間領域表現はデジタルプリディストーションに適している。

後者の典型的な例としては、メモリ多項式[180]-[181]でありボルテラ級数解析である。ボルテラ級数解析は厳密な意味で正確である。しかしながら実際の通信システムに使用される PA での応用では、級数項が非常に多く、消費電力、回路規模等の観点から現実的では無い。一方、メモリ多項式は、ボルテラ級数の対角線のみを用いるので、非常にシンプルである。しかし近年、広帯域の PA での近似の不十分なことが指摘されてきている[185]。本論文では、まず物理メモリモデル (EB モデル) を時間領域表現に変換した。この部分については、5.3.2 章にて述べられている。[151][12]に述べられている一般化メモリ多項式は、物理モデ

ルに出力マッチング回路を付加したものと基本的に一致することを見出した（本論文で初めて）．この一致ということの意味は、[151]に述べられている一般化メモリ多項式が、他の表現のどれよりも良い表現（メモリ効果モデルが実際に良く合致することの意味）であることを意味している．しかしながら、現象論的モデルには欠点がある．改良されてはいるが、複雑な表現の為、PD を不必要に複雑にしてしまうことである．このことを以下の2個のアンプ（A と B）の例で説明する．アンプ A の非線形モデルは、物理モデルで表現されており、アンプ B は、アンプ A と、帯域制限された出力マッチング回路がシリーズに接続された形で構築されているとする．ここで特筆すべきことは、A の逆も、B の逆として有効であることだ．従って、出力マッチング回路への入力信号は、すでにリニアライズされているので、出力マッチング回路による帯域制限によって、新たな非線形歪は発生しない．

しかしながら、非線形パラメータの更新のためには、抽出されたパラメータは、マッチング回路により影響を受けてしまう．従ってその帯域制限の効果については、フィードバックループ回路（PA 出力信号のサンプル信号を、PD へ送り込む回路のこと）にて考慮すれば良いということになる．従って、フィードバック回路にて、出力マッチングの影響を取り除く回路を挿入することにより、PD を単純化することが出来る可能性がある．

本論文では、出力マッチング回路の帯域制限回路の影響を分離する為、故意にインダクティブなケーブルを、GaN HEMT アンプのドレイン側に挿入し、低いベースバンド周波数にてメモリ効果を起こさせた．非線形の振る舞いは、IMD の振幅と位相を測定することにより得ることが出来る．ただし、IMD の位相を測定するのは、非常に手間のかかる仕事となる[178]、[186]．本論文では、この非常に手間のかかる作業を大幅に効率良く、かつ正確に測定できる手段を提案する．5.3.3章では、小信号 S パラメータを使用した、実効的なレファレンス（基準信号のこと）を決定する手段を述べる．更に5.3.3章には、非線形の振る舞いを、より明確に検証する為、3つの出力レベル（1dB コンプレッション点の近傍の3レベル）にて測定した結果について記述した．結論を第5.3.4に記述した．

5.3.2 EB モデルにおける時間領域表現の導出

メモリ効果には2種類ある．(a)熱メモリ効果と(b)電気メモリ効果である．熱メモリ効果が顕著なのは、BJT（バイポーラジャンクショントランジスタ）や、LD-MOS であり、GaN では小さいという報告[7][127]がある．(b)は、デバイスの偶数次歪と、電源インピーダンスが原因となり発生する．ドレインバイアスインピーダンスは複雑で、非線形回路に LTI（Linear Time Invariant）が挟まれている形になっている為、取り除くこと（広帯域に渡ってインピーダンスを零にするという意味）が難しい．物理モデルのメモリ効果は、次の3段階にて説明できる．(1) 変化する入力信号のエンベロップが偶数次歪によりドレイン電流に抽出される（復調されると言っても良い）．(2) バイアスインピーダンスにより、この電流が電圧に変換される．(3) この電圧が、デバイス電流（ドレイン電流）を変調する[176]．このモデルのことを今後 EB モデル（Even order nonlinearity and Bias impedance）と呼ぶことにする．

図 5-25 は、赤岩等により提唱された電力増幅器の EB モデル[174]を示している．図 1 の上には、AM/AM、AM/PM と書かれた箱があるが、これがメモリレス非線形による寄与の部分であり、奇数次歪である．

この歪は、(1)式で表現される。

$$y(t) = \sum_{k=0}^2 A_{2k+1} |x(t)|^{2k} x(t) \quad (5-5)$$

残りの箱については、EB モデルの3段階に対応している。すなわち、

- (1) 入力信号のエンベロープは、2次および4次の非線形により、ドレイン電流に抽出される。
- (2) エンベロープ電流は、バイアスインプीडダンス $F(\omega)$ により電圧に変換される。
- (3) この電圧は、ドレインソース間の電圧に印加される。(そしてこれが、デバイスのドレイン電流を変調する。この乗算は、図において、マルチプライアの記号で示されている)

周波数ドメインでの表現では、変換された電圧は、エンベロープの電流 $X_{2k}(\omega)$ と $F(\omega)$ の単純な掛け算となる。これに対応する時間領域表現は、

畳み込み積分により、以下の式で表現される。

$$\frac{1}{2\pi} \int F(\omega) X_{2k}(\omega) \exp(j\omega t) d\omega = \int |x(t-s)|^{2k} f(s) ds \quad (5-6)$$

ここで(5-6)式の $f(t)$ はバイアスインプीडダンス $F(\omega)$ のインパルスレスポンスである。このようにして、PA 出力の $y(t)$ は、メモリスレスの A_{2k+1} と(3)式の中の B_{2k+1} のメモリの部分の和で表される。

$$y(t) = \sum_{k=0}^2 A_{2k+1} |x(t)|^{2k} x(t) + \sum_{k=1}^2 B_{2k} x(t) \int |x(t-s)|^{2k} f(s) ds \quad (5-7)$$

サンプリング定理に基づいて、時間関数である s について Δt 間隔にて数値積分すると、(5-7)式は、デジタルサンプルされた時系列の和に変換できる。すなわち、

$$y(n) = \Delta t \left[\sum_{k=0}^2 A_{2k+1} |x(n)|^{2k} x(n) + \sum_{k=1}^2 B_{2k} \sum_{m=0}^M f(m) |x(n-m)|^{2k} x(n) \right] \quad (5-8)$$

(5-8)式の $x(n)$ と $f(m)$ については、本来であれば $x(n\Delta t)$ と $f(m\Delta t)$ とすべきであるが、これらは文献[180][181][185]に従って、 $x(n)$ と $f(m)$ として表現した。

(5-8)式中の Δt は、次の式では省かれている。この表現は、文献[185]の(22)式の形で表現することが可能である。すなわち、




図 5-25 電力増幅器のモデル。

AM-AM, AM-PM は奇数次歪でメモリスレス非線形を表している。 $|\cdot|^2$ と $|\cdot|^4$ は、ドレイン電流中の v_{gs} の2次と4次の歪成分を表している((5-28)式参照)。 $F(\omega)$ は、ドレイン側の電源インピーダンスを表しており、これがドレインソース間電圧に変換され、ドレイン電流を変調する。変調は \otimes により表現されている。

$$y(n) = \sum_{k=0}^2 A_{2k+1} |x(n)|^{2k} x(n) + \sum_{k=1}^2 \sum_{m=0}^M b_{km} |x(n-m)|^{2k} x(n) \quad (5-9)$$

但し、係数 b_{km} については、

$$b_{km} = B_{2k} f(m) \quad (5-10)$$

もし、出力側の整合回路の帯域制限が存在するとすれば、アンプの出力 $z(t)$ は、(5-8) 式の $y(n)$ と、マッチング回路のインパルスレスポンス $g(t)$ との畳み込み積分となる。すなわち、

$$z(n) = \sum_{k,p} a_{2k+1p} |x(n-p)|^{2k} x(n-p) + \sum_{k,m,p} b_{kmp} |x(n-m-p)|^{2k} x(n-m-p) \quad (5-11)$$

上式において、 a_{2k+1p} 、 b_{kmp} はつぎのように与えられる。すなわち、

$$a_{2k+1p} = A_{2k+1} g(p) \quad (5-12a)$$

$$b_{kmp} = b_{km} g(p) \quad (5-12b)$$

一般化メモリ多項式は m が負の部分も含まれている。 b_{kmp} の値は、 m が正のある値で最大値となる。ここで、時間の原点をこの最大値の時間に設定すれば、それより小さい m の値は時間の負の領域を意味することになる。従って(5-11)式は、文献[151]中の(23)式と本質的に同一であるということが導かれる。

本論文の目的は、この時間領域表現の有効性を、IMD の測定を行うことにより検証することにある。従って、まず、PA に 2 信号を入力し、出力を計算することを行う。以下は入力 2 信号である。

$$\begin{aligned} x(t) &= 2a \cos(\omega_d t) \exp(j\omega_c t) \\ &= a \{ \exp[j(\omega_d + \omega_c)t] + \exp[j(\omega_d - \omega_c)t] \} \end{aligned} \quad (5-13)$$

ここで、 ω_d 、 ω_c は、エンベロープ周波数（又はビート周波数）、搬送波（キャリアの中心周波数）である。この式を(3)式に代入することにより、PA の出力信号を得る。すなわち、

$$y(t) = \sum_{k=0}^2 \{ C_{2k+1}^+ \exp[j(2k+1)\omega_d t] + C_{2k+1}^- \exp[-j(2k+1)\omega_d t] \} \exp(j\omega_c t) \quad (5-14)$$

ここで、各 C_{2k+1}^\pm につき整理することにより、以下の 3 式を得る。

（この式の導出の詳細な計算については、付録 A 参照）

$$C_1^\pm = A_1 a + [3A_3 + B_2 F(\pm 2\omega_d)] a^3 + 2[5A_5 + 2B_4 F(\pm 2\omega_d)] a^5 \quad (5-15a)$$

$$C_3^\pm = [A_3 + (B_2 + 4B_4 a^2) F(\pm 2\omega_d)] a^3 + [5A_5 + B_4 F(\pm 4\omega_d)] a^5 \quad (5-15b)$$

$$C_5^\pm = [A_5 + B_4 F(\pm 4\omega_d)] a^5 \quad (5-15c)$$

関数 $F(\omega)$ は C_{2k+1}^{\pm} の周波数特性を測定することにより得られる． 又インパルスレスポンス $f(m)$ は $F(\omega)$ をフーリエ変換することにより得られる．
 この様にして、(5-7)、(5-8)式のすべてのパラメータが決定される．

5.3.3 PA の出力エンベロープの測定（複素 IMD の測定）

図 5-26 は、DUT に、2 信号を入力したときの複素エンベロープ（複素 IMD）を測定する場合の全測定系を示している．




図 5-26 複素 IMD 測定系のブロックダイアグラム




図 5-27 測定系の全体写真




図 5-28 DUT および、電源配線ケーブル写真

図 5-26 において SG1、SG2 は RF のシングルトーン発振器で、入出力信号は、方向性結合器 (D.C と表記) によりモニタされている． D. U. T. は GaN デバイスを用いた 1 段のアンプで、その出力は、方向性結合器を通じて、適当なレベルにて、広帯域波形観測装置（横河製 VN7100）に入力される． この波形観測装置は、入力信号をダイレクトコンバージョンによりベースバンドに変換する． 更に、このダウンコンバートされた複素ベースバンド信号を 125Msps（8n 秒間隔でサンプル、±50MHz の帯域にて）の速度で、かつ 12 ビットの精度にて記録する．

この測定系について特筆すべきこととしては、入力と出力の同期は取られていないことである。この理由は、広帯域波形観測装置 (VN7100) が、外部局部発振器用の端子を保有していない為である。(通常、高精度測定器としては、その精度維持の為、局部発振器の入力レベル、インピーダンス等は、厳密に設定、調整されている。そのため、外部端子に性能が保証されていない測定器を接続することにより、精度が維持できなくなる可能性がある為、外部同期端子は持たない) 従って、VN7100 の局部発振器は、送信側とは独立で、かつ非同期で動作することになる。その為、正確な複素 IMD を測定することは、このままでは不可能である。

本論文では、小信号 S パラメータを用いて、基準信号を推定する手段を考案した(後の章にて詳細に述べる)。図 5-27 は図 5-26 の測定系全体の写真である。右下のパソコンは、測定系全体の測定手順を制御する為に存在している。離隔周波数を、100 ポイント測定するのに、大体 15 分程度あれば測定完了する。IMD は、この測定された波形を DFT (discrete Fourier transform) することにより、計算される。2 信号の中心周波数は、PA の設計中心周波数である、2.14GHz に固定されており、2 信号の差周波数は、100kHz から 10MHz まで 100kHz おきに変化する。

図 5-28 は、パッケージされた GaN HEMT (住友製型格 EGN010MK) を使用して試作された 10W




図 5-29 DUT (GaN HEMT amplifier) の線形利得の周波数特性 (中心は 2.14GHz)




図 5-30 DUT の回路図。電源の供給ケーブルまで含めた回路図。

この点からインピーダンスを測定




図 5-31 電源の供給ケーブルを伝送線路とみなして等価回路を計算しなおした結果、並列タンク回路とみなすことが出来る

(2GHz帯にて) クラスの電力増幅器と、このアンプに電源を供給するケーブル(約50cm)を含んだ写真である。このPAの線形利得帯域幅が図5-29に示されている。この図から、本試作PAの帯域は、今回の測定周波数幅である±10MHzに対しては、ほとんど平坦であり、十分に広帯域であると言える。さて、図5-30に示すような回路(PAのバイアス端子(ドレインとゲート)に電源から50cm程度のケーブルを接続することにより構成される回路)を組むと、大体10MHz以内にて並列共振特性が観測される。実際の電力増幅器においては、このような共振特性は、メモリ効果を引き起こすため、歪抑圧の観点から望ましくない効果をもたらす。この為、アンプ内部に各種のQダンプ手段が設置され、共振特性は抑圧されている。しかしながら、今回の本論文の目的を確認するため、あえてQダンプ回路は取り外して、(IMDの正確な測定の為)測定S/Nを高くして、複素IMDを測定することを試みた。

図5-30にはDUTの回路図を示した。電源装置と、DUTとの電源端子間は長さ50cm程度のケーブルにて接続されているが、このケーブル長がメモリ効果に大きく影響を与える。図5-31の左の図はそれぞれの素子が接続されている状態を図示したものであり、右の図は結局L、Cの並列共振回路(タンク回路)になることを示している。このことを確認するため、図

5-30に示したように、アンプのデバイスを取り除き、ドレイン端子から電源側を見たインピーダンスを測定した結果を図5-31に示した。ほぼ4.5MHzに共振周波数を持つ並列共振特性を保有していることが判明した。

5.3.3.1 基準信号(レファレンス信号)

図5-26の測定系にて、入力信号エンベロップは、そのレベル(平均値一定)を確認するため、モニタされる。ここで、入力と出力の信号は同期していない(今回の測定器の都合による)。この非同期であることが、測定されたデータが、位相の不確定な状態を作り出してしまふ。(具体的に言えば、各差周波数ごとのデータが、連続的に繋がらない。すなわち、無意味なデータの羅列となってしまう)。この章では、このアンプの小信号Sパラメータを利用し




図5-31 上記ドレイン端子から電源側を見たときのインピーダンス(周波数範囲は1~10MHz)




図5-32 DUTの小信号Sパラメータの位相特性(実測値)

て、この不確定を除去する方法を述べる。

S12 は、S21 よりも非常に小さい (100 分の 1~1,000 分の 1 程度) ので、入出力の反射は、GaN HEMT デバイスそのものからの反射と考えられる (もし、S12 が大きい場合は、入出力のインピーダンスが、入出力に影響を与えてしまう。すなわち、たとえば、S11 を考えて見た場合、GaN デバイスの反射のみならず、ドレイン側の負荷からの影響を受けてしまうということ)。ストリップライン上のマッチング回路は比較的小さいので、S11、S22 はケースの入出力端子からデバイスを結ぶ伝送線路の位相回転とみなすことが出来る。図 5-32 は、金属ケースに収納されたアンプの小信号 S パラメータの位相回転の周波数特性を示している。以後、S パラメータの位相角を ϕ_{ij} の形で記述する。

RF アンプとしてケースに収納された DUT は、デバイスと接線の間、入出力の 2 つの伝送線路 (ストリップライン) が存在する (整合回路も含まれる)。図 5 の ϕ_{11} 、 ϕ_{22} は、ストリップラインの長さに対応している。反射した信号の位相は、行きと帰りの両方を含むので、この位相量の半分が出力エンベロープの位相に含まれていることになる。したがって、 ϕ_{21} についても、 $0.5(\phi_{11} + \phi_{22})$ だけの位相を含んでいる。

ここで、レファレンス面 (基準面) をどのように設定したかを説明する。




図 5-33 レファレンス面の位置. 便宜上レファレンス面を 2 面定義した. レファレンス面 A はアンプの直前、レファレンス面 B はアンプ直後とした

図 5-33 は、レファレンス面の定義を説明する為の図である。入力端子および出力端子は、図 5-28 の写真の右下に設置された金属ケースに入ったアンプの RF 端子接栓を示している。図 5-33 の中に更にアンプ部とあるが、これは、デバイスの近傍の、RF 整合回路も含んだ部分を意味している。左から、 $\phi_{11}/2$ は入力接栓からアンプ部へ接続されたストリップラインの位相回転量、 $\phi_{22}/2$ はアンプ部から出力接栓へ接続されたストリップラインの位相回転量を意味している。更に、図 5-33 の中にあるアンプ部の位相回転量を $\triangle \phi_{21}$ としている。図 5-33 から判るように、レファレンス面 A は、アンプ部の直前に設定した。従って、あらゆる測定値の位相は、このレファレンス面 A にて設定された基準位相 (固定値 = 0) になっているべきである。 更に、その決められた基準位相は、レファレンス面 B にて、中心周波数に

において、 $\phi_{21} - 0.5(\phi_{11} + \phi_{22})$ に一致すべきである。(この位相を α とする)。[注意すべきは、 $\phi_{21} - 0.5(\phi_{11} + \phi_{22})$ は負の傾斜 (周波数特性) を持つことになるが、これは、デバイスがネガティブディレイであるという意味では無い。入力のマッチング回路により位相回転を受け、位相回転の周波数特性が負の傾斜になっているだけである。(これは、マッチング回路のインダクタが GaN デバイスの容量性リアクタンスとキャンセルが起こっている為である)]

ここで、図 5-32 の ϕ_{21} の周波数特性から判断して、 $\Delta\phi_{21}$ の周波数特性は、以下の線形関数にて近似可能である。すなわち、

$$\Delta\phi_{21} = \alpha - \beta\omega_d \quad (5-16)$$

図 5-34 は、(5-16) 式を図示したものである。測定されたあらゆるデータが、アンプ直前 (レファレンス面 B にて) にて、図 5-34 の関係を満たしていれば、C 点 (図 5-35 に図示) にて、以下二つの条件を満足する。すなわち

- (1) 中心周波数では、位相が α になっている。(別の表現で言えば、 ω_d の位相と、 $-\omega_d$ の位相の平均が α になっていること)
- (2) ω_d の位相と、 $-\omega_d$ の位相の差が $2\beta\omega_d$ になっていること。

この二つの条件により、あらゆる測定データは、レファレンス面 A (B 点) にて、位相が一致 (位相=0) する。

すなわち、レファレンスが推定出来たことになる。




図 5-34 アンプ部での位相 ($\Delta\phi_{21}$) の周波数特性

以下図 5c に読者の利便の為、各測定パラメータの位相と、各場所との対応関係を図示した。




図 5-35 今後使用されるパラメータについての説明

以下具体的に、測定データをどのように処理して非同期誤差を除去したかを述べる。

IMD である \hat{C}_{2k+1}^{\pm} は、出力エンベロープを DFT 処理をすることにより得ることが出来る。

すなわち

$$\hat{C}_{2k+1}^{\pm} = D_{2k+1}^{\pm} \exp(j\Phi_{2k+1}^{\pm}) \quad (5-17)$$

ここで位相 $0.5(\phi_{11} + \phi_{22})$ が複素 IMD \hat{C}_{2k+1}^{\pm} の位相角から差し引かれて、

$$\Psi_{2k+1}^{\pm} = \Phi_{2k+1}^{\pm} - 0.5(\phi_{11} + \phi_{22}) \quad (5-18)$$

位相 Ψ_{2k+1}^{\pm} は、 \hat{C}_{2k+1}^{\pm} の新たな位相角として用いる。このようにしておいてから、 Ψ_{2k+1}^{\pm} の平均を $\phi_{21} - 0.5(\phi_{11} + \phi_{22})$ の中心周波数の位相 (α) に等しくする。すなわち、

$$\phi_{2k+1}^{\pm} = \pm 0.5(\Phi_{2k+1}^{+} - \Phi_{2k+1}^{-}) + \Delta\phi_{21} \quad (5-19)$$

(この式の導出については付録 B 参照)

ところで(5-19)式の中の $\Delta\phi_{21}$ は、次のように定義される。

$$\Delta\phi_{21} = \phi_{21} - 0.5(\phi_{11} + \phi_{22}) \quad (5-20)$$

エンベロープ周波数の範囲 ± 10 MHz では、図 5-32 の位相は、エンベロープ周波数の線形関数で表すことが出来る。すなわち、

$$\Delta\phi_{21} = \alpha - \beta\omega_d \quad (5-16)$$

ここでパラメータ α と β は、最小二乗法によって決定される。“遅延”という言葉は、ここでは便宜的に用いられている。われわれの目的は、IMD の位相を (5-16) 式の $\Delta\phi_{21}$ の周波数依存性に合わせることにある。IMD の USB と LSB の位相差をこの“遅延”を使って合致させる。一次のハーモニクス位相誤差は、次の式で表すことが出来る。すなわち、

$$\Delta\phi = \Phi_1^+ - \Phi_1^- + 2\beta\omega_d \quad (5-21)$$

ここで、一次ハーモニクスの上と下の離隔周波数は $2\omega_d$ なので、位相遅延誤差 $\Delta\tau$ に対して以下の式が成り立つ。すなわち、

$$\Delta\tau = (\Phi_1^+ - \Phi_1^-)/(2\omega_d) + \beta \quad (5-22)$$

従って、正しい位相 ψ_{2k+1}^\pm は、以下の式で表現される。すなわち、

$$\psi_{2k+1}^\pm = \phi_{2k+1}^\pm \mp (2k+1)\omega_d\Delta\tau \quad (5-23)$$

このようにして、(5-17) 式の Φ_{2k+1}^\pm は、 ψ_{2k+1}^\pm に置き換えられる。すなわち、

$$\hat{C}_{2k+1}^\pm = D_{2k+1}^\pm \exp(j\psi_{2k+1}^\pm) \quad (5-24)$$

このような手順により、非同期にて観測された波形から、S パラメータ情報を元にして、各 IMD の複素位相が正しく補正された。

5.3.3.2 測定された複素 IMD の処理




図 5-36 測定された IMD の振幅。
ベースバンド周波数は、正が上側の側波帯を、負が下側の側波帯を表している。周波数の絶対値はエンベロープ周波数を示す。搬送波周波数は 2.14GHz で、出力レベルはバックオフ 4.5dB (1dB コンプレッション点より) のときのデータ




図 5-37 測定された IMD の位相. (前セクションで述べた位相補正手段 ((19) による) を用いている)

図 5-36、図 5-37 は、バックオフ 4.5dB の出力レベルにて測定された IMD の振幅と位相のベースバンド周波数依存性をそれぞれ表している。(ベースバンド周波数はエンベロープ周波数と等しい関係 (差周波数の半分) がある。なぜならば、波形観測の為に、ダイレクトコンバージョンを行って、RF 周波数をベースバンド周波数に変換するが、このとき、復調搬送波周波数は、基本波の丁度中間に設置されるので、ベースバンドは、差周波数の半分となる) このとき、正の周波数は、上側の側波帯を示しており、負の周波数は、下側の周波数を示している。

このレスポンスの形から、電源に存在する並列共振特性が射影されていることが想定される。従って次の手順として、この並列共振特性を発生させている並列共振回路の R、L、C の値を特定したい。しかしながら、このままでは、この IMD 情報から、回路パラメータの抽出をすることは困難であるので、次に述べる処理を行う。バックオフ 4.5dB での IMD3 と IMD5 の実数部と虚数部の測定値を図 5-38 と図 5-39 にそれぞれ示す。これらの値は、基本波の振幅にて正規化されている。




図 5-38 IMD3 の実数部と虚数部の測定値 (縦軸は基本波 (1次ハーモニクス) にて、正規化されている) (バックオフ 4.5dB)




図 5-39 IMD5 の実数部と虚数部の測定値 (縦軸は基本波 (1 次ハーモニクス) の振幅にて正規化されている) (バックオフ 4.5dB)

これらの図から判るように、ベースバンド周波数が零に近づくと、上下の側波帯が同一の値に近づくことがわかる。これがすなわち、(5-18)式にて与えられている位相補正が正しいことのエビデンスとなっていることを表している。図 5-38 に示す IMD3 は、ベースバンド周波数が ± 2.4 MHz にてピーク値を持っている。これはパラレル共振に対応していることを意味している。であるから、 $F(\omega)$ が L, R, C の並列接続であることに対応していることが考えられる。一方、DUT に接続された電源ケーブルこみの、ドレイン側から見たインピーダンスも実測したが、4.8MHz に並列共振が存在することが確かめられた。(図 5-31 に示した)

ここで、図 5-38 に示すピークは、(5-15b) 式の $F(2\omega_d)$ を意味している。更に、図 5-38 を注意深く見ると、 ± 1.2 MHz に局所的なピークが見える。これが (5-15b) 式の $F(4\omega_d)$ に対応しているものと考えられる。

図 5-39 は、 ± 1.2 MHz と同様、 ± 2.4 MHz にもピークが観測される。前者は、(5-15c) 式の中 $F(4\omega_d)$ に対応している。この ± 2.4 MHz のピークは、(5-15c) 式からは説明がつかない。これについては、5.3.3.3 章にて詳細な議論をする。




図 5-40 ゼロベースバンド周波数における IM3 と IM5 の値から、計算されたメモリスの AM/AM と AM/PM 特性. 横軸の零 dB はエンベロップが測定されたレベルを意味する




図 5-41 DUT の AM/AM と AM/PM 特性の実測値と、図 10a を重ねてみた図

式(5-15a)～(5-15c) から、差周波数を零にすることにより、IMD3、IMD5 のメモリレス係数である、 A_3 と A_5 を決定できる。このことから、図 5-38、図 5-39 に示した零ベースバンド周波数における IMD3、IMD5 の値からメモリレスの場合の AM/AM、AM/PM 特性が計算できる。

図 5-41 は、このようにして計算された DUT の AM/AM 特性と AM/PM 特性を図示したものである。図 5-41 に、実際に DUT の AM/AM および AM/PM を測定したときの実測値を、図 5-40 の計算値と重ねてみたものを示した。これから判るように比較的良く一致していることが確認された。但し、入力電力が -20dB 以下の領域では、測定系の S/N が充分ではなく、測定値が信頼できない値になっている。ここで、(5-15a)、(5-15b)、(5-15c)

の中の係数（メモリレス） A_1 、 A_3 、 A_5 を決定する為に、図 5-36、図 5-37 から 10 個の零ベースバンド周波数近傍のデータを抽出し、かつその平均を取って計算している。

IMD3 の周波数依存性を説明するためには、エンベロープによるドレイン電流の変調による位相回転量が考慮されねばならない。ところで、バイアスインピーダンスを決める回路素子は、受動素子から構成されるので、実部と虚部については、ベースバンド周波数の正負に関して、それぞれ、対称、反対称の関係になるはずである。従って、上記の測定された IMD3 に適当な位相回転を与え、IMD3 の実部が最も対称になり、虚部が最も反対称になるようにしてみた。その結果を図 5-42 の実線にて示す。ここでは、メモリレスの係数は取り除かれている。






図 5-42 IMD3 の実部が対称、虚部が反対称になるように位相回転を与えたときの IMD3 (実部)。点線は、L、R、C の並列回路のインピーダンスをこれにフィッティングしたもの。この図の縦軸は平均電力で規格化されている。



(a)



(b)

図 5-43 3 種類の出力レベルにて、測定された IMD3 のフィッティングの精度。図 5-42 の修正は無い状態で、元の IMD3 にフィッティングする為、逆の位相回転を与えている。実部を (a)、虚部を (b) に示した。




図 5-44 3種類の出力量レベルで測定された IMD5 における実測値とフィッティングの精度. 実部と虚部は(a), (b)にそれぞれ示した.

図 5-42 の点線で示した IMD3 のグラフは、並列共振回路のインピーダンスからフィッティングしたものである. この共振回路については、(21)式に示す有理式に示したパラメータを、最小二乗近似により、最適値を決定した.

$$F(\omega) = \frac{j\omega b_1}{1 + j\omega a_1 + (j\omega)^2 a_2} \quad (5-25)$$

更に言えば、図 5-42 の点線は、IMD3 に対して最適の a_1 , a_2 , b_1 を用いて(5-25)式によって計算されたものである. 又、IMD3 にとり、(5-25)式の $F(\omega)$ は、エンベロープ周波数の 2 次のハーモニックである、

$$\omega = 2\omega_d \quad (5-26)$$

に対応している. 結局、図 5-42 では、実測値と、フィッティングされた値とが良く一致している. これにより、電源回路に存在する並列共振が明確に確認された.

ところで、(5-25)式の a_1 , a_2 , b_1 が得られたので、 $F(\omega)$ が計算できる. この具体的値をグラフ化したものを図 5-45 に示した. この図と、図 5-31 を比較してみると非常に良く一致していることが判明する. (但し、図 5-31 の方が図 5-45 よりも Q が低く見える. この理由は、図 5-45




図 5-45 (21)式により求められた a_1 , a_2 , b_1 を元に計算された $F(\omega)$ のグラフ. 赤線は位相、青線は絶対値を表す

の場合は、デバイスが取り除かれているのに対して、図 5-31 の方はデバイス込みで評価されていると思われる。

さてここで $F(\omega)$ に逆回転を与えて、元の IMD3 にフィッティングした結果を図 5-43 に示した。図では 3 種類の出力レベル（バックオフ OBO=1.5dB、4.5dB、7.5dB）について図示している。ここで、バックオフ（OBO）とは、アンプの 1dB コンプレッション点と、入力平均電力との差を意味している。従って、OBO が 1.5dB の場合、ピーク電力が 1.5dB コンプレッション点を 1.5dB も越えていることを意味する。（5-15b）式で示されているように、IMD3 の成分は、 a の 3 乗に比例する項と、 a の 5 乗に比例する項から成っている。ここで 3 乗の項の成分が支配的である（図 5-43 の形から判断して、 $2\omega_d$ の成分が圧倒的に大きいことから判断して）。3dB のレベル差は振幅の $\sqrt{2}$ 倍に相当している。この為、図を見やすくするため、OBO が 7.5dB と 1.5dB の図の縦軸をそれぞれ 2.82 ($=2\sqrt{2}$) 倍と 1/2.82 倍している。図 5-44 は図 5-43 同様 3 種の出力レベルにて IMD5 の値を示したものである。IMD5 は 5 次歪が主であると考えられるので、OBO が 7.5dB と、1.5dB については、縦軸をそれぞれ 5.66 ($4\sqrt{2}$) 倍、1/5.66 倍している。

5.3.3.3 実測値と予想値との比較

バックオフが 4.5dB と 7.5dB については、実測された IMD3 は(5-15b)式と、以下の 2 点について説明がつく。すなわち、 $\pm 2.4\text{MHz}$ のピークについては、ほとんど同じ高さであること。そして $\pm 1.2\text{MHz}$ のピークについては、OBO が 4.5dB の方が OBO が 7.5dB よりも高いことである。しかしながら OBO が 1.5dB については、実測値について二つの説明出来ない点がある。ひとつは $\pm 2.4\text{MHz}$ のピークが高いこと。もうひとつは $\pm 1.2\text{MHz}$ のピークが見えないことである。この矛盾は、高次の項の寄与と思われるが、この点については IMD5 との比較にて論ずることとする。図 5-44 は実測値とフィッティングした IMD5 を示している。（5-15c）式の予想によれば、 $\pm 1.2\text{MHz}$ のピークのみが現れるはずであった。これに対して図 5-44 の実測値を見ると、OBO が 1.5dB のレベルにおいて、 $\pm 0.8\text{MHz}$ 、 $\pm 1.2\text{MHz}$ 、 $\pm 2.4\text{MHz}$ の 3 種のピークが観測されている。従って、次のようなフィッティングの関数を用いた。

$$G(\omega_d) = \xi F(2\omega_d) + \eta F(4\omega_d) + \kappa F(6\omega_d) \quad (5-27)$$

ここで、 ξ 、 η と κ は、変調に伴って起こる位相回転を表す複素定数である。第 1 項、第 2 項、第 3 項はそれぞれ、 ± 2.4 、 ± 1.2 、そして $\pm 0.8\text{MHz}$ における共振を示している。複素変数である ξ 、 η そして κ は最小二乗法によって決定される。OBO 7.5dB と 4.5dB において、 $\pm 1.2\text{MHz}$ 、 $\pm 2.4\text{MHz}$ のピークはほぼ同じ高さである。これは 5 次の非線形から引き起こされていることを意味している。5 次の意味は、 $\pm 2.4\text{MHz}$ のピークは、バイアスインピーダンスによって引き起こされるもの（2 次）と、3 次のメモリレスの成分との乗算により引き起こされているということの意味する。

図 5-25 では、発生した電圧によるドレイン電流の変調は、乗算のマークにより示されているが、これは、RF のドレイン電流がドレインソース間電圧の変化により変化することを意

味している。すなわち、

$$I_{ds}(v_{gs}, v_{ds} + \delta v_{ds}) - I_{ds}(v_{gs}, v_{ds}) = \frac{\partial I_{ds}}{\partial v_{ds}} \delta v_{ds} \quad (5-28)$$

文献[179]では、‘2次元のテーラー展開である $I_{ds}(v_{ds}, v_{gs})$ ’ についての記述がページ2096の(10)式に書かれている。この文献では1次のオーダーについてのみ記述されているが、本論文では、引用文献のアイデアを使い、(5-28)式の偏微分の中で、1次のみならず3次の項についても考慮している。

$$\frac{\partial I_{ds}}{\partial v_{ds}} \delta v_{ds} = [G_{ds}^{(1)} v_{gs} + G_{ds}^{(3)} v_{gs}^3] \cdot \delta v_{ds} \quad (5-29)$$

(5-29)式の3番目の項は、OBOが1.5dBにおける±0.8MHzのピークに対応しており、抽出されたエンベロープの6次の非線形により引き起こされている。

これまでのIMD5の議論とPAモデルの議論から、図5-25に示されたモデルに何らかの修正を加える必要があることが判明した。

ここで、図5-43と図5-44における±1.2MHzのピークについて比較してみると、OBOが1.5dBでのピークが4.5dBのピークよりも小さい。IMD5は2次、4次と6次のオーダーの非線形から発生する[付録C参照]が、出力が大きいく所らでピークが下がるということは、 B_2 と B_4 と B_6 を加えたものが符号が反対で、±1.2MHzの ω_d における振幅に対してキャンセルが発生しているということの意味している。

図5-43、図5-44の中の±2.4MHzのピークに対しては、OBOが1.5dBにてむしろ増大している。このピークは、2次歪である $F(2\omega_d)$ 、そして4次、6次の非線形からの影響によって生じている。この増大しているピークから類推して、 B_2 と(B_4 と B_6 を加えたもの)の符号が同じであることを意味している。それら非線形の寄与の加算が大きなピークを作り出していると言うことが出来る。

以上の考察からの帰結として、ここで新たなモデルを図5-46に示した。この図に対応する時間領域表現は(5-30)式で与えられる。

$$y(n) = \sum_{k=0}^2 A_{2k+1} |x(n)|^{2k} x(n) + \sum_{k=1}^3 \sum_{m=0}^M b_{k,m} |x(n-m)|^{2k} x(n) + \sum_{m=0}^M c_{2,m} |x(n-m)|^2 |x(n)|^2 x(n) \quad (5-30)$$




図5-46 修正されたアンプのモデル

尚、(5-30)式の第3項の意味については7.5付録Eに詳細な補足説明をしている。

5.3.4 結論

本論文では、偶数次歪によりバイアス回路によって引き起こされるメモリ効果の物理モデルに基づき、時間領域表現について議論した。この時間表現は、D. R. Morgan 他等による一般化メモリポリノミアルで述べられている時間領域表現と一致していることを示した。この表現の有効性を検証する意味で、GaN HEMT を用いた 10W クラスの電力増幅器を試作して、複素 IMD 情報を測定することを試みた。このとき、アンプの電源については、メモリ効果を強調するため、Q ダンプ手段を取り除いたものを使用した。測定された IMD の周波数依存性について、L、R、C の並列共振にてフィッティングを行った。結果としてエンベロープの偶数次ハーモニクスにおけるバイアスインプीडランスによって、IMD の周波数依存性が生じることが検証された。このようにして、時間領域表現の有効性が確認された。次なる課題としては、式 (5-30) で求められたパラメータ A_k 、 B_k 、 C_k を用いて式 (5-30) の逆を作った場合、どの程度歪補償として有効かどうかを確認することにある。

尚、上記の結論を得るについては、IMD の複素情報を高精度にて測定することが出来たことが大きく寄与している。これは、IMD の複素情報をデバイスの小信号 S パラメータをもちいて、レファレンスを推定することにより実現したものである。この手法について過去の論文を調べ、本手法が初めてであることを確認した。このことについては付録 D にてこれまでの各種複素 IMD の測定法について詳細に論じ、かつ本論文で提案した新しい手法との利害得失についても論じる。

5.4 CADによるシミュレーションの試み

5.3にて複素 IMD による非線形メモリ周波数特性の抽出を、実験にて行った例を記述してきたが、本章ではこの一連の作業を、市販されている CAD ツールと、トランジスタの実動作モデル（大信号動作モデル）により抽出できないかどうかを検討した例を記述する。

5.4.1にてアンプの最も基本的な各部分の物理量をシミュレーションする。次に5.4.2にてヒステリシス特性をシミュレーションする。5.4.3にて電源回路に存在するタンク回路の共振周波数、および、出力レベルを変化させたときの IMD 特性についてシミュレーションした例を示す。実験では容易に得られない物理量が、比較的容易にシミュレーション出来るのは CAD の大きなメリットと言える。5.4.4に今後の課題をまとめる。

5.4.1 基本パラメータのシミュレーション

検討時間が限られていたことから、途中まで（抽出された IMD データはスカラー情報（振幅）のみ）しか抽出できなかったが、この結果から判断して、十分に複素 IMD 情報が抽出出来、これにより非線形メモリ周波数特性が計算出来る可能性があることが推定出来た。以下にその概要を述べる。（複素 IMD 情報抽出手段については今後の課題として残っている）

CAD としては Agilent 社の ADS を用いた。（ADS：Advanced Design System）

今回使用したデバイスモデルとしては CREE 社の GaN HEMT の大信号モデルを用いた。このデバイスの概略仕様を表 5-6 に示した。このデバイスを使用して IMD を抽出する為に作成した全体システムのブロックダイアグラムを図 5-47 に示した。図から判るように、RF アンプとしては単純な 1 段アンプであり、図 5-48 に中心周波数 2.14GHz での B 級動作での入出力特性およびドレイン電流特性を示す。又、飽和出力電力

表 5-6 CAD シミュレーションに使用したデバイスの仕様

項目	仕様諸元	備考
トランジスタ型格	CGH40010	CREE社
プロセス	GaNHEMT	
出力電力	13W	飽和
小信号利得	16dB(2GHz) 14dB(4GHz)	
動作電圧	28V	ドレイン電圧
ゲート電圧	-3.0V	ティビカル




図 5.47 CADによるIMD情報抽出用ブロックダイアグラム




図 5-48 使用したアンプの入出力特性 (P_1 dB=41dBm) 動作は B 級

43dBm、1dB コンプレッション点 41dBm、利得 12dB、小信号利得 18dB 程度であることが確認できる。以下の図は OBO=0dB というオーバドライブの状況でのシミュレーション値を示している。（歪を強調する為）




図 5-49 A 点の波形（入力電圧）




図 5-50 D 点の波形（出力電圧）

図 5-47 の回路において、A、B、C、D 点において電圧、電流プローブおよびスペクトラムアナライザを付加してそれぞれの物理量を計測している。図 5-49、図 5-50 には、A 点および D 点の信号波形をそれぞれ示している。RF (2GHz) の波形の周期がエンベロップ波形（この




図 5-51 B 点の電流波形（ゲート電流）




図 5-52 C 点の電流波形（ドレイン電流）

場合、2.5MHz) の周期に較べて非常に短い為（約 1000 分の 1）、図では黒く塗りつぶされて図示されている。入力信号には当然歪は存在しないが、出力側の波形は歪んでいることが確認できる。図 5-51 に B 点の電流波形（ゲート電流）、図 5-52 に C 点の電流波形（ドレイン電流：A 級動作）をそれぞれ示す。ゲート電流の変動量のダイナミックレンジはドレインのそれに比較して大きい絶対値とし




図 5-53 C 点の電流スペクトラム

ては 1000 分の 1 程度と小さい。(この為、メモリ効果の検討の対象から外している)

図 5-53 に C 点における電流スペクトラムを示す。これは、図 5-52 のフーリエ変換を意味している。図 5-50 の RF 波形では、偶数次歪(上下非対称の歪) ははっきり確認できないが、図 5-52 では、エンベロープの波形が明確に上下非対称であり、デバイスに偶数次歪が存在していることが確認できる。図 5-53 にはドレイン電流を FFT した図が描かれているが、2 次 IMD は直流レベルに対して 20dB 程度低く、4 次は更に 2 次より 15dB 程度低下し、6 次も更に 4 次から 15dB 程度レベルが落ちている。しかしながら 7 次以下はあまりレベルが低下せず、高次に渡って高次高調波が存在していることが判る。5.3 章では、RF 信号の IMD についてのみ注力したが、CAD による各部の物理量の観測により、他の物理量を確認出来たことから、更にメモリ効果への理解を深めることが出来たといえる。

5.4.2 ヒステリシスのシミュレーション

本章では 5.4.1 章にて基本特性をシミュレーションしたアンプを用いて、AM/AM、AM/PM 特性のヒステリシス特性の抽出を試みた。

図 5-54 には、このときの電源回路の典型的なインピーダンス特性(図 5-47 の C 点に相当する点から電源を見たインピーダンス)を示す。図 5-55、図 5-56 に、このときの AM/AM、AM/PM 特性のヒステリシスをそれぞれ示す。エンベロープ周波数(2 信号の差周波数)が、電源のタンク回路の共振周波数(この場合 4.875MHz)の近傍のとき、ヒステリシスが最大となることが判る。




図 5-54 電源のインピーダンス特性
(タンク回路の共振周波数 5MHz)
青が実部、ピンクが位相




図 5-55 AM/AM 特性のヒステリシス特性




図 5-56 AM/PM 特性のヒステリシス特性

5.4.3 IMDのシミュレーション

本章では、5.4.1、5.4.2にて基本的な物理量をシミュレーションしたアンプを使用して、IMD3、およびIMD5の振幅についてシミュレーションした結果について記述する。図5-57a～図5-57cには、電源のタンク回路の共振周波数を1.25MHzに固定し、OBO-1dB、0dB、3dBのときの基本波、IMD3、IMD5の振幅とエンベロープ周波数との関係を図示した。

図5-57d～図5-57fには、タンク回路の共振周波数が2.5MHz、図5-57g～図5-57iには共振周波数5MHz、図5-57j～図5-57lには共振周波数7.5MHzの場合の各OBOにおけるシミュレーション値を示した。

これらのデータから判るように、OBOを一定とし、タンク回路の周波数を変化させた場合（図を、縦に見れば良い）各スペクトラムの大きさはあまり大きく変化せず、エンベロープ周波数が、タンク回路の共振周波数近傍の差周波数のときに、大きな変化が現れることが判る。又IMD3あるいはIMD5のUSB、LSBの大きな非対称性がやはりタンク回路の共振周波数近傍に現れることが観測される。次に、図を横に見ていくと、タンク回路の共振周波数を一定としたときの、OBOの変化による基本波、IMD3、IMD5の振幅の変化が判る。図5-57j～図5-57lを見た場合、レベルを上げていけば単調に各次数のレスポンス（2次=7.5MHz、4次=3.75MHz、6次=2.5MHz）が単調に変化していくわけではないことが示されている。このことは、5.3.3にて考察した結果（実験および抽出したパラメータについて）と、CADシミュレーションで行った結果の傾向が良く一致することを示している。

結論として、CADを用いることにより複素IMDの測定も精度高くシミュレーション出来る可能性がこれで示された。具体的な複素IMDのCADによる抽出については、今後の課題である。

図 5-57a OBO=-1dBでのIM 周波数特性
(タンク回路の共振周波数=1.25MHz)




図 5-57b OBO=0dBでのIM 周波数特性
(タンク回路の共振周波数=1.25MHz)




図 5-57c OBO=3dBでのIM 周波数特性
(タンク回路の共振周波数=1.25MHz)




図 5-57d OBO=-1dBでのIM 周波数特性
(タンク回路の共振周波数=2.5MHz)




図 5-57e OBO=0dBでのIM 周波数特性
(タンク回路の共振周波数=2.5MHz)




図 5-57f OBO=3dBでのIM 周波数特性
(タンク回路の共振周波数=2.5MHz)




図 5-57g OBO=-1dBでのIM 周波数特性
(タンク回路の共振周波数=5MHz)




図 5-57h OBO=0dBでのIM 周波数特性
(タンク回路の共振周波数=5MHz)




図 5-57i OBO=3dBでのIM 周波数特性
(タンク回路の共振周波数=5MHz)




図 5-57j OBO=-1dBでのIM 周波数特性
(タンク回路の共振周波数=7.5MHz)




図 5-57k OBO=0dBでのIM 周波数特性
(タンク回路の共振周波数=7.5MHz)





図 5-57l OBO=3dBでのIM 周波数特性
(タンク回路の共振周波数=7.5MHz)



5.4.4 今後の課題

図 5-58 に複素 IMD 情報を得る為の CAD シミュレーションブロックダイアグラムを示す。 ω_d はエンベロープ周波数 (このときの差周波数は $2\omega_d$)、 ω_c は搬送波である。受信器側にはダイレクトコンバージョン受信器を設定する。この受信器の局部発振器には、送信側の搬送波から同期信号をもらう。このようなブロックダイアグラムにより、5.3 で述べたような基準位相推定手段は不要となるであろう。この系により実験を行わずにすべて CAD によってシミュレーションが可能かどうかは今後の課題である。




図 5-58 複素 IMD を抽出するためのシミュレーションブロック図

5.5 メモリ効果に対する一般的対策の考察

表 5-7 にメモリ効果に対する対策を要約したリストを示した。大別して、メモリ効果の発生源に対する対策と、歪補償部の 2 つに分類される。

RF アンプでは、出来るだけメモリ効果が発生しないように処置を施し、歪補償部 (リニアライザ) では、出来るだけメモリ効果に対する耐性を持った方式を工夫することである。RF アンプに対する対策は、又大別して 2 種類ある。それはデバイスと電源回路である。デバイスに関しては更に 2 種類あり、熱メモリ効果の少ないデバ

表 5-7 メモリ効果に対する対策

	サブシステム	対策
RF アンプ	デバイス	1. 低熱メモリ型 (FET系) 2. 高電圧型 (GaNなど)
	電源回路	バイアス回路のベースバンド帯域を 広帯域に低インピーダンス化を実現
リニア ライザ	DPD型	本論で得られたパラメータにより 非線形補償する (今後の研究方針が定まった)

イスと、高電圧デバイスである。熱メモリ効果に関しては、FET 系を選択すべきである。又、電源系のメモリ効果対策としては、高電圧デバイスを使用すべきである。又、電源回路に対する注意点としては、出来るだけ広帯域にベースバンドインピーダンスを低くすべきである。

さて、歪補償部（リニアライザ）に対する工夫については、出来るだけメモリ効果に対する耐性を持つアルゴリズムが望ましい。近年数多くのリニアライザアルゴリズムが発表されており、演算処理が少なく、かつ歪抑圧効果が大きい方式の提案がなされている。5.3で抽出した非線形パラメータ (A_k , B_k , C_k) を用いて新たな歪補償回路を試作し、その性能について論じるのが今後の課題である。非常に少ないパラメータ（数個）にて歪補償回路が構成出来る可能性がある。5.3にて、確実に物理モデルから非線形パラメータが抽出できることが確認できたので、この方向での今後の研究方針が定まったという意味がある。

第6章 結論と今後の課題

6.1に結論、6.2に今後の課題を述べる。

6.1 結論

6.1.1に、本研究論文の成果について概説し、6.1.2にて本研究論文の具体的成果について箇条書きにしてまとめた。

6.1.1 概説

本論文は、移動通信システムでいえば第1世代の終わりごろから第2世代、第3世代を経て、現在の第4世代の黎明期に至る30年間弱の期間に亘っての電力増幅器の研究開発の成果を記述したものである。どの世代にあっても電力増幅器は無線システムにおいて非常に重要な役割を担ってきたが、その形態は世代とともに非常に大きく変化してきた。それは世代が交代するごとに、桁違いの加入者増が背景にあったこと、桁違いに高速、広帯域化されてきたことが大きい理由である。多数の加入者の存在が、数多くの小型で低消費電力の無線基地局の建設を促した（無線基地局のトータルコストはバックアップ電源まで含めて考慮した場合、電力増幅器の電力効率に大きく依存する）。具体的な電力増幅器の変化は小型化に端的に現れている。これら小型化を実現させた直接的理由は、電力効率の向上である。一般的に言って線形性と電力効率は相反する命題であるから、この矛盾を克服する技術、すなわち非線形補償回路のアルゴリズムの進歩も小型化を具現化した重要な技術の一つである。その具現化を支えた背景は、デバイス（ランダムロジック）の進化とデジタル信号処理方式の急速な進歩があったことが欠かせない。又、RF帯域における高出力デバイスの進歩も大きい。

本論文は、まず第2世代の黎明期、歪補償回路およびその周辺回路に必要とされる基本的な問題点を明らかにした。ここでまず最初にDPDを経験し、具体的システムに応用し実用化した。この研究開発の過程で初めてメモリ効果に遭遇した。次に桁違い（3桁）に広帯域化された第3世代方式での共通増幅器の開発に着手し、数多くの工夫により世界で最初にDPDによる電力増幅器の実用化に成功した。この時もメモリ効果をどう克服するかが大きな課題であった。結局DPDが採用された最初から、実用化はメモリ効果との戦いであったと言える。現在第4世代方式の黎明期ともいえる時代に移行しているが、いまだにメモリ効果との戦い

は終わっていない。近年 GaN HEMT デバイスに象徴される高電圧デバイスが出現し、メモリ効果が非常に少なくなったが、一方でメモリ効果が増大する背景もある。それは高効率の RF 電力増幅器の開発の進展である。ドハーティ型、アウトフェーシング型などが最近多数報告されているが、これらはみなドレインの電流変化のダイナミックレンジを増大させ、メモリ効果を増大させる。更に、DVC といった極限的な手段も報告されており、これらは PWM による雑音除去フィルタが激しいメモリ効果を生み出す。これは、広帯域化、高効率化に必然的に付随する永遠に続くテーマであるのかも知れない。

本論文の第 5 章にて、電源で発生するメモリ効果のメカニズムと、その評価手段について考察した。この中でメモリ効果モデルとして物理 (EB モデル) モデルについて検討を進め、結局ブラックボックス型と物理モデルは、時間領域表現を介して一致するという事を見出した。更に複素 IMD 情報と RF アンプの電源の伝達関数が一致することを確認した。これは逆に言えば、電源のインピーダンスをそのアンプの複素 IMD 情報を測定することにより、推定出来ることを意味している。このことは本論文のブレークスルーの一つと考えている。この検討の過程にて、非同期系にて複素 IMD を確定する手段について提案している。これまで報告されている手法に比べ、簡易でしかも非常に正確に評価出来るのが特徴である。これも初めての提案であると考えている。上記の高精度の測定法を GaN アンプへ適用した結果、2 次、4 次、6 次歪によりドレイン電流に落ちた (復調された) エンベロープ成分が、電源のインピーダンスにより再び電圧に変換され、偶数次歪により再び RF に変換されて、メモリレスの歪と混じり合うために、メモリ効果が引き起こされているメカニズムを直接的に検証することが出来た。

6.1.2 本研究論文の具体的成果

- (1) 狭帯域デジタル移動通信用電力増幅器用の最も基礎的な歪補償方式であるアナログカルテシアン方式において、TDMA 用バーストモードに適用するための新工夫を提案した。更に、全体構成についての知見を得た。
- (2) 同じく狭帯域デジタル移動通信用電力増幅器用の最も基礎的なデジタル型歪補償方式である直交座標型 DPD 方式の研究を行い、良好な歪圧縮特性 (歪抑圧 20dB 以上) を得た。同時に、DPD 方式の基本構成 (RF 系の構成、必要なデジタル系のビット精度 (10 ビット)、クロック速度 (シンボルレートの 8 倍 : 歪が拡散する帯域) 等) についての知見を得た。
- (3) 同じく狭帯域デジタル移動通信用電力増幅器用の最も基礎的なデジタル型歪補償方式である極座標型 DPD 方式の研究を行い、極座標方式の欠点である各種問題点について定量的に評価し、かつ欠点の克服手段を提案した。更にプリアンブル期間での DPD 系の較正方式について新提案を行った。最後に直交座標方式との利害得失について比較し、その後の DPD 方式の重要な基本的項目に関する知見を得た。
- (4) 上記狭帯域システムに比して 3 桁広帯域である W-CDMA 方式に適用する DPD システムの研究を行い、DPD システム中に存在する周波数特性と効率特性 (1dB の振幅偏差が 0.5% の効率劣化をひきこす)、遅延時間特性 (2nsec 以下の精度が必要)、効率特性 (ACLR の 1 dB 改善が 0.5% の電力効率劣化を引き起こす) 等を明らかにした。
- (5) 高電圧デバイス (GaN HEMT) が低電圧デバイスに比して、ACLR がバイアス回路のイ

ンピーダンス変化に対して耐性があることを実験により示した。これにより、メモリ効果の原因の一つがバイアス回路に存在することを明確に検証した。

- (6) メモリ効果の原因およびメモリ効果のモデルについて分類し、これまでの過去の論文の技術の流れに対しての知見を得た。
- (7) EBモデルの時間領域表現を初めて導出した。このことにより現象論的モデル（ボルテラ型）と、バイアスフィードバック（EBモデル）型が時間領域表現で一致することを見出した。このことから、EBモデルは、現象論モデルでのクロスターム表現であるという知見を初めて得た。更に、メモリレス非線形と、メモリ非線形係数が複素IMDを測定することにより分離が可能であることを予想した。
- (8) 上記理論を検証する為、GaN HEMTの中電力デバイス（10W）を用いて複素IMD測定を行い、バイアスフィードバックにより発生するメモリ効果について、メモリレス係数と、メモリ係数を正確に分離することに初めて成功した。このことから、2次、4次、6次の歪がIMDに影響する有り様が明確に検証され、バイアスフィードバックによるメモリ効果のメカニズムを直接的に実証することに成功した。その過程で、メモリ非線形係数がバイアス回路のインピーダンスで表現できる事を検証した。
- (9) 上記予想の検証の過程で、RF電力増幅器の複素IMDの測定について、非同期系でありながら、小信号Sパラメータを用いることにより、簡易でかつ非常に正確に測定できる測定法を新たに提案した。

6.2 今後の課題

これらのメモリ効果評価法により抽出されたパラメータを使用して、簡素で耐メモリ性のある歪補償手段を検討するのが次なる課題である。ボルテラ型を元として数多くの歪補償手段が考案されているが、これらの手段にくらべて、非常に少ない演算量で歪補償回路が実現できる可能性があると考えている。以下今後の課題を具体的に述べる。

- (1) レファレンス推定法（小信号Sパラメータによる基準の推定法）の誤差のレベル依存性についての更なる検証。
- (2) 非線形パラメータ (A_k , B_k , C_k) の精度（次数との関係）とレベルについての検討。
- (3) 具体的なリニアライザの構成。
- (4) 実験とCADでのシミュレーション精度の検証。
- (5) パラメータ (A_k , B_k , C_k) の運用状態での更新の問題の解決。

第7章 付録

7.1 付録A 式(5-15a)～(5-15c)式の導出

$$y(t) = \sum_{k=0}^2 A_{k+1} |x(t)|^{2k} x(t) + \sum_{k=1}^2 B_{2k} x(t) \int f_{2k}(s) |x(t-s)|^{2k} ds \quad (7-1)$$

上の式に以下を代入する (2 信号)

$$\begin{aligned} x(t) &= 2a \cos(\omega_d t) \exp(j\omega_c t) \\ &= a [\exp(j\omega_d t) + \exp(-j\omega_d t)] \exp(j\omega_c t) \end{aligned} \quad (7-2)$$

ここで表記をシンプルにする為以下のように定義する

$$\exp(j\omega_d t) = e^+ \quad (7-3)$$

$$\exp(-j\omega_d t) = e^- \quad (7-4)$$

$$\exp(j\omega_c t) = e^c \quad (7-5)$$

$$x(t) = a(e^+ + e^-)e^c \quad (7-6)$$

(7-3)～(7-6)を(7-1)式に代入する

$$y(t) = A, a(e^+ + e^-)e^c$$

$$\alpha \begin{cases} + A_3 a(e^+ + e^-)e^c |a(e^+ + e^-)e^c|^2 \\ + A_5 a(e^+ + e^-)e^c |a(e^+ + e^-)e^c|^4 \end{cases}$$

$$\beta \begin{cases} + B_2 a(e^+ + e^-)e^c \int f_2(s) |a[\exp\{j\omega_c(t-s)\} + \exp\{-j(\omega_d(t-s))\}] \\ \exp(j\omega_c(t-s))|^2 ds \\ + B_4 a(e^+ + e^-)e^c \int f_4(s) |a[\exp\{j\omega_c(t-s)\} + \exp\{-j(\omega_d(t-s))\}] \\ \exp(j\omega_c(t-s))|^4 ds \end{cases} \quad (7-7)$$

$$= \alpha + \beta \quad (7-8)$$

とおき、(αはメモリレス部、βはメモリ部) 別々に計算する。

$$\begin{aligned} \alpha &= A, a(e^+ + e^-)e^c \\ &\quad + A_3 \times [(7-14)の式] \times e^c \\ &\quad + A_5 \times [(7-15)の式] \times e^c \\ &= A, a \times 2 \cos(\omega_d t) e^c \\ &\quad + A_3 \times 2a^3 \{3 \cos(\omega_d t) + \cos(3\omega_d t)\} e^c \\ &\quad + A_5 \times 2a^5 \{10 \cos(\omega_d t) + 5 \cos(3\omega_d t) + \cos(5\omega_d t)\} e^c \end{aligned}$$

$$\begin{aligned}
&= (2aA_1 + 6a^3A_3 + 20a^5A_5)\cos(\omega_d t)e^c \\
&\quad + (2a^3A_3 + 10a^5A_5)\cos(3\omega_d t)e^c \\
&\quad + (2a^5A_5)\cos(5\omega_d t)e^c \\
&= (aA_1 + 3a^3A_3 + 10a^5A_5)(e^+e^c + e^-e^c) \\
&\quad + (a^3A_3 + 5a^5A_5)(e^{3+}e^c + e^{3-}e^c) \\
&\quad + a^5A_5(e^{5+}e^c + e^{5-}e^c)
\end{aligned}$$

よって 以下の6つの IMD のメモリレス係数が計算された.

$$\text{基本波 } C_1^\pm(\omega_d) = aA_1 + 3a^3A_3 + 10a^5A_5 \quad (7-9)$$

$$3 \text{ 次 IMD } C_3^\pm(3\omega_d) = a^3A_3 + 5a^5A_5 \quad (7-10)$$

$$5 \text{ 次 IMD } C_5^\pm(5\omega_d) = a^5A_5 \quad (7-11)$$

$$\begin{aligned}
\beta &= B_2a(e^+ + e^-)e^c \times [(7-19)\text{の式}] \\
&\quad + B_4a(e^+ + e^-)e^c \times [(7-25)\text{の式}]
\end{aligned}$$

ここで $a(e^+ + e^-)$ のべき乗の結果について 前もって計算しておくことにする.

2 乗について

$$\begin{aligned}
\{a(e^+ + e^-)\}^2 &= a^2(e^{2+} + 2e^+e^- + e^{2-}) \\
&= a^2\{2 + (e^{2+} + e^{2-})\} \\
&= a^2[2 + 2\{\cos(2\omega_d t)\}] \\
&= 2a^2\{1 + \cos(2\omega_d t)\}
\end{aligned} \quad (7-12)$$

4 乗について

$$\begin{aligned}
\{a(e^+ + e^-)\}^4 &= 4a^4\{1 + \cos(2\omega_d t)\}^2 \\
&= 4a^4\{1 + 2\cos(2\omega_d t) + \cos^2(2\omega_d t)\} \\
&= 4a^4\left\{1 + 2\cos(2\omega_d t) + \frac{(\cos(4\omega_d t) + 1)}{2}\right\} \\
&= 2a^4\{3 + 4\cos(2\omega_d t) + \cos(4\omega_d t)\}
\end{aligned} \quad (7-13)$$

3 乗について

$$\begin{aligned}
\{a(e^+ + e^-)\}^3 &= a^3(e^{3+} + 3e^{2+} \times e^- + 3e^+e^{2-} + e^{3-}) \\
&= a^3\{3(e^+ + e^-) + (e^{3+} + e^{3-})\} \\
&= a^3\{6\cos(\omega_d t) + 2\cos(3\omega_d t)\} \\
&= 2a^3\{3\cos(\omega_d t) + \cos(3\omega_d t)\}
\end{aligned} \quad (7-14)$$

5乗について

$$\begin{aligned}
 \{a(e^+ + e^-)\}^5 &= (3乗の式) \times (2n乗の式) \\
 &= a^3 \{3(e^+ + e^-) + (e^{3+} + e^{3-})\} \times a^2 \{2 + (e^{2+} + e^{2-})\} \\
 &= a^5 \{6(e^+ + e^-) + 2(e^{3+} + e^{3-}) + 3(e^+ + e^-)(e^{2+} + e^{2-}) + (e^{3+} + e^{3-})(e^{2+} + e^{2-})\} \\
 &= a^5 \{6(e^+ + e^-) + 2(e^{3+} + e^{3-}) + 3(e^{3+} + e^- + e^{3-}) + (e^{5+} + e^- + e^+ + e^{5-})\} \\
 &= 2a^5 \{10 \cos(\omega_d t) + 5 \cos(3\omega_d t) + \cos(5\omega_d t)\} \\
 &= 2a^5 \left(5e^+ + 5e^- + \frac{5}{2}e^{3+} + \frac{5}{2}e^{3-} + \frac{1}{2}e^{5+} + \frac{1}{2}e^{5-}\right) \quad (7-15)
 \end{aligned}$$

メモリ効果を持つ非線形係数の計算

$$\int_{-\infty}^{\infty} f_{2k}(s) |x(t-s)|^{2k} ds \quad (7-16)$$

ここで (7-12) 式と同様に

$$\begin{aligned}
 |x(t-s)|^2 &= 2a^2 [1 + \cos\{2\omega_d(t-s)\}] \\
 &= 2a^2 [2 + \exp\{j2\omega_d(t-s)\} + \exp\{-j2\omega_d(t-s)\}] \quad (7-17)
 \end{aligned}$$

(7-17) 式を (7-16) 式に代入する

$$\begin{aligned}
 \int_{-\infty}^{\infty} f_2(s) |x(t-s)|^2 ds &= a^2 \int_{-\infty}^{\infty} f_2(s) [2 + \exp\{j2\omega_d(t-s)\} + \exp\{-j2\omega_d(t-s)\}] ds \\
 &= 2a^2 \int_{-\infty}^{\infty} f_2(s) ds + a^2 \exp(j2\omega_d t) \int_{-\infty}^{\infty} f_2(s) \exp(-j2\omega_d s) ds \\
 &\quad + a^2 \exp(-j2\omega_d t) \int_{-\infty}^{\infty} f_2(s) \exp(j2\omega_d s) ds \quad (7-18)
 \end{aligned}$$

この (7-18) 式で

$$\begin{aligned}
 \int_{-\infty}^{\infty} f_2(s) ds &= F_2(0) \\
 \int_{-\infty}^{\infty} f_2(s) \exp(\pm j2\omega_d s) ds &= F_2(\mp 2\omega_d)
 \end{aligned}$$

を代入すると

$$\begin{aligned}
 \int_{-\infty}^{\infty} f_2(s) |x(t-s)|^2 ds &= 2a^2 F_2(0) + a^2 \exp(j2\omega_d t) F_2(-2\omega_d t) \\
 &\quad + a^2 \exp(-j2\omega_d t) F_2(2\omega_d t) \quad (7-19)
 \end{aligned}$$

同様に

$$\int_{-\infty}^{\infty} f_4(s) |x(t-s)|^4 ds \quad \text{を計算する}$$

ここで

$$\begin{aligned}
 |x(t-s)|^4 &= 2a^4 [3 + 4\cos\{2\omega_d(t-s)\} + \cos\{4\omega_d(t-s)\}] \\
 &= 2a^4 [3 + 2\exp\{j2\omega_d(t-s)\} + 2\exp\{-j2\omega_d(t-s)\} \\
 &\quad + \frac{1}{2}\exp\{j4\omega_d(t-s)\} + \frac{1}{2}\exp\{-j4\omega_d(t-s)\}] \quad (7-20)
 \end{aligned}$$

よって

$$\begin{aligned}
 &\int_{-\infty}^{\infty} f_4(s) |x(t-s)|^4 ds \\
 &= 6a^4 \int_{-\infty}^{\infty} f_4(s) ds + 4a^4 \exp(j2\omega_d t) \int f_4(s) \exp(-j2\omega_d s) ds \\
 &\quad + 4a^4 \exp(-j2\omega_d t) \int f_4(s) \exp(j2\omega_d s) ds \\
 &\quad + a^4 \exp(j4\omega_d t) \int f_4(s) \exp(-j4\omega_d s) ds \\
 &\quad + a^4 \exp(-j4\omega_d t) \int f_4(s) \exp(j4\omega_d s) ds \quad (7-21)
 \end{aligned}$$

ここで (7-21) 式で

$$\int_{-\infty}^{\infty} f_4(s) ds = F_4(0) \quad (7-22)$$

$$\int_{-\infty}^{\infty} f_4(s) \exp(\pm j2\omega_d s) ds = F_4(\mp 2\omega_d) \quad (7-23)$$

$$\int_{-\infty}^{\infty} f_4(s) \exp(\pm j4\omega_d s) ds = F_4(\mp 4\omega_d) \quad (7-24)$$

(7-22) (7-23) (7-24) を (7-21) に代入すると

$$\begin{aligned}
 (7-21) &= 6a^4 F_4(0) + 4a^4 \exp(j2\omega_d t) F_4(2\omega_d) \\
 &\quad + 4a^4 \exp(-j2\omega_d t) F_4(-2\omega_d) \\
 &\quad + a^4 \exp(j4\omega_d t) F_4(4\omega_d) \\
 &\quad + a^4 \exp(-j4\omega_d t) F_4(-4\omega_d) \quad (7-25)
 \end{aligned}$$

$$\begin{aligned}
 \beta &= B_2 a (e^+ + e^-) e^c \times [2a^2 F_2(0) + a^2 \exp(j2\omega_d t) F_2(2\omega_d) \\
 &\quad + a^2 \exp(-j2\omega_d t) F_2(-2\omega_d)] \\
 &\quad + B_4 a (e^+ + e^-) e^c \times [6a^2 F_2(0) + 4a^4 \exp(j2\omega_d t) F_4(2\omega_d) \\
 &\quad + 4a^4 \exp(-j2\omega_d t) F_4(-2\omega_d) \\
 &\quad + a^4 \exp(j4\omega_d t) F_4(4\omega_d) \\
 &\quad + a^4 \exp(-j4\omega_d t) F_4(-4\omega_d)] \quad (7-26)
 \end{aligned}$$

ここで $F(0)=0$ とする.

$$\begin{aligned}
 (A-26) = & B_2 a (e^+ + e^-) e^c \times \{ \exp(j2\omega_d t) F_2(2\omega_d) \\
 & + \exp(-j2\omega_d t) F_2(-2\omega_d) \} a^2 \\
 & + B_4 a (e^+ + e^-) e^c \times [\{ \exp(j2\omega_d t) F_4(2\omega_d) \\
 & + \exp(-j2\omega_d t) F_4(-2\omega_d) \} 4a^4 \\
 & + \exp(j4\omega_d t) F_4(4\omega_d) \\
 & + \exp(-j4\omega_d t) F_4(-4\omega_d) \} a^4]
 \end{aligned}$$

以下 e^c 表記を省略する.

$$\begin{aligned}
 = & B_2 a^3 (e^+ + e^-) \exp(j2\omega_d t) F_2(2\omega_d) \\
 & + B_2 a^3 (e^+ + e^-) \exp(-j2\omega_d t) F_2(-2\omega_d) \\
 & + B_4 a^5 (e^+ + e^-) \times 4 \exp(j2\omega_d t) F_4(2\omega_d) \\
 & + B_4 a^5 (e^+ + e^-) \times 4 \exp(-j2\omega_d t) F_4(-2\omega_d) \\
 & + B_4 a^5 (e^+ + e^-) \times \exp(j4\omega_d t) F_4(4\omega_d) \\
 & + B_4 a^5 (e^+ + e^-) \times \exp(-j4\omega_d t) F_4(-4\omega_d)
 \end{aligned} \tag{7-27}$$

ここで 以下の仮定をする

$$\left(\begin{array}{l} \exp(j2\omega_d t) = e^{+2} \\ \exp(-j2\omega_d t) = e^{-2} \\ \exp(j4\omega_d t) = e^{+4} \\ \exp(-j4\omega_d t) = e^{-4} \end{array} \right) \tag{7-28}$$

$$\begin{aligned}
 (7-27) = & B_2 a^3 (e^+ \times e^{+2} + e^- \times e^{-2}) F_2(2\omega_d) \\
 & + B_2 a^3 (e^+ \times e^{-2} + e^- \times e^{+2}) F_2(-2\omega_d) \\
 & + 4B_4 a^5 (e^+ \times e^{+2} + e^- \times e^{-2}) F_4(2\omega_d) \\
 & + 4B_4 a^5 (e^+ \times e^{-2} + e^- \times e^{+2}) F_4(-2\omega_d) \\
 & + B_4 a^5 (e^+ \times e^{+4} + e^- \times e^{-4}) F_4(4\omega_d) \\
 & + B_4 a^5 (e^+ \times e^{-4} + e^- \times e^{+4}) F_4(-4\omega_d)
 \end{aligned} \tag{7-29}$$

$$\begin{aligned}
&= B_2 a^3 (e^{+3} + e^+) F_2(2\omega_d) \\
&\quad + B_2 a^3 (e^- + e^{-3}) F_2(-2\omega_d) \\
&\quad + 4B_4 a^5 (e^{+3} + e^+) F_4(2\omega_d) \\
&\quad + 4B_4 a^5 (e^- + e^{-3}) F_4(-2\omega_d) \\
&\quad + B_4 a^5 (e^{+5} + e^{+3}) F_4(4\omega_d) \\
&\quad + B_4 a^5 (e^{-3} + e^{-5}) F_4(-4\omega_d)
\end{aligned} \tag{7-30}$$

$$\begin{aligned}
&= B_4 a^5 \times e^{-5} \times F_4(-4\omega_d) \longrightarrow \text{IMD}_{-5} \\
&\quad + B_2 a^3 \times e^{-3} \times F_4(-2\omega_d) \\
&\quad + 4B_4 a^5 \times e^{-3} \times F_4(-2\omega_d) \\
&\quad + B_4 a^5 \times e^{-3} \times F_4(-4\omega_d) \quad \left. \vphantom{\begin{aligned} &+ B_2 a^3 \times e^{-3} \times F_4(-2\omega_d) \\ &+ 4B_4 a^5 \times e^{-3} \times F_4(-2\omega_d) \\ &+ B_4 a^5 \times e^{-3} \times F_4(-4\omega_d) \end{aligned}} \right\} \text{IMD}_{-3} \\
&\quad + B_2 a^3 \times e^+ \times F_2(2\omega_d) \\
&\quad + 4B_4 a^5 \times e^+ \times F_4(2\omega_d) \\
&\quad + B_2 a^3 \times e^- \times F_2(-2\omega_d) \\
&\quad + 4B_4 a^5 \times e^- \times F_4(-2\omega_d) \quad \left. \vphantom{\begin{aligned} &+ B_2 a^3 \times e^+ \times F_2(2\omega_d) \\ &+ 4B_4 a^5 \times e^+ \times F_4(2\omega_d) \end{aligned}} \right\} \text{基本波} \\
&\quad + B_2 a^3 \times e^{+3} \times F_2(2\omega_d) \\
&\quad + 4B_4 a^5 \times e^{+3} \times F_4(2\omega_d) \\
&\quad + B_4 a^5 \times e^{+3} \times F_4(4\omega_d) \quad \left. \vphantom{\begin{aligned} &+ B_2 a^3 \times e^{+3} \times F_2(2\omega_d) \\ &+ 4B_4 a^5 \times e^{+3} \times F_4(2\omega_d) \end{aligned}} \right\} \text{IMD}_{+3} \\
&\quad + B_4 a^5 \times e^{+5} \times F_4(4\omega_d) \longrightarrow \text{IMD}_{+5}
\end{aligned} \tag{7-31}$$

ここで(7-31)式の書く IMD 成分でくくると
基本波の上側 (e^+) の項は

$$\begin{aligned}
\text{IMD}_{\pm 1} = C_1^\pm(\omega_d) &= B_2 a^3 F_2(\pm 2\omega_d) \\
&\quad + 4B_4 a^5 F_4(\pm 2\omega_d)
\end{aligned} \tag{7-32}$$

$$\begin{aligned}
\text{IMD}_{\pm 3} = C_3^\pm(3\omega_d) &= B_2 a^3 F_2(\pm 2\omega_d) \\
&\quad + 4B_4 a^5 F_4(\pm 2\omega_d) \\
&\quad + B_4 a^5 F_4(\pm 4\omega_d)
\end{aligned} \tag{7-33}$$

$$\text{IMD}_{\pm 5} = C_5^\pm(5\omega_d) = B_4 a^5 F_4(\pm 4\omega_d) \tag{7-34}$$

ここで6つの IMD のメモリ係数が計算された
(ここで $F_2 = F_4 = F$ とする)

$$C_1^\pm(\omega_d) = a^3 B_2 F(\pm 2\omega_d) + 4a^5 B_4 F(\pm 2\omega_d) \quad (7-35)$$

$$C_3^\pm = (B_2 + 4B_4 a^2) F(\pm 2\omega_d) a^3 + B_4 F(\pm 4\omega_d) a^5 \quad (7-36)$$

$$C_5^\pm = B_4 F(\pm 4\omega_d) a^5 \quad (7-37)$$

ここで(7-9), (7-10), (7-11)のメモリレス係数
(7-35), (7-36), (7-37)のメモリ係数を合わせて次の式を得る
すなわち

$$C_1^\pm(\omega_d) = aA_1 + 3a^3 A_3 + 10a^5 A_5 + a^3 B_2 F(\pm 2\omega_d) + 4a^5 B_4 F(\pm 2\omega_d) \quad (7-38)$$

$$C_3^\pm(3\omega_d) = a^3 A_3 + 5a^5 A_5 + (B_2 + 4B_4 a^2) F(\pm 2\omega_d) a^3 + B_4 F(\pm 4\omega_d) a^5 \quad (7-39)$$

$$C_5^\pm(5\omega_d) = a^5 A_5 + B_4 F(\pm 4\omega_d) a^5 \quad (7-40)$$

(7-38), (7-39), (7-40)を整理して

$$C_1^\pm = A_1 a + [3A_3 + B_2 F(\pm 2\omega_d) a^3] + 2[5A_5 + 2B_4 F(\pm 2\omega_d)] a^5 \quad (7-41)$$

$$C_3^\pm = [A_3 + (B_2 + 4B_4 a^2) F(\pm 2\omega_d) a^3] + 5[A_5 + B_4 F(\pm 4\omega_d)] a^5 \quad (7-42)$$

$$C_5^\pm = [A_5 + B_4 F(\pm 4\omega_d)] a^5 \quad (7-43)$$

以上で EB モデルにおける一般非線形係数により
各 IMD が表現された。

7.2 付録 B 基準信号の導出の補足

式(5-17)はエンベロープをDFTで展開した値で Φ_{2k+1}^{\pm} は位相の測定値である(但し、Reference phase なし). これから $0.5(\phi_{11} + \phi_{22})$ を引いて入出力のストリップラインでの位相回転を除く.

$$\Psi_{2k+1}^{\pm} = \Phi_{2k+1}^{\pm} - 0.5(\phi_{11} + \phi_{22}) \quad (5-18)$$

これを中心周波数にて $\phi_{21} - 0.5(\phi_{11} + \phi_{22})$ ($= \alpha$) に一致させれば良い(レファレンス面 B にて). 次に IMD の各調波成分 (各 IMD の USB, LSB の対のこと) の周波数でも位相合わせができるように、(5-16)式のように 1 次関数で近似する. (図 5-29) から、 $\pm 5\text{MHz}$ の範囲では 1 次関数で十分であることがわかる.)

$$\Delta\phi_{21} = \alpha - \beta\omega_d \quad (5-16)$$

(5-18)式の Ψ_{2k+1}^+ と Ψ_{2k+1}^- の平均は(5-16)式の α に等しくしたい. Ψ_{2k+1}^+ と Ψ_{2k+1}^- の差は $2\beta \times$ (各 IMD の USB と LSB の周波数間隔) にしたい. このようにすることができれば $\phi_{21} - 0.5(\phi_{11} + \phi_{22})$ を Reference phase としたことになる(レファレンス面 B). 初めに Ψ_{2k+1}^+ と Ψ_{2k+1}^- の平均は(5-16)式の α に一致させる. この場合、 Ψ_{2k+1}^+ の Ψ_{2k+1}^- 差は一定にしておきたい. 平均を α に一致させた新しい位相を ϕ_{2k+1}^{\pm} とすれば、この目的を満たす ϕ_{2k+1}^{\pm} は次の方程式を満足しなければならない.

$$\phi_{2k+1}^+ - \phi_{2k+1}^- = \Psi_{2k+1}^+ - \Psi_{2k+1}^- \quad (7-44)$$

$$\phi_{2k+1}^+ + \phi_{2k+1}^- = 2\alpha \quad (7-45)$$

(7-44)+(7-45)より、

$$2\phi_{2k+1}^+ = \Psi_{2k+1}^+ - \Psi_{2k+1}^- + 2\alpha \quad (7-46)$$

(7-45)・(7-44)より

$$2\phi_{2k+1}^- = -(\Psi_{2k+1}^+ - \Psi_{2k+1}^-) + 2\alpha \quad (7-47)$$

(7-46), (7-47)を2で割って、まとめて書けば、(5-19)式を得る. つまり、(5-19)式は upper と lower の位相差を変えないで、平均値を α に一致させる方法を示している. (upper sideband の位相は $\alpha - (2k+1)\beta\omega_d$ であり、lower sideband の位相は $\alpha + (2k+1)\beta\omega_d$ である. 従って、upper と lower の平均は α である)

以下(5-21)～(5-23)は upper と lower の差を $2(2k+1)\beta\omega_d$ とする方法を示している.

7.3 付録C PAモデルの修正 (6次の成分を考慮)

OB01.5dB まで振り込むと、±800kHz のピークが表れた。このことを説明するため、PAモデルを修正した (図 5-46)。以下の図は、 $2\omega_d$ 、 $4\omega_d$ 、 $6\omega_d$ の成分が、RF のメモリレスのスペクトラムと乗算が行われて、IMD5 が出来あがる様子が示されている (付録 E に更に詳細な補足説明を加えた)。式(5-15c)では説明のつかない IMD5 の $2\omega_d$ 成分は、図 7-1 の赤の点線で示した様に、メモリレスの 3 次 (図では IMD3 の位置に描かれた黒の矢印で書かれたスペクトラム) と、ベースバンドに存在する 2 次の成分との乗算により、IMD5 に落ちていることが説明される。この成分は、図 5-44 の IMD5 の虚部のレスポンスである $2\omega_d$ のピークの部分と対応付けられる。同様に図 5-44 の中央 (OB04.5dB) 部に描かれたレスポンスの中で、 $4\omega_d$ のレスポンスが 2.4MHz 近傍に存在しているが、このピークが IMD5 の中の青い矢印で書かれたスペクトラムに対応付けられる。同様に図 5-44 の下に描かれた OB01.5dB のレスポンスの中で、800kHz 近傍のピークが IMD5 の緑で描かれたスペクトラムに対応付けられる。従って、図 5-46 の最下部の箱はメモリレスの 3 次を作り出すブロックとして図 5-25 に付加された。このブロックが作る 3 次成分と、図 5-46 の中央部のブロックから発生する 2 次、4 次、6 次歪成分とが乗算されて、新たな IMD5 の成分が出来あがっている。




図 5-44 IMD5 のメモリ非線形周波数特性 (虚数部) の再掲

図 7-1 各スペクトラムの発生原因を説明する図

7.4 付録D 複素 IMD の測定法（過去の論文との比較）

IMD の複素情報を測定する方法としてはこれまで2種の方法が報告されている。1種は、基準 IMD 発生器を作り、この基準が発生する IMD と DUT が発生する IMD の差を測定し、基準との差において、DUT の複素情報を得ようとする方法である。2種目は、IMD の周波数を発生する信号発生器を用意し、この信号を DUT に抽入し、この信号との差分において、IMD の複素情報を得ようとする方法である。本論文で用いた手法は、これらの手法とは全く異なっている。




図 7-2 論文[187]に提案された複素 IMD 測定法

それは基準 IMD 発生器は使用せず、かつ又特殊な発振器からの信号を注入することもしない。ただ行うことは、仮想的なレファレンス信号を推定するだけである。以下 7.4.1 にてレファレンス IMD 発生器を用いる方法、7.4.2 にて信号を注入する方法を説明する。最後に 7.4.3 において、これら2種のこれまでの手法と、本論文にて提案された新方式について、比較を行う。

7.4.1 レファレンス発生器を用いる方法 [187] [188] [189] [191] [194]

1994年、最初に報告されたのが[1]で、広帯域の光レーザダイオードをドライブする低歪アンプ開発の為に考案された。図 7-2 にこの測定系のブロックダイアグラムを示す。図の中の箱 1 は、ネットワークアナライザのレファレンス用の信号（ポート A 又は、ポート B の信号の復調搬送波）発生器として用いられる（この歪発生器は、あまり注意深く作成する必要はない。レファレンス源として、十分なレベルさえ有ればよい）。箱 2 は、DUT であり、測定すべき広帯域ドライバアン




図 7-3 標準歪発生器の構造




図 7-4 論文[188]の複素 IMD 測定法

プである。箱 3 は、標準歪発生器であり、出来るだけメモリ効果が無く、かつ広帯域で動作するものでなければならないので、最も注意深く作成されねばならない。この標準歪発生器の構成を図 7-3 に示した。広帯域で、かつメモリ効果が出ないような構成が工夫されている。1997 年になって初めて無線通信用パワートランジスタ (GaAs FET) における複素 IMD を測定する試みが報告[188]された。基本的に、標準歪発生器を用いる点では、論文[187]と同じであるが、複素 IMD 情報を得るのに、ネットワークアナライザを用いずに、DUT の出力に、減衰器および位相器を設置し、標準歪発生器と合成し、その合成出力がキャンセルするように、DUT の出力側の減衰器と位相器を調整することにより、その時の減衰器の減衰量および、位相器の位相シフト量を記録することである。このようにして、各レベルごとに、減衰量と位相シフト量をプロットすれば、それは、DUT の複素 IMD を測定したことになる。この構成を図 7-4 に示す。

さて、2001 年になって、更に精度よく複素 IMD を測定しようとする試みが報告[189]された。この方法は、基本的に[188]と同じであるが、この場合、標準歪発生器が広帯域に渡ってメモリ効果が完全に生じることを無くするのは、非常に困難であるとして、合成する直前に周波数変換して、低周波に落とし、低周波での歪発生器を用いる方法である。この構成を図 7-5 に示す。この構成によ

り、メモリ効果が全くない標準歪発生器が出来たと主張している。[191]においては、メモリ効果のモデル化のため同様の手段を用いて複素 IMD を測定している。[194]においては、アナログプリディスタータを設計する為に、同様の手段にて複素 IMD を測定している。




図 7-5 標準歪発生器の構造

7.4.2 信号を注入する方法

図 7-6 に、論文[190]による複素 IMD の測定系を示した。図において SG1, SG2 は通常用いられる 2 信号発生器であるが、この入力信号に、出力で発生する IMD に相当する周波数と同一の信号発生器を設置し、2 信号に合成し、DUT に入力する。この状態で出力の IMD をスペクトラムアナライザにて観測し、目的とする IMD をキャンセルするように、SG3 の振幅および位相を調整する。このとき、SG3




図 7-6 信号注入法により複素 IMD 測定法

の基準位相をどのように固定しておくかが問題になるが、これは、以下のように行う。まず、SG3 の隣りの周波数の SG と乗算した信号と、さらに SG1, SG2 を乗算した信号の和がキャンセルされるように SG3 の位相を制御する。その制御された位相を基準位相とする。すべての測定器 (SG1, SG2, SG3, 減衰器、位相器、スペクトラムアナライザ等) は、パソコンにて制御され、2 信号の離隔周波数、レベルをスイープして複素 IMD 情報を測定するが、おおよそ 15 分程度で測定は終了する。この方法は、IMD の複素情報を直接測定してはいないが、アナログブリディストータを設計する目的では、直接有益な情報が得られることになる (本来存在しない信号を注入しているので、正確な IMD 情報が得られない可能性はあるが、アナログ PD の目的であれば問題ない)。測定系を較正する為、各 SG 間を接続するケーブル等の長さを微妙に調整しておく必要がある。

7.4.3 複素 IMD 測定法（本方法、レファレンス発生器法、注入法）の比較

表 7-1 に 3 種の複素 IMD 測定法の利害得失についての比較表を記述した。本論文における方法の問題点として 3 種存在する。一つは被測定物の S12 が小さくない場合、入力側の回転位相が、負荷の影響を受けて誤差を生じることである（本論文に用いたデバイスは GaN であり、通常 S12 は -40 dB 程度と非常に小さいので、負荷の影響は無視出来る為、誤差は非常に小さい）。二つ目として大信号時の AM/PM が大きい場合も誤差を生じる。三つ目として、大信号時の S パラメータは、小信号時に比べて異なる為、誤差を生じる可能性があることである。これらの問題に対する定量的評価は、今後の課題である。しかしながら、非常に時間のかかる較正手段が必要ではない事や、非常に精度良く測定出来る点で圧倒的な利点がある。基準歪発生器については、広帯域、広いダイナミックレンジにてメモリ効果が非常に少ない装置を開発しなければならない。これが非常に不利な点となる。第 3 番目の手段は、IMD が発生する周波数と同じ周波数の発振器を入力側に用意し（注入発振器）、この注入信号の位相と振幅を、出力の IMD がキャンセルするように動かして、複素 IMD 情報を得ようとする手段である。この方法では、測定系の較正が複雑となる。5.3 に述べた様に、非常に正確に 2 次、4 次、6 次 IMD のレスポンスを分離することに成功したのは、この非同期系での複素 IMD 測定手段の考案によるところが非常に大きい。

表 7-1 3 種の複素 IMD 測定法の比較

測定法	欠点	長所	具体的測定手段
本論文の方法	<ul style="list-style-type: none"> • S12 が小さくないと誤差が生じる 	<ul style="list-style-type: none"> • 精度高い • 簡易 (特別なセットアップ 不要) 	小信号 S パラメータを利用して基準信号を測定
基準歪発生器との比較法	基準歪発生器を完全なものを作る事が困難 (誤差を生じる)		メモリの基準歪発生器を作りこれと比較
IMD 相当に外部から信号を挿入する方法	<ul style="list-style-type: none"> • 較正が難しい • 誤差が生じやすい 		IMD に相当する周波数に信号を挿入し、出力とのヌリングにより求める

7.5 付録E 式(5-30)の第3項の意味の補足説明

(5-30)式の第3項の意味について次ページの図に添って説明する。まず図7-8に、図5-46を更に各スペクトラムの発生原因が理解しやすいように変更した図を示している。更に図7-8の左に記述されている式は、(5-30)式を再度掲載したものである。以下各種スペクトラムの発生について箇条書きにて分離して説明する。

(1) 奇数次のスペクトラムの発生

図7-8の最上の箱は奇数次を表している。この部分を式で表現(奇数次)したものが左の式(5-30)の第1項である。この部分のスペクトラムは、図7-7に発生元のスペクトラムとともに発生したスペクトラムが図示されている。これらはすべて黒色で表現されている。

(2) 偶数次のスペクトラム

図7-8の最下部の赤い丸で囲われた部分は、デバイスの偶数次歪を表しており、赤い矢印にて図7-7に示されている通り、2次、4次、6次歪をドレイン電流に発生せしめている。

(3) 図5-25のモデルによるメモリ効果を帯びたスペクトラムの発生

図7-8の最下部の全体部分(青の丸で囲われた部分)は図5-25のモデルによって発生するメモリ効果を帯びたスペクトラムが発生する部分であり、左の式の第2項がこれの数式表現である。図7-7では、2次、4次、6次のエンベロープ成分が更に偶数次によってRFに変換される様子が青い実線により図示されている。

(4) 新たに修正されたスペクトラム(修正モデルによる)(式(5-30)の第3項の意味)

図7-8の中央に描かれた部分(緑の丸で囲われた部分)は、新たに修正された部分を示している。この部分の数式表現が式(5-30)の第3項を意味している。結局IMD5に2次のスペクトラムが入っている理由は、メモリレスのIMD3を持ちこまなければ達成できない。このメモリレスの3次を作り出している部分が緑の丸の中に存在する黒丸の部分である。

OBOが4.5dB程度までは式(5-30)の第1、第2項で充分であったが、OBO1.5dBのようなオーバドライブの領域では、(5-30)式の第3項を追加する必要性を生じた。説明が重複するが再度説明する。結局式(5-15c)では、2次のエンベロープ成分がIMD5に入ってくることが説明できない。このIMD5と、基本波(上側)との距離(周波数差)を考えた場合、奇数次(メモリレスの)IMD3を考慮することにより説明がつくことに注意(逆に言えばIMD3、あるいはIMD7を経由しなければ2次のエンベロープ成分からRFに上がって来た成分をIMD5の中に作り出すことが出来ないということである。更に言うならば、2次のエンベロープ成分がIMD5に落ち込む場合として、IMD7と2次エンベロープの乗算によるスペクトラムのLSBが可能性として考えられるが、後者の場合IMD7の振幅が小さい為、無視して良いと思われる。いずれにしても、これらの誤差の定量的考察は、今後の課題である)(注)図7-7、図7-9では、各スペクトラムの近傍に、各種色分けしたスペクトラムを記述しているが、これらは同一周波数であることを意味している。読者の理解をしやすいとする為である。




図 7-7 式(5-30)の第1項(黒), 第2項(青)により発生するスペクトラム




図 7-8 図 5-46 をスペクトラムの発生原因を理解しやすい様書き直した図




図 7-9 式(5-30)の第3項(緑)により発生するスペクトラム (LSB側)のスペクトラムは、2次を除き一切図示していない)

参考文献

- [1] 岡本栄晴, 野島俊雄, 大山徹, 市川治実, “プレディストーション法による TWT 増幅器の歪補償特性,” 電子通信学会総合全国大会, 1853, pp. 8-106, 1977.
- [2] 吉田彰顕, 斉藤洋一, 山本平一, “非線形ひずみを有する増幅器の 16QAM 信号伝送特性,” 電子情報通信学会論文誌 B, vol. J66-B, pp. 514-520, 1983.
- [3] P. Amadesi, P. G. Mora, F. Pattini, “Including a nonlinear amplifier and a predistorter in a bandlimited 16 QAM system,” IEEE Global Telecommunications Conference, pp. 875-879, 1983.
- [4] 野島俊雄, 岡本栄晴, 大山徹, “マイクロ波 SSB-AM 方式用プリディストーション非線形ひずみ補償回路,” 電子情報通信学会論文誌 B, vol. J67-B, pp. 78-85, 1984.
- [5] 箕輪守彦, 坂根敏朗, 竹中貞夫, 中邨浩, “64 値 QAM 用非線形歪補償回路,” 電子通信学会総合全国大会, 2367, pp. 10-67, 1984.
- [6] 渡辺竜雄, “プレディストーションとフィードフォワード方式を併用した歪改善方式,” 電子通信学会総合全国大会, 2368, pp. 10-68, 1984.
- [7] Walter r. Curtice, M. Ettenberg, “A nonlinear GaAs FET model for use in the design of output circuits for power amplifiers,” IEEE Trans. Microwave Theory and Techniques, vol. 33, no. 12, pp. 1383-1394, Dec. 1985.
- [8] Mahesh Kumar, James C. Whartenby, and Herbert J. Wolkstein, “Predistortion linearizer using GaAs dual-gate MESFET for TWTA and SSPA used in satellite transponders,” IEEE Trans. Microwave Theory and Techniques, vol. 33, no. 12, pp. 1479-1488, Dec. 1985.
- [9] Toshio Nojima, Takehiro Murase, Nobuaki Imai, “The design of a predistortion linearization circuit for high-level modulation radio systems,” IEEE Global Telecommunications Conference, pp. 1466-1471, 1985.
- [10] Nobuaki Imai, Toshio Nojima, Takehiro Murase, “High power amplifier linearization for a multi-carrier digital microwave system,” IEEE Global Telecommunications Conference, pp. 547-553, 1986.
- [11] Tun S. Tan, Ken Kotzebue, David M. Braun, Jim Centanni, and Dave Mcquate, “A low-distortion K-band GaAs power FET,” IEEE Trans. Microwave Theory and Techniques, vol. 36, no. 6, pp. 1023-1032, Jun. 1988.
- [12] Patrick Vandamme, Laurent Bourgeade, “Performance of adaptive data predistortion applied to 22N-QAM radio systems,” IEEE Global Telecommunications Conference, pp. 255-259, 1988.
- [13] 永田善紀, 古谷之綱, “移動通信用アダプティブプレディストーターにおける遅延制御,” 電子情報通信学会春季全国大会, B-811, 1989.
- [14] 箕輪守彦, 大洞喜正, 高野健, “非線形増幅器の歪み補償法の一提案,” 電子情報通信学会春季全国大会, B-824, 1989.
- [15] 永田善紀, “移動通信用アダプティブプレディストーター(回路検討と実験結果),” 電子情報通信学会秋季全国大会, B-541, 1989.

- [16] J. P. Moffatt, J. P. MacEachern, "An adaptive QAM linearizer using data postdistortion," IEEE Global Telecommunications Conference, pp.406-412, 1989.
- [17] Sirikiat Ariyavisitakul, Ting-Ping Liu, "Characterizing the effects of nonlinear amplifiers on linear modulation for digital portable radio communications," IEEE Global Telecommunications Conference, pp.448-453, 1989.
- [18] 末松憲治, 高木直, 浦崎修治, "Ku 帯プリディストーション形等経路リニアライザ," 電子情報通信学会春季全国大会, C-61, 1990.
- [19] James K. Cavers, "Amplifier linearization using a digital predistorter with fast adaptation and low memory requirements," IEEE Trans. Vehicular Technology, vol. 39, no. 4, pp. 374-382, Nov. 1990.
- [20] 野島俊雄, 榑橋祥一, "移動通信用超低歪多周波共通増幅器-自己調整形フィードフォワード増幅器(SAFF-A)," 電子情報通信学会技術研究報告, RCS90-4, pp.21-28, 1990.
- [21] Shoichi Narahashi, Toshio Nojima, "Extremely low-distortion multi-carrier amplifier self-adjusting feed-forward (SAFF) amplifier," IEEE International Communications Conference, pp.1485-1490, 1991.
- [22] Shawn P. Stapleton and Flaviu C. Costescu, "An adaptive predistorter for a power amplifier based on adjacent channel emissions," IEEE Trans. Vehicular Technology, vol. 41, no.1, pp. 49-56, Feb. 1992.
- [23] 磯田陽次, 林亮司, 木村和夫, 高木直, "動通信用デジタルプリディストータの実験およびシミュレーション結果," 電子情報通信学会春季全国大会, B-385, 1992.
- [24] 榑橋祥一, 野島俊雄, 前田誠, 松本明男, "電力合成形 SAFF 増幅器の非線形歪抑圧効果," 電子情報通信学会春季全国大会, B-387, 1992.
- [25] 李令義, 高島貢, "フィードフォワード増幅器の帯域の改善," 電子情報通信学会秋季全国大会, C-74, 1992.
- [26] 大竹正仁, 永田秀夫, 森岡米嗣, 村上勝, 佐々木恭介, "800MHz 帯 10W 超低歪フィードフォワード増幅器," 電子情報通信学会秋季全国大会, C-40, 1992.
- [27] 吉川嘉茂, 池田光, 辻本ゆかり, 石崎俊雄, " $\pi/4$ シフト QPSK 信号の非線形増幅によるスペクトラムの非対象な広がり解析," 電子情報通信学会秋季全国大会, C-43, 1992.
- [28] Shawn P. Stapleton, Gurmail S. Kandola, and James K. Cavers, "Simulation and analysis of an adaptive predistorter utilizing a complex spectral convolution," IEEE Trans. Vehicular Technology, vol. 41, no. 4, pp. 387-394, Nov. 1992.
- [29] T. H. Miers, V. A. Hirsch, "A thorough investigation of dynamic bias on linear GaAs FET power amplifier performance," IEEE Microwave Symposium Digest, pp. 537-540, 1992.
- [30] Rodrigo Cordeiro Tupynamba, and Edmar Camargo "MESFET nonlinearities applied to predistortion linearizer design," IEEE Microwave Symposium Digest, IF2 L2, pp. 955-958, 1992.
- [31] Andrew S. Wright and Willem G. Durtler, "Experimental performance of an adaptive digital linearized power amplifier," IEEE Microwave Symposium Digest, Z4, pp. 1105-1108, 1992.

- [32] 磯田陽次, 林亮司, 木村和夫, 高木直, “移動体通信用アドレス分離形デジタルプリディストータ,” 電子情報通信学会技術研究報告 マイクロ波 MW92-29, 電子情報通信学会技術研究報告 無線通信システム RCS92-7, pp. 45-48, 1992.
- [33] 濱田国広, “1.5GHz 帯プレディストーション歪補償方式の実験検討,” 電子情報通信学会春季全国大会, B-379, 1993.
- [34] 久保徳郎, 箕輪守彦, 大石泰之, 福田英輔, “ソフト・ランディング方式によるカルテジアン形非線形歪補償回路の検討,” 電子情報通信学会春季全国大会, SC-1-6, 1993.
- [35] 濱田国広, 坂本光男, “プレディストーション歪み補償方式の一検討,” 電子情報通信学会秋季全国大会, B-322, 1993.
- [36] Michael Faulkner, and Mats Johansson, “Adaptive linearization using predistortion experimental results,” IEEE Trans. Vehicular Technology, vol. 43, no. 2, pp. 323-332, May, 1994.
- [37] Ashok K. Talwar, “Reduction of noise and distortion in amplifiers using adaptive cancellation,” IEEE Trans. Microwave Theory and Techniques, vol. 42, no. 6, pp. 1086-1087, Jun. 1994.
- [38] J-S. Cardinal, F. M. Ghannouchi, “A new adaptive double envelope feed back (ADEF) linearizer for mobile radio power amplifiers,” IEEE Microwave Symposium Digest, WE1A-5, pp. 573-576, 1994.
- [39] Lars Sundstrom, Michael Faulkner, and Mats Johansson, “Effects of reconstruction filters in digital predistortion linearizers for RF power amplifiers,” IEEE Trans. Vehicular Technology, vol. 44, no. 1, pp. 131-139, Feb. 1995.
- [40] 大崎邦倫, 赤岩芳彦, “移動通信用線形電力増幅器の歪み補償,” 電子情報通信学会技術研究報告, MW94-154, pp. 7-12, 1994.
- [41] 大崎邦備, 赤岩芳彦, “移動通信用線形電力増幅器の歪み補償,” 電子情報通信学会春季全国大会, B-439, p. 439, 1995.
- [42] 松岡剛史, 竹本誠, 高構憲一, 美細津公英, “送信系非線形歪補償の実験検討,” 電子情報通信学会春季全国大会, B-442, 1995.
- [43] 永塚守, 都竹愛一郎, 他, “OFDM 信号に対する瞬時電力制限の影響,” 電子情報通信学会論文誌 B, vol. J78-B-II, pp. 471-474, Jun. 1995.
- [44] Masatoshi Nakayama, Kazutomi Mori, Kazuhisa Yamaguchi, Yasushi Itoh, and Tada shi Takagi, “A novel amplitude and phase linearizing technique for microwave power amplifiers,” IEEE Microwave Symposium Digest, TH3F-H2, pp. 1451-1454, 1995.
- [45] Y. Levy, G. Karam, H. Sari, “Adaptation of a digital predistortion technique based on intersymbol interpolation,” IEEE Global Telecommunications Conference, pp. 145-150, 1995.
- [46] Aldo N. D’ Andrea, Vincenzo Lottici, Ruggero Reggiannini, “Parallel amplitude and phase predistortion for RF power amplifier linearization,” IEEE Global Telecommunications Conference, pp. 198-202, 1995.
- [47] K. J. Parsons, R. J. Wilkinson, P. B. Kenington, “A highly-efficient linear a

- mplifier for satellite and cellular applications,” IEEE Global Telecommunications Conference, pp.203-207, 1995.
- [48] Peter B. Kenington and David W. Bennett, “Linear distortion correction using a feedforward system,” IEEE Trans. Vehicular Technology, vol.45, no.1, pp.74-81, Feb.1996.
- [49] 熊谷謙, 檜橋祥一, 野島俊雄, “低歪マルチキャリア増幅器の一構成法,” 電子情報通信学会春季全国大会, B-429, 1996.
- [50] 堀川浩二, 小川博世, “Even-order pre-distortionによる高出力増幅器歪低減の提案,” 電子情報通信学会秋季全国大会, B-230, 1996.
- [51] Lars Sundstorm, Michael Faulkner, and Mats Johansson, “Quantization analysis and design of a digital predistortion linearizer for RF power amplifiers,” IEEE Trans. Vehicular Technology, vol.45, no.4, pp.707-719, Nov.1996.
- [52] G. Zhao, F. M. Ghannouchi, F. Beaugregard and A. B. Koukai, “Digital implementations of adaptive feedforward amplifier linearization techniques,” IEEE Microwave Symposium Digest, WE2A-3, pp.543-546, 1996.
- [53] Ernesto G. Jeckeln, Fadhel M. Ghannouchi and Mohamad Sawan, “Adaptive digital predistorter for power amplifiers with real time modeling of memoryless complex gains,” IEEE Microwave Symposium Digest, WE3F-7, pp.835-838, 1996.
- [54] K. Konstantinou and D. K. Paul, “Analysis and design of broadband, high efficiency feedforward amplifiers,” IEEE Microwave Symposium Digest, WE3F-15, pp.867-870, 1996.
- [55] G. Yang, G. Vos, H. Cho, “I/Q modulator image rejection through modulation pre-distortion,” IEEE Vehicular Technology Conference, pp.1317-1320, 1996.
- [56] James K. Cavers, “The effect of quadrature modulator and demodulator errors on adaptive digital predistorters,” IEEE Vehicular Technology Conference, pp.1205-1209, 1996.
- [57] James K. Cavers, “The effect of quadrature modulator and demodulator errors on adaptive digital predistorters for amplifier linearization,” IEEE Trans. Vehicular Technology, vol.46, no.2, pp.456-466, May,1997.
- [58] Takashi Matsuoka, Masayuki Orihashi, Morikazu Sagawa, Hikaru Ikeda, Kouei Misai, “Compensation of nonlinear distortion during transmission based on the adaptive predistortion method,” IEICE Trans. Electron, vol.E80-C, no.6, pp.782-787, Jun.1997.
- [59] Kazutomi Mori, Kazuhisa Yamauchi, Masatoshi Nakayama, Yasushi Itoh, Tadashi Takagi, Hidetoshi Kurebayashi, “Improvement of adjacent channel leakage power and intermodulation distortion by using a GaAs FET linearizer with a large source inductance,” IEICE Trans. Electron, vol.E80-C, no.6, pp.775-781, June, 1997.
- [60] 森山幸弘, 大崎仁也, 高田興志, 梶島優, 下瀬正史, 大石泰之, 小椋宏, “適応プリディストータ方式歪補償装置内蔵の電力増幅器の試作,” 電子情報通信学会秋季全国大会, B-5

-157, 1997.

- [61] Qiming Ren, Ingo Wolf, "Improvement of digital mapping predistorters for linearising transmitters," IEEE Microwave Symposium Digest, pp.1691-1694, 1997.
- [62] Key-ik Jeon, Young-se Kwon, Song-cheol Hong, "Input harmonics control using non-linear capacitor in GaAs FET power amplifier," IEEE Trans. Microwave Symposium, WE3F-17, pp.817-820, 1997.
- [63] Kazuhisa Yamauchi, Kazutomi Mori, Masatoshi Nakayama, Yasuo Mitsui, and Tadahiko Takagi, "A microwave miniaturized linearizer using a parallel diode," IEEE Microwave Symposium Digest, pp.1199-1202, 1997.
- [64] Y. K. G. Hau, V. Postoyalko, J. R. Richardson, "Sensitivity of distortion cancellation feedforward amplifiers to loop imbalances," IEEE Microwave Symposium Digest, TH3F-53, pp.1695-1698, 1997.
- [65] James K. Cavers, "Optimum indexing in predistorting amplifier linearizers," IEEE Vehicular Technology Conference, pp.676-680, 1997.
- [66] Jesus de Mingo, Antonio Valdovinos, "Amplifier linearization using a new digital predistorter for digital mobile radio systems," IEEE Vehicular Technology Conference, pp.671-675, 1997.
- [67] In-Seung Park, Edward J. Powers, Guanghan Xu, "Parallel adaptive predistortion for RF power amplifier linearization," IEEE Global Telecommunications Conference, pp.82-86, 1997.
- [68] 岩崎博, 大石泰之, 小椋宏, 高田興志, "適応型プリディストータ歪補償送信機の実用化研究," 電子情報通信学会秋季全国大会, B-5-41, 1998.
- [69] 馬庭透, 長谷川剛, 戸澤義春, "W-CDMA 移動機用ベースバンド プリディストーション方式の検討," 電子情報通信学会秋季全国大会, B-5-150, 1998.
- [70] 長谷川剛, 馬庭透, 戸澤義春, "W-CDMA 移動機用プリディストーション方式の精度解析," 電子情報通信学会秋季全国大会, B-5-151, 1998.
- [71] Wei Huang, and Ricardo E. Saad, "Novel third-order distortion generator with residual IM2 suppression capabilities," IEEE Trans. Microwave Theory and Techniques, vol.46, no.12, pp.2372-2382, Dec.1998.
- [72] Ernesto G. Jeckeln, Fadhel M. Ghannouchi and Mohamad A. Sawan, "An L band adaptive digital predistorter for power amplifiers using direct I-Q modem," IEEE Microwave Symposium Digest, WE3C-6, pp.719-722, 1998.
- [73] Youngsik Kim, Youngoo Yang, Sanghoon Kang and Bumman Kim, "Linearization of 1.85 GHz amplifier using feedback predistortion loop," IEEE Microwave Symposium Digest, THIF-21, pp.1675-1678, 1998.
- [74] Claudio G. Rey, Eugene Clark, "Linearization performance for a polar work function predistorter," IEEE Radio and Wireless Conference (RAWCON), pp.325-328, 1998.
- [75] 三浦律, 山口学, 佐々木富士雄, "プリディストーション歪補償回路の補償特性劣化に関する一検討," 電子情報通信学会春季全国大会, B-5-35, 1999.

- [76] 高林真一郎, 折橋雅之, 松岡剛史, 森井利幸, “プリディストーション方式を用いた送信系非線形歪補償の実験的検討,” 電子情報通信学会春季全国大会, B-5-36, 1999.
- [77] Hitoshi Hayashi, Masahiro Muraguchi, “A novel distortion compensation technique using an active inductor,” IEICE Trans. Electron, vol.E82-C, no. 5, p p.687-691, May, 1999.
- [78] Toshio Nojima, “Nonlinear compensation technologies for microwave power amplifiers in radio communication systems,” IEICE Trans. Electron, vol.E82-C, no.5, pp.679-689, May, 1999..
- [79] Claudio G. Rey, “Adaptive polar work-function predistortion,” IEEE Trans. Microwave Theory and Techniques, vol.47, no.6, pp.722-726, Jun.1999.
- [80] James K. Cavers, “Optimum table spacing in predistorting amplifier linearizers,” IEEE Trans. Vehicular Technology, vol.48, no.5, pp.1699-1705, Sep. 1999.
- [81] J. J. Murillo-Fuentes, F. J. Gonzalez-Serrano, “GCMAC based predistortion architectures for personal mobile systems,” IEEE International Communications Conference (ICC), pp.963-967, 1999.
- [82] Keun-Sik Jin, Yoan Shin , Sungbin Im, “Compensation of nonlinear distortion with memory in multi-code CDMA systems,” IEEE International Communications Conference (ICC), pp.565-569, 1999.
- [83] Yan Wah Michael Chia, Yu Zou, Chi Chung Ko, “Novel adaptive linearization for digitally modulated multi-carriers power amplifier using pre-distorter cum cross-correlator(PDCC),” IEEE Microwave Symposium Digest, THF4-1, pp.1839-1846, 1999.
- [84] Paolo Banelli, “Error sensitivity in adaptive predistortion systems,” IEEE Global Telecommunications Conference, pp.883-888, 1999.
- [85] Junsong Li, Kathleen J. Muhonen, M. Kavehrad, “Digital predistortion linearizer for multicarrier spread spectrum,” IEEE Radio and Wireless Conference, pp.227-230, 1999.
- [86] Takana Kaho, Hiroshi Okazaki, Koji Horikawa, Katsuhiko Araki, Takashi Ohira, “Improvement technique in the C/I of a high-power-amplifier array using in termodulation distortion controllers,” IEEE Radio and Wireless Conference, pp.183-186, 1999.
- [87] 瀬戸義隆, 水田信治, 大崎邦倫, 赤岩芳彦, “適応プレディストータ型歪み補償電力増幅器(Ⅱ),” 電子情報通信学会春季全国大会, B-5-211, 2000.
- [88] 水田信治, 瀬戸義隆, 大崎邦倫, 赤岩芳彦, “適応プレディストータ型歪み補償電力増幅器(Ⅱ),” 電子情報通信学会春季全国大会, B-5-212, 2000.
- [89] 三浦律, 山口学, 櫻貴志, 佐々木富士雄, “プリディストーション歪補償特性の劣化検討,” 電子情報通信学会秋季全国大会, B-5-117, 2000.
- [90] Jaehyok Yi, Youngoo Yang, Myungkyu Park, Wonwoo Kang, and Bumman Kim, “Analog predistortion linearizer for high-power RF amplifiers,” IEEE Trans. Mi

- rowave Theory and Techniques, vol.48, no.12, pp.2709-2713, Dec.2000.
- [91] Can Bingol, Heiko Hein, Eberhard Gamm, Frank Oehler, "Monolithic upconversion and reference IC for power amplifier linearization using GaAs HBTs," IEEE Microwave Symposium Digest, TUIF-5, pp.413-416, 2000.
- [92] A. B. Koukai, N. Outaleb, "Performance improvement of feedforward power amplifiers by using a novel injection combining technique," IEEE Microwave Symposium Digest, TUIF-22, pp.481-492, 2000.
- [93] Xiaowei Zhu, Jianyi Zhou, Wei Hong, Hongxin Zhao, "A simple method to cut down configuration of feedforward power amplifier," IEEE Microwave Symposium Digest, WE2C-6, pp.791-794, 2000.
- [94] Youngoo Yang, Youngsik Kim, Jaehyok Yi, Joongjin Nam, Bumman Kim, Wonwoo Kang, and Shinwook Kim, "Digital controlled adaptive feedforward amplifier for IMT-2000 band," IEEE Microwave Symposium Digest, TH2D-1, pp.1487-1490, 2000.
- [95] C. L. Larose and F. M. Ghannouchi, "Optimization of feedforward amplifier power efficiency on the basis of input power statistics," IEEE Microwave Symposium Digest, TH2D-2, pp.1491-1494, 2000.
- [96] M. Changcheawchamnan, M. J. Blewett, K. S. Ang and I. D. Robertson, "A 900 MHz 16-QAM direct carrier modulation transmitter using feedforward linearization," IEEE Microwave Symposium Digest, TH2D-3, pp.1495-1498, 2000.
- [97] Shinichirou Takabayashi, Masayuki Orihashi, Takashi Matsuoka, Morikazu Sawa, "Adaptive predistortion linearizer with digital quadrature modem," IEEE Vehicular Technology Conference, pp.2237-2241, 2000.
- [98] Yoshitaka Seto, Shinji Mizuta, Kuninori Oosaki, Yoshihiko Akaiwa, "An adaptive predistortion method for linear power amplifiers," IEEE Vehicular Technology Conference, pp.1889-1893, 2000.
- [99] R. Meyer, R. Eschenbach, and W. Edgerley, Jr., "A wide-band feed-forward amplifier," IEEE J. Solid-State Circuit, Vol.SC-9, no.6, pp.442-428, Dec.1974.
- [100] T. Nojima and S. Sawahashi, "Extremely low distortion multi-carrier amplifier for mobile radio -SAFF-A," IEICE technical report, RCS90-4, May, 1990.
- [101] PB. Kenington, "Linear distortion correction using a feed forward system," IEEE Trans. Vehicular Technology, vol.45, no.1, pp.74-81, Feb.1996.
- [102] C. L. Larose and F. M. Ghannouchi, "Optimization of feedforward amplifier power efficiency on the basis of drive statistics," IEEE Trans. Microw.Theory Tech., vol.51, no.1, pp.41-54, Jan. 2003.
- [103] M. Minowa, M. Onoda, E. Fukuda, and Y.Daido, "Back off improvement for an 800MHz GaAs FET amplifier for QPSK transmitter using an adaptive nonlinear

- ar distortion canceller,” IEEE Vehicular Technology Conf., pp.542-546, May. 1990.
- [104] J. K. Cavers, “Amplifier linearization using digital predistorter with fast adaptation and low memory requirements,” IEEE Trans. Veh. Technol., vol. 39, no.4, pp.374-382, Nov.1990.
- [105] L. Sundstrom, M. Faulkner, and M. Johansson, “Quantization analysis and design of a digital predistortion linearizer for RF power amplifiers,” IEEE Trans. Veh. Technol., vol.45, no.4, pp.707-719, Nov.1996.
- [106] 森山幸弘, 大橋仁也, 高田興志, 椛島優, 下瀬正史, 大石泰之, 小椋宏, “適応プリディストータ方式歪補償装置内臓の電力増幅器の試作” 電子情報通信学会通信ソサイエティ大会, B-5-157, p.410, Sep.1997.
- [107] J. K Cavers, “The effect of quadrature modulator and demodulator error on adaptive digital predistorters for amplifier linearization,” IEEE Trans. Veh. Technol., vol.46, no.2, pp.436-466, May, 1997.
- [108] T. Kubo, N. Fudaba, H. Ishikawa, H. Hamada, K. Nagatani, H. Hayashi, T. Maniwa, and Y. Oishi, “A highly efficient adaptive digital predistortion amplifier for IMT-2000 base station,” Proc. IEEE Vehicular Technology Conf., pp.343-346, Apr.2003.
- [109] T. Takano, T. Minowa, Y. Oishi, and K. Araki, “Influence of the frequency characteristics of an RF circuit in a digital predistortion type linearizer system on the distortion compensation effect,” The 6th International Symposium on Wireless Personal Microwave Multimedia Communications(WPMC '03), Yokosuka, WM1-4(125), pp.13-18, Oct.2003.
- [110] The third generation partnership project, “Base station conformance testing (FDD),” 3GPP TS 25.141, V3.100.0, Jun.2000.
- [111] Y. Oishi, N. Tozawa, and H. Suzuki, “Highly efficient power amplifier for IMT-2000 BTS equipment,” Fujitsu Scientific&Technical Journal, vol.38, no.2, pp.201-208, Dec.2002.
- [112] The third generation partnership project, 3GPP TS 25.141, v3.10.0, release 1999, Jun.2000.
- [113] Wolfgang Bösch and Giuliano Gatti, “Measurement and simulation of memory effects in predistortion linearizers,” IEEE Trans. Microwave Theory and Techniques, vol37, no.12, pp.1885-1890, Dec.1989.
- [114] Wolfgang Bösch and Giuliano Gatti, “Measurement of memory effects in predistortion linearizers,” IEEE Microwave Symposium Digest, pp.885-888, 1989.
- [115] J. S. Kenney and P. Fedorenko, “Identification of RF power amplifier memory effect origins using third-order intermodulation distortion amplitude and phase asymmetry,” IEEE Microwave Symposium Digest, pp.1121-1124, 2006.
- [116] I. Daumiller, D. Theron, C. Gaquiere, A. Vescan, R. Dietrich, A. Wieszt, H. Leier, R. Vetury, U. K. Mishra, I. P. Smorchkova, S. Keller, N. X. Nguyen,

- C. Nguyen, and E. Kohn, "Current instabilities in GaN-Based devices," *IEEE Electron. Device Letters*, vol.22, no.2, pp.62-64, Feb.2001.
- [117] Allen Katz and Roger Dorval, "Evaluation and correction of time dependent amplifier non-linearity," *IEEE Microwave Symposium Digest*, pp.839-842, 1996.
- [118] 松野典朗, 矢野仁之, 鈴木康之, 本城和彦, "Power MOSFETs の相互変調歪み特性における電源回路の影響," *電子情報通信学会技術研究報告*, MW97-87(1997-09), pp.45, 1997.
- [119] 中山正敏, 堀口健一, 高木直, "マイクロ波 FET 増幅器における相互変調歪みのバイアス回路依存性モデルの検討" *電子情報通信学会技術研究報告*, MW97-86(1997-09), pp.39, 1997.
- [120] 筒井宏彰, 竹中功, 高橋英匡, 麻埜和則, 葛原正明, "衛星搭載用 L 帯高効率電力増幅器の低歪み化検討," *電子情報通信学会技術研究報告*, MW97-140, pp.31, 1997.
- [121] Stephane David, William Batty, Andrew J. Panks, Robert G. Johnson and Christopher M. Snowden, "Thermal transients in microwave active devices and their influence on intermodulation distortion," *IEEE Microwave Symposium Digest*, pp.431-434, 2001.
- [122] Isao Takenaka, Hidemasa Takahashi, Kazunori Asano, Kohji Ishikura, Junko Morikawa, Hiroaki Tsutsui, Masaaki Kuzuhara, "Improved IMD characteristics in L/S-band GaAs FET power amplifiers by lowering drain bias circuit impedance," *IEICE Trans. Electron.*, vol.E82-C, no.5, pp.730-736, 1999.
- [123] 垂井幸宣, 小倉恵, 清野清春, 伊藤康之, 紅林秀都司, "RC 並列回路装荷による電力増幅器の出力及び相互変調ひずみ特性の改善," *電子情報通信学会論文誌 C-1*, vol. J28, no.4, pp.205-211, Apr.1999.
- [124] Joel Vuolevi, Timo Rahkonen, Jani Manninen, "Measurement technique for increasing the linearity by optimising the source impedance of RF power amplifiers," *IEEE Radio and Wireless Conference (RAWCON)*, pp.227-230, 2000.
- [125] Nuno Borges Calvalho, Jose Carlos Pedro, "Two-tone IMD asymmetry in microwave power amplifiers," *IEEE Microwave Symposium Digest*, pp.445-448, 2000.
- [126] N. Benvenuto, F. Pazza and A. Uncini, "A neural network approach to data pre-distortion with memory in digital radio systems," *IEEE International Communications Conference (ICC)*, pp.232-236, 1993.
- [127] Joel H. K. Vuolevi, Timo Rahkonen, Jani P. A. Manninen, "Measurement technique for characterizing memory effects in RF power amplifiers," *IEEE Trans. Microwave Theory and Techniques*, vol.49, no.8, pp.1383-1389, Aug.2001.
- [128] Joel Vuolevi, Timo Rahkonen, Jani Manninen, "Cancelling the memory effects in RF power amplifiers," *IEEE International Symposium on Circuits and Systems (ISCAS)*, I57-60, May.2001.
- [129] N. Benvenuto, F. Piazza, A. Uncini and M. Visintin, "Generalised backpropagation algorithm for training a data predistorter with memory in radio systems," *IEEE International Symposium on Circuits and Systems (ISCAS)*, I57-60, May.2001.

- ems,” IET Electronics Letters 26th, vol.32, no.20, pp.1925-1926. Sep.1996.
- [130] Francisco-Javier González-Serrano, Juan José Murillo-Fuentes, and Antonio Artés-Rodríguez, “GCMAC-based predistortion for modulations,” IEEE Transactions on Communications, vol.49, no.9, pp.1679-1689, Sep.2001.
- [131] F. Langret, H. Abdulkader, D. Roviras, A. Mallet and F. Castanié, “Adaptive predistortion for solidstate power amplifier using multilayer perceptron,” IEEE Global Telecommunications Conference (GLOBECOM), pp.325-329, 2001.
- [132] Nuno Borges de Carvalho, Jose Carlos Pedro, “A comprehensive explanation of distortion sideband asymmetries,” IEEE Trans. Microwave Theory and Techniques, vol.50, no.9, pp.2090-2101, Sep.2002.
- [133] P. M. Asbeck, H. Kobayashi, M. Iwamoto, G. Hanington, S. Nam and L. E. Larson, “Augmented behavioral characterization for modeling the nonlinear response of power amplifiers,” IEEE Trans. Microwave Symposium Digest, pp.135-138, 2002.
- [134] Hyunchul Ku, Michael D. McKinley, J. Stevenson Kenney, “Quantifying memory effects in RF power amplifiers,” IEEE Trans. Microwave Theory and Techniques, vol.50, no.12, pp.2843-2849, Dec.2002.
- [135] David J. Williams, Jonathan Leckey, and Paul J. Tasker, “A study of the effect of envelope impedance on intermodulation asymmetry using a two-tone time domain measurement system,” IEEE Microwave Symposium Digest, pp.1841-1844, 2002.
- [136] 川口寛子, 赤岩芳彦, “偶数次ひずみの影響を受ける増幅器に対する適応プレディストータ型ひずみ補償,” 電子情報通信学会技術研究報告, MW2002-208(2003-03), 2002.
- [137] Shin’ichi Koike, “A set of orthogonal polynomials for use in approximation of nonlinearities in digital QAM systems,” IEICE Trans. Fundamentals, vol. E86-A, no.3, Mar.2003.
- [138] Hyunchul Ku, J. Stevenson Kenney, “Behavioral modeling of RF power amplifiers considering IMD and spectral regrowth asymmetry,” IEEE Microwave Symposium Digest, pp.799-802, 2003.
- [139] Shigeo Kusunoki, Katsuya Yamamoto, and Tadanaga Hatsugai, “Analysis and improvement of asymmetrical spectrum-regrowth of predistortion power amplifiers,” 電子情報通信学会論文誌 C, Volume J86-C, no.3, pp.270-282, 2003.
- [140] Naoki Hongo, Tetsuhiko Miyatani, Yoshihiko Akaiwa, “A predistorter for a power amplifier affected by the even-order distortion,” IEEE Vehicular Technology Conference, vol.1, pp.266-270, Oct.2003.
- [141] Lei Ding, G. Tong Zhou, “Effects of even-order nonlinear terms on power amplifier modeling and predistortion linearization,” IEEE Trans. Vehicular Technology, vol.53, no.1, pp.156-162, Jan.2004.
- [142] 川口, 赤岩, “偶数次ひずみの影響を受ける増幅器に対する適応プレディストータ型

- 歪補償,” 電子情報通信学会論文誌 C, vol. J87-C no.1, pp.49-53, Jun.2004.
- [143] Takeshi Akasaki, Motonori Iwata, and Yoshihiko Akaiwa, “A mathematical expression of nonlinear distortion in RF power amplifier,” In Proceedings of the IEEE Vehicular Technology Conference, pp.4217-4220, Sep.2004.
- [144] Changsoo Eun and Edward J.Powers, “Utilization of neural network signal processing in the design of a predistorter for a nonlinear telecommunication channel,” IEEE World Congress on Computational Intelligence, Neural Networks, vol.6, pp.3583-3586, 1994.
- [145] R. Sperlich, J. A. Sills and J. S. Kenney, “Power amplifier linearization with memory effects using digital pre-distortion and genetic algorithms,” IEEE Radio and Wireless Conference (RAWCON), pp.355-358, 2004.
- [146] K. C. Lee and P. Gardner, “A combined neural network and fuzzy systems based adaptive digital predistortion for RF power amplifier linearization,” IEEE 47th International Midwest Symposium on Circuits and Systems, pp.61-64, 2004.
- [147] Moritz, R., Leung, H., Xinping Huang, “Nonlinear compensation for high power amplifiers using genetic programming,” IEEE International Symposium on Circuits and Systems (ISCAS) 27-30, pp.2323-2326, May.2007.
- [148] Yamanouchi, Aoki, Kunihiro, Miyazaki, Hida, “Analysis and design of a dynamic predistorter for WCDMA handset power amplifier,” IEEE Trans. Microwave Theory and Techniques, vol.55, no.3, pp.493-503, Mar.2007.
- [149] 今井寛和, 荒木純道, “通信用パワーアンプの広帯域非線形モデリングとその応用,” 電子情報通信学会論文誌 C, vol. J90-C no.12, pp.882-893, Dec.2007.
- [150] Patrick Roblin, Suk Keun Myoung, Dominique Chaillot, Young Gi Kim, Ayub Fatimulla, Jeff Strahler, and Steven Bibyk, “Frequency-selective predistortion linearization of RF power amplifiers,” IEEE Trans. on Microwave Theory And Techniques, vol.56, no.1, pp.65-76, Jan.2008.
- [151] D. R. Morgan, Z. Ma, J. Kim, M. G. Zierdt, and J. Pastalan, “A generalized memory polynomial model for digital predistortion of RF power amplifiers,” IEEE Trans. Signal Processing, vol.54, no.10, pp.3852-3860, Oct.2006.
- [152] Farouk Mkadem and Slim Boumaiza, “Extended hammerstein behavioral model using artificial neural networks,” IEEE Trans. on Microwave Theory and Techniques, vol.57, no.4, pp.745-751, Apr.2009.
- [153] P. Draxlar, I. Langmore, T. P. Hung, and P. M. Asbeck, “Time domain characterization of power amplifiers with memory effects,” IEEE Microwave Symposium Digest, pp.803-806, 2003.
- [154] G. Meneghesso, Giovanni Verzellesi, Roberto Pierobon, Fabiana Rampazzo, Alessandro Chini, Umesh K. Mishra, C. Canali, E. Zanoni, “Surface-related drain current dispersion effects in AlGaIn-GaN HEMTs,” IEEE Trans. on Electron Devices, vol.51, no.10, pp.1554-1561, Oct.2004.

- [155] K. Yuk, D. McQuate, "An improved empirical large-signal model for high-power GaN HEMTs including self-heating and charge-trapping effects," IEEE Microwave Symposium Digest, pp. 753-756, Jun. 2009.
- [156] S. Chalermwisutkul, "Phenomena of electrical memory effects on the device level and their relations," IEEE Proceedings of ECTI-CON 2008, pp. 229-232, May. 2008.
- [157] Achankeng Leke and J. Stevenson Kenney, "Behavioral modeling of narrowband microwave power amplifiers with applications in simulating spectral regrowth," IEEE Microwave Symposium Digest, pp. 1385-1388, 1996.
- [158] Changsoo Eun and Edward J Powers, "A new volterra predistorter based on the indirect learning architecture," IEEE Trans. on Signal Processing, vol. 45, no. 1, pp. 223-227, Jan. 1997.
- [159] J. Kim, and K. Konstantinou, "Digital predistortion of wideband signals based on power amplifier model with memory," IET Electronics Letters 8th, vol. 1.37, no. 23, pp. 1417-1418, Nov. 2001.
- [160] Lei Ding, G. Tong Zhou, "Memory polynomial predistorter based on the indirect learning architecture," IEEE Global Telecommunications Conference (GLOBECOM), pp. 967-971, 2002.
- [161] Hyunchul Ku, Michael D. McKinley, J. Stevenson Kenney, "Quantifying memory effects in RF power amplifiers," IEEE Trans. Microwave Theory and Techniques, vol. 50, no. 12, pp. 2843-2849, Dec. 2002.
- [162] 楠繁雄, 山本勝也, 初谷匡長, "Predistortion を用いた電力増幅器における非対称 Spectrum-Regrowth の解析とその改善に関する研究," 電子情報通信学会論文誌 C, J86-C, no. 3, pp. 270-282, Mar. 2003.
- [163] T. Maniwa, Y. Oishi, and K. Araki, "Influence of frequency characteristics of RF circuits in digital predistortion type linearizer system on adjacent channel leakage ratio for W-CDMA power amplifier," IEICE Trans. Fundamentals, vol. E87-A, no. 2, pp. 324-329, Feb. 2004.
- [164] T. Takano, T. Minowa, Y. Oishi, and K. Araki, "Influence of the frequency characteristics of an RF circuit in a digital predistortion type linearizer system on the distortion compensation effect," Wireless Personal Multimedia Communications (WPMC) '03, pp. 13-18, 2003.
- [165] 野島敏雄, 檜橋祥一, "移動通信用超低歪多周波共通増幅器-自己調整形フィードフォワード増幅器 (SAFF-A) -, " 電子情報通信学会技術研究報告, RCS90-4, pp. 21-28, 1990.
- [166] H. Ku, M. D. McKinley, and J. S. Kenney, "Quantifying memory effects in RF power amplifiers," IEEE Trans. Microwave Theory Tech., vol. 50, pp. 2843-2849, 2002.
- [167] L. Ding, G. T. Zhou, D. R. Morgan, Z. Ma, J. S. Kenney, J. Kim, and C. R. Giardina, "A robust digital baseband predistorter constructed using memory polynomials," IEEE Trans. Commun., vol. 52, pp. 159-165, 2004.
- [168] K. Joshin, T. Kikkawa, H. Hayashi, T. Maniwa, S. Yokokawa, M. Yokoyama, N. Adachi, a

- nd M. Takikawa, "A 174W high-efficiency GaN HEMT power amplifier for W-CDMA base-station applications," IEEE Electron Device Mtg. (IEDM) '03, pp.12.6.1-12.6.3, 2003.
- [169] T. Kikkawa, T. Maniwa, H. Hayashi, M. Kanamura, S. Yokokawa, M. Nishi, N. Adachi, M. Yokoyama, Y. Tateno, and K. Joshin, "An over 200-W out power GaN HEMT push-pull amplifier with high reliability," IEEE Microwave Symp. Dig., pp.1347-1350, 2004.
- [170] Third-generation partnership project, Base station conformance testing (FDD), 3GPP TS 253141, V3.10.0, rel.1999, 2000.
- [171] K. Inoue, K. Ebihara, H. Haematsu, T. Igarashi, H. Takahashi, and J. Fukaya, "A 240-W push-pull GaAs power FET for W-CDMA base stations," IEEE Microwave Symposium Dig., pp.1719-1722, 2002.
- [172] S. Kusunoki, K. Yamamoto, T. Hatsugai, H. Nagaoka, K. Tagami, N. Tominaga, K. Osawa, K. Tanabe, S. Sakurai, and T. Iida, "Power-amplifier module with digital adaptive predistortion for cellular phones," IEEE Trans. Microwave Theory Tech., vol.50, no.12, pp.2979-2986, Dec.2002.
- [173] S. Boumaiza, and F. M. Ghannouchi, "Realistic power-amplifiers characterization with application to baseband digital predistortion for 3G base stations," IEEE Trans. Microwave Theory Tech., vol.50, no.12, pp.3016-3021, Dec.2002.
- [174] 川口寛子, 赤岩芳彦, "偶数次ひずみの影響を受ける増幅器に対する適応プレディストロータ型ひずみ補償," 電子情報通信学会技術研究報告, RCS2002-317, pp.63-66, March.2002.
- [175] 楠繁雄, 山本勝也, 初谷匡長, "Predistortionを用いた電力増幅器における非対称 Spectrum-Regrowthの解析とその改善に関する研究," 電子情報通信学会論文誌 C, vol.J86-C, no.3, pp.270-282, Mar.2003.
- [176] J. Vuolevi, and T. Rahkonen, "Distortion in RF power amplifiers," Artech House publishers, Boston-London, 2003
- [177] J. Vuolevi, J. Manninen, and T. Rahkonen, "Memory effect compensation in RF power amplifiers by using envelope injection technique," IEEE Radio and Wireless Conference, pp.257-260, 2001.
- [178] J. Vuolevi, J. Manninen, and T. Rahkonen, "Measurement technique for characterizing memory effects in RF power amplifiers," IEEE Trans. Microwave Theory Tech., vol. 49, no.8, pp.1383-1389, Aug.2001.
- [179] N. B. Carvalho, and J. C. Pedro, "A Comprehensive explanation of distortion sideband asymmetry," IEEE Trans. Microwave Theory Tech, vol.50, no.9, pp.2090-2101, Sep.2002.
- [180] J. Kim and K. Konstantinou, "Digital predistortions of wideband signals based on power amplifier model with memory," IEEE Electron. Letter, vol.37, pp.1417-1418, Nov.2001.
- [181] L. Ding, G. T. Zhou, D. R. Morgan, Z. Ma, J. S. Kenney, J. Kim, and C. R. Giardina, "A robust digital baseband predistorter constructed using memory

- polynomials,” *IEEE Trans. Commun.*, vol.52, no.1, pp.159-165, Jan.2004.
- [182] S. A. Maas, “Nonlinear microwave and RF circuits,” *IEEE Press*, 1997.
- [183] Anding Zhu, and T. J. Brazil, “Behavioral modeling of RF power amplifiers based on pruned volterra series,” *IEEE Microwave and Wireless components Letters*, vol.14, No.12, pp.563-565, Dec.2004.
- [184] N. Safari, T. Roeste, P. Fedorenko, and J. S. Kenney, “An approximation of volterra series using delay envelopes, applied to digital predistortion of RF power amplifiers with memory effects,” *IEEE Microwaves and Wireless components Letters*, vol.18, no.2, pp.115-117, Feb.2008.
- [185] D. R. Morgan, Z. Ma, J. Kim, M. G. Zierdt, and J. Pastalan, “A generalized memory polynomial model for digital predistortion of RF power amplifiers,” *IEEE Trans. Signal Processing*, vol.54, no.10, pp.3852-3860, Oct.2006.
- [186] J. S. Kenney and P. Fedorenko, “Identification of RF power amplifier memory effect origins using Third-Order intermodulation distortion amplitude and phase asymmetry,” *IEEE Microwave Symp. Dig.*, pp.1121-1124, 2006.
- [187] Somnath, Mukherjee, “Vector measurement of nonlinear transfer function,” *IEEE Transaction And Measurement*, vol.44, no.4, pp.892-897, Aug.1994.
- [188] Noriharu Suematsu, Yoshitada Iyama, and Osami Ishida, “Transfer characteristic of IM relative phase for a GaAs FET amplifier,” *IEEE Trans. Microwave Theory and Techniques*, vol.45, no.12, pp.2509-2514, Dec.1997.
- [189] Youngoo Yang, Jaehyok Yi, Joongjin Nam, Bumman Kim, and Myungkyu Park “Measurement of two-tone transfer characteristics of high-power amplifiers,” *IEEE Trans. Microwave Theory and Techniques*, vol.49, no.3, pp.568-571, Mar.2001.
- [190] Joel H. K. Vuolevi, Timo Rahkonen, Member, and Jani P. A. Manninen “Measurement technique for characterizing memory effects in RF power amplifiers,” *IEEE Trans. Microwave Theory and Techniques*, vol.49, no.8, pp.1383-1389, Aug.2001.
- [191] N. Le Gallou, E. Ngoya, H. Buret, D. Barataud, D. Nebus, J. M. Nebus, “An improved behavioral modeling technique for high power amplifier with memory,” *IEEE Microwave Symposium Digest*, pp.983-986, 2001.
- [192] David J. Williams, Jonathan Leckey and Paul J. Tasker, “A study of the effect of envelope impedance on time domain measurement system intermodulation asymmetry using a two-tone,” *IEEE Microwave Symposium Digest*, pp.1841-1844, 2001.
- [193] Kyoung-Joon Cho, Dong-Hee Jang, Sang-Hee Kim, Ji-Yeon Kim, Jong-Heon Kim, and Shawn P. Stapleton, “An analog compensation method for asymmetric IMD characteristics of power amplifier,” *IEEE Microwave And Wireless Components Letters*, vol.14, no.4, pp.153-155, April.2004.
- [194] Jeonghyeon Cha, Jaehyok Yi, Jangheon Kim, and Bumman Kim, “Optimum design

of a predistortion RF power amplifier for multicarrier WCDMA applications,”
IEEE Trans. Microwave Theory and Techniques, vol.52, no.2, pp.655-663, Feb.
2004.

謝辞

本論文を結ぶにあたり、本論文をまとめるまで終始懇切なるご指導とご鞭撻を賜った東京工業大学理工学研究科の荒木純道教授に深く感謝の意を表します。又、有益なるご討論、ご助言をいただきました東京工業大学理工学研究科の鈴木博教授、松澤昭教授、岡田健一准教授、阪口啓准教授に深く感謝の意を表します。

又、本論文につき、懇切なる、かつ深い理論のご検討を頂きました金沢工業大学情報工学系の大洞喜正教授に厚く御礼を申し上げます。

本研究は筆者が富士通研究所モバイルコミュニケーション開発研究所および、ネットワークシステム研究所において行った、移動通信用無線システムの研究開発の中の、高効率電力増幅器システムに関する研究を纏めたものです。本研究の機会を与えて下さった富士通研究所村野社長、藤崎社長、高梨副社長、津田常務取締役に深く感謝致します。

又本研究の遂行にあたり、共同研究者として常に有益なご検討を頂いた富士通研究所ネットワークシステム研究所の 福田英輔氏、武田幸雄氏、大石泰之氏、馬庭透氏、久保徳郎氏、藤野尚司氏、林宏行氏、長谷和男氏、中村道春氏、青木信久氏、木村重一氏、玉野井健氏、宮下工氏、札幌伸和氏、石川広吉氏、濱田一氏、宇都宮裕一氏、川崎敏雄氏、プラットフォームテクノロジー研究所の常信和清氏に深く感謝いたします。特に木村重一氏には、貴重な実験データを提出頂きました。更に青木信久氏には ADS によるシミュレーションを行っていただき貴重な情報を提出していただきました。両者に深く感謝致します。又ネットワークプロダクト事業本部モバイルキャリア事業部の箕輪守彦氏には貴重な情報を提出いただき深く感謝いたします。

又、本論文の作成にあたり、図面作成、編集、フォントの統一、関連論文検索等の多くの作業を支援して頂いた富士通研究所ネットワークシステム研究所の秋山和代さんに深く感謝いたします。

本研究に関する研究業績

論文

- [1] T. Takano, T. Maniwa, Y. Oishi, and K. Araki, "Influence of Frequency Characteristics of RF Circuits in Digital Predistortion Type Linearizer System on Adjacent Channel Leakage Ratio for W-CDMA Power Amplifier," IEICE Trans. fundamentals, vol. E87-A, No. 2 pp. 324-329, Feb., 2004.
- [2] T. Takano, Y. Oishi, T. Maniwa, H. Hayashi, T. Kikkawa, and K. Araki, "Drain-voltage dependency of memory effects in W-CDMA base station digital predistortion linearizers with compound semiconductor power amplifier," Wiley, Microwave and optical technology letters, vol. 45, no. 6, pp. 551-554, June, 2005.

- [3] T. Takano, Y. Oishi, S. Kimura, M. Nakamura, K. Nagatani, E. Fukuda, Y. Daido, and K. Araki, "Efficient method to measure IMD of power amplifier with simplified phase determination procedure to clarify memory effect origins," (To be published by IEICE Trans. Electron., vol.E93-C, no.7, July, 2010.)

国際学会講演

- [4] T. Takano, T. Minowa, Y. Oishi, and K. Araki, "Influence of the frequency characteristics of an RF circuit in a digital predistortion type linearizer system on the distortion compensation effect," Wireless Personal Multimedia Communications (WPMC) '03, Yokosuka, Japan, WM1-4(125) pp.13-18. 2003.

関連テーマ研究業績

国際学会講演

- [5] Yukio Takeda, Masafumi Shigaki, Takeshi Takano, Yoshimasa Daido, Katsuhiko Suyama, "GaAs monolithic 1 GHz video amplifier using Ti/W silicde gate technology," European microwave conference 12th, pp.115-120, Oct., 1982.

講演

- [6] T. Takano, T. Maniwa, Y. Oishi, K. Araki, and Y. Daido, "Non-linear distortion caused by the electrical memory effect and its dependence on the circuit parameters of a GaAs MESFET amplifier," Technical report of IEICE, ED2003-178, MW2003-206(2003-11), pp.47-53. 2003.
- [7] 大出高義, 馬庭透, 戸澤義春, 高野健, "W-CDMA 用 HBT PA モジュールの電圧制御を用いた効率改善の検討," 電子情報通信学会総合大会 B-5-124, 1999.
- [8] 馬庭透, 小林一彦, 戸澤義春, 高野健, 小原史郎, 常信和清, "HBT を用いた W-CDMA 移動機用電力増幅器の高効率化に関する一検討," 電子情報通信学会総合大会 C-2-31, 1997.
- [9] 大洞善正, 箕輪守彦, 高野健, "マイクロ波帯高出力増幅器の非線形ひずみ低減の検討," 電子情報通信学会無線通信研究会 RCS88-63, pp.107-111, 1989.
- [10] 箕輪守彦, 大洞善正, 高野健, "非線形増幅器の歪み補償法の一提案," 電子情報通信学会春季全国大会 B-824, 1989.
- [11] 高野健, 島隆雄, 徳光康之, 山村栄志, 日高紀雄, "集中定数化小型マイクロ波増幅器," 電子情報通信学会全国大会, 753, pp.3-213, 1979.