

論文 / 著書情報  
Article / Book Information

論題(和文)	フォトニック結晶構造を用いた半導体薄膜光検出器におけるテーパ構造の検討
Title(English)	Study on input taper for semiconductor membrane photodetector using photonic crystal
著者(和文)	齋藤孝一, 雨宮智宏, 鄭叙, 中村なぎさ, 西山伸彦, 荒井滋久
Authors(English)	Koichi Saito, Tomohiro Amemiya, Xu Zheng, Nagisa Nakamura, Nobuhiko Nishiyama, Shigehisa Arai
出典	第66回応用物理学会春季学術講演会 講演予稿集DVD
講演番号	11p-W611-10
発行日	2019, 3

# フォトニック結晶構造を用いた半導体薄膜光検出器におけるテーパ構造の検討

## Study on input taper for semiconductor membrane photodetector using photonic crystal

東京工業大学, 工学院電気電子系<sup>1</sup> 科学技術創成研究院<sup>2</sup>

○齋藤 孝一<sup>1</sup>, 雨宮 智宏<sup>1,2</sup>, 鄭 叙<sup>1</sup>, 中村 なぎさ<sup>1</sup>, 西山 伸彦<sup>1,2</sup>, 荒井 滋久<sup>1,2</sup>

<sup>1</sup>Dept. of Electrical and Electronic Engineering, <sup>2</sup>Institute of Innovation Research (IIR),

Tokyo Institute of Technology

Koichi Saito<sup>1</sup>, Tomohiro Amemiya<sup>1,2</sup>, Xu Zheng<sup>1</sup>, Nagisa Nakamura<sup>1</sup>, Nobuhiko Nishiyama<sup>1,2</sup> and Shigehisa Arai<sup>1,2</sup>

E-mail: [saito.k.bz@m.titech.ac.jp](mailto:saito.k.bz@m.titech.ac.jp)

### 1. はじめに

近年、大規模集積回路上のグローバル電気配線層において、発熱や遅延といった問題が生じており、その解決策として光配線が注目されている。そのような背景から、我々は、半導体薄膜光集積回路をLSI上にハイブリッド実装する技術を提案しており、光源をはじめとした一連の光デバイスの研究を行ってきた[1]。特に光検出器については、高速化・高感度化を同時に実現することが求められており[2]、フォトニック結晶を利用した薄膜光検出器[3]の導入を検討してきた。

上記フォトニック結晶光検出器と薄膜導波路間には、モード不整合の面から結合損失が生じやすい。今回、適当なテーパ構造を導入することで結合効率を大幅に改善できることを理論的に示したので、ご報告する。

### 2. テーパ形状による結合効率解析

理論解析に用いた薄膜光検出器、薄膜導波路およびテーパ構造をFig. 1(a)に示す(薄膜光検出器と薄膜導波路の断面詳細についてはFigs. 1(b)(c)を参照)。光検出器については、吸収層としてGaInAsを用いており、その両側にフォトニック結晶を形成したSiO<sub>2</sub>埋め込み構造となっている。ここで、波長1550nmにて高い光閉じ込めを実現できるよう、フォトニック結晶の周期 $a$ 、直径 $d$ は、各々420nm、210nmに設定した。

今回、フォトニック結晶光検出器と薄膜導波路間におけるモード不整合を抑制する目的から、テーパ構造の導入を行った。具体的には、薄膜導波路からフォトニック結晶光検出器に結合する際、フォトニック結晶導波路の幅を徐々に減少させる構造を採用した。結合効率の解析結果をFig. 2に示す。解析においては、テーパ幅 $W$ およびテーパ長 $L$ (Fig. 1(a)参照)をパラメータとし、時間領域差分法(FDTD法)を用いて計算を行った。これにより、テーパ幅 $6a$ 、テーパ長 $9a$ 近傍において結合効率は97%以上となり、十分な結合効率を得られることが見積もられた。本結果は、フォトニック結晶光検出器と薄膜導波路を直接繋いだ場合に比べて、およそ27%の向上となった。併せてFig. 3にテーパ幅 $6a$ 、テーパ長 $9a$ における伝搬時の電場モード分布を示す。これにより、適切なシングルモードを維持しつつ、散乱を抑制できていることが分かった。

**謝辞** 本研究は、JST CREST (JPMJCR15N6, JPMJCR18T4), JSPS 科研費 (#15H05763, #16H06082, #17H03247)の援助により行われた。




Fig. 1 Schematic image of InP-wedge taper structure.




Fig. 2 Calculated coupling efficiency of InP-wedge taper structure.




Fig. 3 Calculated electric field distribution around taper structure.

### 参考文献

- [1] S. Arai et al., *Semiconductors and Semimetals* **99**, 71 (2018).
- [2] K. Nozaki et al., *Optics Express* **21**, 19022 (2013).
- [3] Z. Gu et al., *J. Opt. Soc. Am. B* **34**, 440 (2017).