

論文 / 著書情報
Article / Book Information

題目(和文)	電力変換器設計の効率化に向けたパラメトリックスタディに関する研究
Title(English)	Study of parametric study for optimizing power converter design
著者(和文)	中嶋純一
Author(English)	Junichi Nakashima
出典(和文)	学位:博士(工学), 学位授与機関:東京工業大学, 報告番号:甲第12376号, 授与年月日:2023年3月26日, 学位の種別:課程博士, 審査員:千葉 明,藤田 英明,浦壁 隆浩,竹内 希,清田 恭平,萩原 誠
Citation(English)	Degree:Doctor (Engineering), Conferring organization: Tokyo Institute of Technology, Report number:甲第12376号, Conferred date:2023/3/26, Degree Type:Course doctor, Examiner:,,,,,
学位種別(和文)	博士論文
Type(English)	Doctoral Thesis

東京工業大学工学院電気電子系

<< 博 士 論 文 >>

電力変換器設計の効率化に向けた
パラメトリックスタディに関する研究

令和5年1月30日

主指導教員 萩原 誠 准教授

副指導教員 浦壁 隆浩 特任教授

提 出 者

コース 電気電子コース

氏名 中嶋 純一

目次

第 1 章	序論	1
1.1	本研究の背景	1
1.1.1	カーボンニュートラルとパワーエレクトロニクス	6
1.1.2	パワエレ機器開発のフロントローディングにおけるパラメトリックスタディ	8
1.2	本研究の目的	11
1.3	本研究の構成	12
第 2 章	関連技術動向	14
2.1	パラメトリックスタディ	14
2.1.1	電動航空機向けインバータへのパラメトリックスタディ適用	15
2.2	デバイスモデル	16
2.2.1	デバイスモデルの分類	18
2.2.1.1	物理モデル	18
2.2.1.2	準物理モデル	18
2.2.1.3	ビヘイビアモデル	19
2.2.2	デバイスモデルの技術動向	20
2.2.2.1	デバイスモデルの関連論文発行数の推移	20
2.2.2.2	デバイスモデルの最適化	21
第 3 章	信頼性を考慮したパラメトリックスタディ	24
3.1	パラメトリックスタディに用いるパワーモジュール	25
3.2	パワーモジュールの電気特性	26
3.3	中性子線によるパワーデバイスの故障について	29
3.3.1	中性子線照射試験	29
3.3.2	3.3kV-F と 6.5kV-F の FIT カーブ	32
3.3.3	中性子の高度依存性	33
3.3.4	FIT カーブのパワーモジュール数依存性	35
3.4	パラメトリックスタディに用いるインバータ回路	36
3.5	パラメトリックスタディ結果	39
3.5.1	「出力電流 vs 合計モジュール数」の関係性確認	39
3.5.2	「出力電流 vs インバータ合計損失」の関係性確認	40
3.5.3	「母線電圧 vs インバータ合計損失」の関係性確認	41

3.5.4	「母線電圧 vs インバータ合計 FIT」の関係性確認	42
3.5.5	「インバータ合計損失 vs インバータ合計 FIT」の関係性確認	43
3.6	まとめ	45
第 4 章	デバイスモデル開発短期間化に向けたデバイスモデル自動構築	46
4.1	デバイスモデルの自動構築フロー	47
4.2	順方向特性 ($I_D - V_{DS}$) モデルの自動構築	48
4.3	逆方向特性 ($I_S - V_{SD}$) モデルの自動構築	52
4.4	容量特性 ($C - V$) モデルの構築	57
4.4.1	C_{GS} モデル	57
4.4.2	$C_{DS} + C_{SBD}$ モデル	57
4.4.3	C_{DG} モデル	58
4.5	デバイスモデルの回路解析検証	61
4.6	SA 法を用いたパラメータ最適化	65
4.6.1	調整用パラメータの追加	65
4.6.2	目的関数の設定	66
4.6.3	最適化結果	69
4.7	静特性モデルの汎用性検証	72
4.8	まとめ	74
第 5 章	結論	75
5.1	本研究の成果	75
5.2	今後の展望	76
	参考文献	77
	研究業績	83
	謝辞	85

表目次

2.1	デバイスモデルの最適化に着目した研究一覧と本研究の位置づけ	21
3.1	検討に使用したパワーモジュール	25
3.2	標高 0m に対する標高 5,000m と標高 10,000m の中性子フラックス比	34
3.3	各 3 相インバータ回路に必要なモジュール数	38
4.1	RMSE の重み付けと正規化結果	69
4.2	SA 法による最適化結果	69

図目次

1.1	インバータ市場の推移	2
1.2	IGBT 市場と SiC 市場の推移	3
1.3	IGBT の地域別売上高割合 (2020 年)	3
1.4	生産年齢人口推移 (15 歳~64 歳)	4
1.5	生産年齢人口 (15 歳~64 歳) の 2020 年比に対する推移	4
1.6	2018 年と 2050 年の温室効果ガス総量の比較図	6
1.7	経済産業省の成長戦略工程表	7
1.8	フロントローディングイメージ図	8
1.9	コンセプト設計完了の遅延	10
1.10	本研究の目指すパラメトリックスタディ	11
2.1	パラメトリックスタディのイメージ図	15
2.2	SiC-MOSFET デバイスモデル関連論文発行数の推移	20
2.3	SiC-MOSFET デバイスモデル関連論文発行数の国別推移	20
3.1	3.3kV-F の電気特性 (左)順方向特性 (右)逆方向特性	27
3.2	3.3kV-F のスイッチング損失	27
3.3	6.5kV-F の電気特性 (左)順方向特性 (右)逆方向特性	28
3.4	6.5kV-F のスイッチング損失	28
3.5	地上に降り注ぐ中性子のスペクトル	29
3.6	中性子線照射試験のイメージ図	31
3.7	中性子線照射試験における SEB 発生時刻取得イメージ	31
3.8	3.3kV-F と 6.5kV-F の FIT カーブ、及び 3.3kV-F の FIT の温度依存性	32
3.9	高度別中性子スペクトラム (左軸) と標高 0m に対する比 (右軸)	33
3.10	高度依存性を考慮した 3.3kV-F と 6.5kV-F の FIT 曲線	34
3.11	FIT の大小関係のイメージ図	35
3.12	2 レベルインバータの回路図	36
3.13	2 素子直列 2 レベルインバータの回路図	37
3.14	中性点クランプ型 3 レベルインバータの回路図	37
3.15	出力電流に対する必要合計モジュール数	39
3.16	出力電流に対するインバータ合計損失 ($V_{cc}=1500V$, $f_c=1kHz$, $T_c=50^{\circ}C$)	40
3.17	インバータ合計損失内訳	40
3.18	母線電圧に対するインバータ合計損失 ($I_{out}=500Arms$, $f_c=1kHz$, $T_c=50^{\circ}C$)	41
3.19	母線電圧に対するインバータ合計 FIT ($I_{out}=500Arms$, $f_c=1kHz$, $T_c=50^{\circ}C$, 高度 10,000m)	42

3.20	インバータ合計損失に対するインバータ合計 FIT ($I_{out}=500\text{Arms}$, $f_c=1\text{kHz}$, $T_c=50^\circ\text{C}$, 高度 10,000m)	44
3.21	インバータ合計損失に対するインバータ合計 FIT ($I_{out}=2000\text{Arms}$, $f_c=1\text{kHz}$, $T_c=50^\circ\text{C}$, 高度 10,000m)	44
4.1	デバイスモデルの自動構築フロー	47
4.2	順方向特性 (I_D - V_{DS}) モデルの自動構築フロー	48
4.3	実測データと自動探索結果 (左) 低 V_{DS} 領域 (右) 高 V_{DS} 領域	49
4.4	$F_1 \sim F_3$ の抽出データと $F_1(V_{GS}) \sim F_3(V_{GS})$ の探索結果	50
4.5	実測データとモデル自動構築結果 (左) 低 V_{DS} 領域 (右) 高 V_{DS} 領域	50
4.6	実測データとデバイスモデル結果から算出した RMSE	51
4.7	逆方向特性 (I_S - V_{SD}) モデルの自動構築フロー	52
4.8	実測データと自動探索結果 (左) 低 V_{SD} 領域 (右) 高 V_{SD} 領域	53
4.9	$G_1 \sim G_5$ の抽出データと $G_1(V_{GS}) \sim G_5(V_{GS})$ の探索結果	55
4.10	(左) 実測データとモデル自動構築結果 (右) RMSE	56
4.11	C_{GS} の実測データと自動探索結果	57
4.12	$C_{DS} + C_{SBD}$ の実測データと自動探索結果	58
4.13	$K_1 \sim K_4$ の抽出データと $K_1(V_{GS}) \sim K_4(V_{GS})$ の 2 点間結合結果	59
4.14	C_{DG} の実測データと自動探索結果	60
4.15	L 負荷スイッチング回路	61
4.16	ターンオンにおける実測と解析結果比較	62
4.17	ターンオフにおける実測と解析結果比較	62
4.18	実測と解析における I_G , V_{GS} の相対 RMSE 及び dI_D/dt , dV_{DS}/dt , スwitching 損失の相対誤差	64
4.19	ターンオンにおける実測と最適化後の解析結果比較	70
4.20	ターンオフにおける実測と最適化後の解析結果比較	70
4.21	実測と最適化後の解析における I_G , V_{GS} の相対 RMSE 及び dI_D/dt , dV_{DS}/dt , スwitching 損失の相対誤差	71
4.22	3.3kV/750A 定格のフル SiC パワーモジュールの実測データとモデル自動構築結果 (a) 順方向特性比較 (b) 順方向特性 RMSE (c) 逆方向特性比較 (d) 逆方向特性 RMSE	72
4.23	6.5kV/400A 定格のフル SiC パワーモジュールの実測データとモデル自動構築結果 (a) 順方向特性比較 (b) 順方向特性 RMSE (c) 逆方向特性比較 (d) 逆方向特性 RMSE	73

第 1 章

序論

1.1 本研究の背景

カーボンニュートラル、SDGs (Sustainable Development Goals) といった地球環境を考慮した政策が各国で実施され、パワーエレクトロニクス（以降、パワエレ）の重要性が高まっている。また、SDGs の観点からパワエレ機器のリユースやリサイクル、環境に配慮した材料の使用、機器の長寿命化なども同時に求められている。このように、従来のパワエレ機器開発の設計ファクターであった小型・高効率・低コストに加え、設計初期に考慮すべき事項が増えてきており、パワエレ機器開発の難易度が上がってきている。一方、世の中の電力化に伴いパワエレ機器の品種、出荷数は年々増加しており、従来の開発手法ではマンパワー不足により供給が需要に追い付かなくなる可能性がある。パワエレ機器の市場推移の例として、図 1.1 に 2020 年から 2026 年までのインバータ市場推移を示す（2026 年数値は 2019 年から 2025 年から算出された年平均成長率より予測）[1]。市場の年平均成長率は 5.4%であり、2026 年には\$77,446M となることが予想されている。1 \$ =140 円と仮定した場合、日本円で約 11 兆円市場である。市場内訳を見ると、特に EV/HEV 市場は年平均成長率が 28%となっており、急激に成長していくことが予想されている。その他市場も安定需要が見込まれている。




図 1.1: インバータ市場の推移

インバータ市場の増加に伴い、半導体パワーデバイス（以降、パワーデバイス）の需要も増加が見込まれている。図 1.2 に IGBT (Insulated Gate Bipolar Transistor) と SiC (Silicon Carbide) の市場推移を示す [2][3]。2026 年にかけて IGBT 市場は年平均成長率 8.6%、SiC 市場は 33.9% が見込まれている。GaN (Gallium Nitride) 市場も 2025 年で \$ 703M と予想されている。2026 年に向け IGBT 市場が支配的ではあるものの、SiC や GaN といった新材料へのシフトチェンジが徐々に進むことが予想されている。

ここで、図 1.3 に 2020 年における IGBT の地域別売上高割合を示す [2]。アメリカ、ヨーロッパ、日本、中国、アジアパシフィックの 5 つの地域の売上高が支配的であることがわかる。このデータより IGBT を使用したインバータを含む電力変換装置の市場もアメリカ、ヨーロッパ、日本、中国、アジアパシフィックの 5 つの地域が支配的と仮定する。




図 1.2: IGBT 市場と SiC 市場の推移




図 1.3: IGBT の地域別売上高割合 (2020 年)

次に、アメリカ、ヨーロッパ、日本、中国の4地域に絞り、生産年齢人口推移（15歳～64歳）を確認する。図 1.4 に国際連合が集計及び推測した生産年齢人口推移を示す [4]。2021年までの数値は国連の見積値であり、2022年以降は推定値（ばらつきを考慮した場合の中央値）となっている。例えば、2026年において日本の生産年齢人口に対し、アメリカは約3倍、ヨーロッパは約7倍、中国は約14倍となっていることがわかる。また、図 1.5 に生産年齢人口の2020年比推移を示す。アメリカは緩やかな上昇と推測されているが、中国は減少・増加の

後、2027年をピークに減少に転じると推測される。ヨーロッパ、日本は常に減少と推測されている。このように、インバータ市場、及びパワーデバイス市場は増加していくのに対し、主要市場の生産年齢人口が減少傾向であることから、単純計算で世界的にパワーエレに従事している技術者も減少していくことが予想される。また、図 1.5 より日本が一番深刻であることも見て取れる。




図 1.4: 生産年齢人口推移 (15 歳～64 歳)




図 1.5: 生産年齢人口 (15 歳～64 歳) の 2020 年比に対する推移

これらの背景から、パワエレ技術者たちは生産効率を上げ、生産年齢人口の減少に対応していく必要がある。対応が遅れた場合は、パワエレ機器製品の生産が追い付かず、世界的な供給不足による経済成長率の低下や、新興国の底上げによる市場のシフトチェンジが発生し、とりわけ日本においては、パワエレ市場を脅かされる可能性がある。

本研究では今後のパワエレ市場の発展に反した技術者の減少などを背景に、電力変換器設計のさらなる高効率化が求められることを鑑み、フロントローディングとして重要なパラメトリックスタディの構築に着目した。

1.1.1 カーボンニュートラルとパワーエレクトロニクス

地球温暖化や異常気象の増加に伴い、カーボンニュートラルに向けた取り組みが重要視されている。本章ではカーボンニュートラルとパワーエレクトロニクスとの関係についてまとめる。

日本では2020年に菅義偉前総理が「2050年カーボンニュートラル宣言」を行った。これは2050年までに温室効果ガスの排出を全体としてゼロにすることを指している。「排出を全体としてゼロ」とは排出量を完全にゼロにするのではなく、排出量からガス吸収・除去分を差し引いたものをゼロにし、ニュートラル（中立）を目指すことを指している [5][6]。図 1.6 に2018年の温室効果ガスの総量と2050年の総量の比較図を示す。出典は経済産業省、環境省の利用規約に準ずる [7][8]。ここで、吸収や除去とは植林によるCO₂の吸収や、CCS (Carbon dioxide Capture and Storage) 技術によりCO₂を回収して貯蔵する（除去する）ことを指している。また、2050年までのカーボンニュートラルを表明している国は、2021年1月20日時点で124か国と1地域であり、2060年までのカーボンニュートラルを表明している国は全世界の約2/3である。




図 1.6: 2018年と2050年の温室効果ガス総量の比較図

出典:「カーボンニュートラル」って何ですか? (前編) ~いつ、誰が実現するの?」, 経済産業省, 資源エネルギー庁, [Online]. Available: https://www.enecho.meti.go.jp/about/special/johoteikyo/carbon_neutral_01.html.

経済産業省はカーボンニュートラル社会の実現を目指して、グリーン成長戦略を 2021 年に策定しており、その中にパワーエレクトロニクス関わる戦略が明記されているため、抜粋する [9][10]。

パワー半導体等の研究開発、実用化、普及拡大

パワー半導体等の利活用については、従来の Si パワー半導体の高性能化に加えて、超高効率の次世代パワー半導体 (GaN、SiC、Ga₂O₃ 等) の実用化に向けて、放射光・中性子線施設を活用した物性評価や、高速電子計算機の活用による材料探索等、アカデミアが保有する半導体関連技術・施設等も活用し、研究開発を支援するとともに、導入促進のために、半導体サプライチェーンの必要な部分に設備投資支援などを実施することで、2030 年までには、省エネ 50%以上の次世代パワー半導体の実用化・普及拡大を進める。これにより、日本企業が世界市場シェア 4 割 (1.7 兆円) を獲得することを目指す。

また、経済産業省は成長戦略の工程表も策定しているためパワーエレクトロニクスに係る部分を抜粋し図 1.7 に示す。次世代パワー半導体の活用や、パワエレ周辺技術の研究開発により 2030 年にパワー半導体の省エネを目指すことが記載されている。

これらグリーン成長戦略より、次世代素子開発やパワエレ技術発展はカーボンニュートラルに対して必要不可欠であることが伺える。一方、これら戦略を実現するためには章 1.1 に示した各国の生産年齢人口の絶対数差や、人口減少傾向に対応した電力変換器設計の高効率化もまた不可欠である。



図 1.7: 経済産業省の成長戦略工程表

出典: 「2050 年カーボンニュートラルに伴うグリーン成長戦略」, 経済産業省, [Online]. Available: <https://www.meti.go.jp/press/2021/06/20210618005/20210618005-3.pdf>.

1.1.2 パワエレ機器開発のフロントローディングにおけるパラメトリックスタディ

一般的に製品開発の企画から製造において、設計初期は設計仕様の自由度が高く、設計変更も容易である。一方、開発が進むにつれ設計仕様や製造設備などが固まり、仕様変更の自由度は低下していく。設計初期に問題点の洗い出しやなどを徹底しておかなければ開発後半に手戻りによる無駄等が発生してしまい、図 1.8 の様に製品設計以降の作業負荷が増大してしまう [11]。そこで注目されているのがフロントローディングである。フロントローディングとはその名の通り、製品製造の初期に人的資源や開発負荷を集中させ、製品スペック、コスト試算、構造設計、信頼性、製造プロセスなどを入念に検討し、途中工程での手戻りによるムダを取り除く手法である。章 1.1 で述べた生産年齢人口の減少に伴う開発者の減少はパワエレ業界のみならず、その他産業界でも同じことが言えるため、産業界全体にとってフロントローディングを取り入れ、開発の効率化を図ることが重要である。




図 1.8: フロントローディングイメージ図

次に、電力変換器の製品開発時のコンセプト設計～製造について説明する。まず初めに市場ニーズの収集や価格推移予測からのコスト設定、回路に使用するパワーデバイスや回路構成などの決定に向け、コンセプト設計を実施する。製品コンセプトがある程度固まったら、具体的な製品設計や工程設計などに移る。製品設計時には回路解析や各種 CAD を用いて電気的特性設計や構造設計、信頼性設計を実施していく。また、プロト品の試作を行い設計通りの動作が行われているかの評価を行う。この時の評価とは、電氣的な評価のみならず、機械的な評価や、温度・湿度などの環境起因の寿命評価なども行われる。スペックに満たない項目がある場合は、原因を究明し、設計の修正が行われる。もしくは、コンセプトの修正を余儀なくされる場合もある。この工程を繰り返し、評価にて問題がないことが確認されれば、製造プロセス設計などを経て、製造され、製品として市場に投入される。なお、必ずしも図 1.8 の様に 1 次元の工程で進むわけではなく、複雑なステップを踏み、並行して様々な検討・開発が進められ、開発スタートから製品化までの期間は数年に及ぶこともある。

ここで重要となるのがコンセプト設計時にパラメトリックスタディを行い、開発初期に十分な検討が行われることである。パラメトリックスタディでは様々な回路構成にて損失、設置面積、信頼性などに関係するパラメータを変更し、それぞれのパラメータの相互関係を確認しながら最適な回路構成を目指す手法である。また、回路構成が決定した後も回路解析にて、具体的な解析条件や回路定数などのパラメータ変更し、回路動作に問題がないかを検証することもパラメトリックスタディとなる。

ここで、電力変換器の製品開発において、回路構成検討の項目に抜け漏れがあった場合に再設計が必要となり、全体スケジュールが遅延する例を図 1.9 に示す。回路構成検討では膨大な情報を基に、製品として成立するコンセプト設計をする必要があり、例えば変換器効率を実現するためのパワーデバイス数の決定や、そのコンセプトにて目標製品サイズを達成可能か、目標コストは実現可能か、材料は長期的に入手可能か、など様々なファクターを考慮する必要がある。また、このとき考慮するファクターに抜け漏れがあった場合、コンセプト設計完了以降に追加設計による手戻りが発生する可能性がある。特に近年、電鉄や EV の開発加速に伴い、信頼性規格が多数制定されていることや、ドローンや電動航空機の開発も盛んになってきており、パワエレにとって未知の信頼性も考慮して設計する必要が出てきている。効率の良い電力変換器を開発すれば良いというわけではなく、カーボ

ンニュートラルや SDGs も考えた適切な寿命を有する設計をすることが開発者の責務となっている。回路構成検討時に、信頼性を考慮できていない場合、製品として成立しない可能性があり、パラメトリックスタディ期間が長引き、コンセプト設計が遅延する可能性がある。この様な背景から、コンセプト設計時に信頼性も考慮した回路構成検討を実施することが重要である。

回路構成検討と並行して回路解析を実施し、製品の実現性を確認していく必要がある。しかし、精度の高い回路解析を行うためには、まず高精度なデバイスモデルが必要となってくる。図 1.9 にデバイスモデル開発の遅延によりパラメトリックスタディ期間が長引いた場合を併せて示す。回路構成検討により回路候補が仮決定された後、回路解析を開始する。回路解析では適用予定のパワーデバイスのデバイスモデルを用いて解析が行われる。市販されているパワーデバイスの場合、Spice モデルがダウンロード可能な場合があり、そのまま LTspice などの回路シミュレータで解析可能である。一方、独自にパワーデバイスを開発していたり、購入したパワーデバイスの製造ばらつきによりパワーデバイスの電気特性をダウンロードした Spice モデルで再現できない場合には、設計者自身でパワーデバイスを測定し、デバイスモデルを準備する必要がある。デバイスモデルの開発には回路、測定、デバイス、モデリング、コーディング、解析、など様々な知識が必要であり、パワーエレクトロニクス技術者が容易に手掛けることができる内容ではない。そのような背景から、デバイスモデルの準備には長期間の開発期間を要してしまう。更に、デバイスモデルの精度を疎かにしてしまった場合、試作を行った場合、評価結果が解析結果と異なる原因となり、設計の手戻りを発生させてしまう。このように、高精度なデバイスモデルが早期に準備できないことが要因で、回路解析の遅延を招き、コンセプト設計完了の遅延を招いてしまう。




図 1.9: コンセプト設計完了の遅延

1.2 本研究の目的

ここまで、電力変換器設計のパラメトリックスタディの重要性を述べ、回路構成検討での抜け漏れと、デバイスモデル開発の遅延が開発スケジュールに与える影響について述べた。これら開発のボトルネックを解消すべく、図 1.10 に示す様に、回路構成検討では回路構成に対する損失だけでなく、信頼性も考慮するパラメトリックスタディ手法を確立し、信頼性設計の抜け漏れを防ぐ。具体的には信頼性が特に重要な電動航空機向けインバータに着目し、宇宙から飛来する中性子によるパワーデバイスの故障確率をパラメトリックスタディに盛り込み、損失等との関係性を確認する。また、回路解析によるパラメトリックスタディを早期に実施するために、回路解析に用いるデバイスモデルの高精度化と開発の短期間化を目指す。具体的には、デバイスモデルの自動構築アルゴリズムを開発し、半年～数年という長期開発期間を要していたデバイスモデル開発を数日へ短縮することを目指す。




図 1.10: 本研究の目指すパラメトリックスタディ

1.3 本研究の構成

本論文は全5章で構成されている。各章の内容は以下の通りである。

第1章 序論

本章では「電力変換器設計の効率化に向けたデバイスモデル自動構築と信頼性を考慮したパラメトリックスタディに関する研究」に関わる研究の背景、目的を説明する。

第2章 関連技術動向

本章では、初めに、パラメトリックスタディの関連技術として、電動航空機向けインバータのパラメトリックスタディ事例を示す。次に、一般的に世の中に流通しているデバイスモデルの分類について説明し、近年のデバイスモデル関連論文発行数の推移を示すとともに、デバイスモデル開発動向について論じる。また、デバイスモデリングの最適化・自動化に関する関連技術を示し、本研究内容であるデバイスモデルの高精度化と開発の短期間化の位置づけを明確にする。

第3章 信頼性を考慮したパラメトリックスタディ

本章では、電動航空機の推進系インバータに着目し、信頼性を考慮したパラメトリックスタディを実施する。電動航空機産業は発展途上であり、電動航空機向けインバータ自体の開発例は少なく、現在世界的に研究開発が進んでいるフェーズにある。電動航空機は高高度を飛行することから、地上で動作するインバータに対し要求されるファクターが多い。特に、高効率、低重量、高信頼性が求められており、それぞれのトレードオフを確認しながら最適設計していくことが求められる。今回、信頼性項目としてパワーデバイスの中性子線破壊に着目する。地上に対し高高度では中性子数が増加することから、地上で動作しているインバータに対して高高度で動作しているインバータは中性子の衝突確率が上昇し、中性子による故障確率が上昇する。また、中性子線故障確率はパワーデバイスの耐圧や構成個数などに依

存して変動することから、インバータの回路構成決定時に同時に考慮すべき要素となっている。本章では 3.3-kV フル SiC パワーモジュールと 6.5-kV フル SiC パワーモジュールを用いた、2 レベルインバータ、素子 2 直列 2 レベルインバータ、3 レベルインバータの 3 つの回路構成に対して、重量、フットプリント面積、損失、中性子線故障確率の関係性を確認した。

第 4 章 デバイスモデル開発の短期間化のためのデバイスモデル自動構築

本章では、回路解析のパラメトリックスタディを実施する上で重要となる、高精度なデバイスモデルを自動で構築する手法を説明する。1.2-kV フル SiC パワーモジュールをサンプルとして用い、測定データを基に静特性モデルである順方向特性モデル・逆方向特性モデル・容量特性モデルを自動構築する手法を説明する。この時、モデリングにガウス関数を用いることで高精度なモデルが構築できることを確認した。次に、構築した静特性モデルを用いてスイッチング解析を行い実測のスイッチング波形との整合性を確認する。モデルの構成要素が多いことから、様々な誤差が重なることで、静特性が精度良く構築できていたとしても、スイッチング波形とモデルの整合性が悪い場合がある。そこで、実測波形と解析波形の比較より、目的関数を設定し、SA (Simulated Annealing) 法を用いて目的関数を最小化する最適化手法を適用する。目的関数には回路解析で重要な I_G , V_{GS} , I_D , V_{DS} の 4 つの要素を含める。最後に、本最適化手法の有効性を考察する。

第 5 章 結論

本章では、第 3 章、第 4 章の成果をまとめ、各省の研究意義を示す。また、今後の展望について述べる。

第 2 章

関連技術動向

2.1 パラメトリックスタディ

パラメトリックスタディ（パラメトリック解析）とは解析に使用する数値をパラメータとして設定し、パラメータを変化させながら解析を繰り返し、パラメータの変化と解析結果の相関を確認しながら最適値を探索する手法である。例えば、図 2.1 の様にパラメータ A～C の値を解析条件毎に設定し、得られた解析結果から最適点を見つけ、その時のパラメータ A～C をそれ以降の設計に用いることなどをパラメトリックスタディと言う。パラメトリックスタディにより最適な設計変数を探索することはコンセプト設計時には必須である。

パワーデバイスを用いた電力変換器の場合、損失を算出するだけでも回路構成、使用パワーデバイス種類、パワーデバイス並列数、ジャンクション温度、キャリア周波数、変調方式、母線電圧、出力負荷条件、など数多くの変数を扱う必要がある。また、損失とジャンクション温度には相関があり、損失が上昇するとジャンクション温度が上昇し更に損失が上昇するといった正帰還が発生することがある。温度計算においては外気温やフィン温度情報も含める必要がある。また、回路構成においてはパワーデバイスだけでなく、バスバーやコンデンサ、ノイズフィルタ、ゲートドライバなど数多くのコンポーネントが組み合わさっており、これらは損失計算にも大きく影響を及ぼす。これらコンポーネントは電力変換器のサイズや重量に関わってくるため、電気特性だけにフォーカスしていると、結

果的に大きく重い電力変換器が出来上がってしまう可能性もある。更に、製品設計の場合はコストや材料の長期調達性を考慮することも避けては通れない。併せて、各コンポーネントの信頼性も考慮する必要があるが、過剰な寿命設計はコストやサイズなどの増大につながるため、適切な機能を適切な寿命で設計する必要がある。図 1.10 の様にコンセプト設計期に開発負荷を注ぎ、これら膨大な設計変数をベースにパラメトリックスタディを実施することで、抜け目がなく、手戻りの無い電力変換器開発が実行可能となる。

ただし、これら設計変数とパラメトリックスタディから得た結果を設計に生かすためには、設計変数の意味とそれが結果に与える影響、結果間の相関関係を正しく理解する技術者としての能力も必要である。また、電動航空機といった発展途上の分野においては未知の設計変数が数多く存在すると思われ、これらを組み込むことでより理想的なパラメトリックスタディが実施できる。




図 2.1: パラメトリックスタディのイメージ図

2.1.1 電動航空機向けインバータへのパラメトリックスタディ適用

M. Boll らは、ハイブリッド電動航空機に搭載された推進システムに関してパラメトリックスタディを実施している [12]。液体窒素による推進システムの冷却（超電導条件）を想定し、極低温条件を前提にインバータの損失計算などを行っている。2 レベル、中性点接地型 3 レベル（3 レベル）、マルチセル型 5 レベル（5 レベル） のインバータで効率と、インバータ重量の相関を計算している。また、モーター極数やモーター周波数、母線電圧を網羅的に

振った場合のパラメトリックスタディも実施している。重量には EMI フィルタなども考慮している。パラメトリックスタディを実施し、「2 レベル：最大効率/99.5%, インバータ重量/100kg~250kg」「3 レベル：最大効率/99.75%, インバータ重量/400kg~750kg」「5 レベル：最大効率/条件次第で 2 レベル以下, インバータ重量/2 レベル以上」「3 レベルの場合、母線電圧 1500V で最小重量」という結果を得ている。H. Schefer らも長距離電動航空機への極低温条件でのインバータ駆動を想定し、SiC-MOSFET を異なる負荷条件かつ、異なる低温条件下で損失計算をしている [13]。ただし、これらの先行技術では様々なファクターを考慮して最良構成を模索しているが、信頼性に関するファクターが未考慮である。前述の通り、信頼性を考慮していない場合、開発途中での手戻りに繋がる可能性がある。

2.2 デバイスモデル

パワエレ製品設計において重要なのがアナログ回路設計である。テーブルデータを用いた大局的な設計に対して、極短時間の半導体のアナログ的挙動を確認して電気特性設計を行う必要がある。これは過渡的なスイッチング動作において発生する電流集中やノイズ、電磁誘導などにより理想的な等価回路からは想像できない回路動作が発生する可能性があるためである。そこで、回路設計者は回路シミュレーションを用いて事前検証を行う。この時重要であるのが、回路解析に用いるデバイスモデルである。デバイスモデルとは、例えば MOSFET (Metal-Oxide-Semiconductor Field-Effect-Transistor) の実際の電氣的挙動を仮想的に可変電流源や可変抵抗としてプログラムし、回路シミュレーション上で電流、電圧の入力条件に対し、プログラムされた出力を生成するものである。精度の高いデバイスモデルを用いることで、現実に近い解析結果を得ることができ、試作の精度を高めることができる。また、試作にて不具合が発生した場合、精度の高いデバイスモデルを用いれば、不具合の原因を特定することにも役立つ。このように、デバイスモデルは回路設計にはなくてはならない存在である。一般的に MOSFET 動作を模擬する MOS-Level 1~3 と呼ばれるデバイスモデルが回路解析ソフトに標準装備されており、回路設計者は簡易的にそのデバイスモデルのフィッティングパ

ラメータを調整し、実際の MOSFET 特性に合わせこみ回路解析に使用している。一方、SiC-MOSFET や GaN-HEMT (High Electron Mobility Transistor) など新材料を用いたパワーデバイスの電気特性は、MOS-Level 1~3 の様な簡易なデバイスモデルでは表現しきれなくなっており、MOS-Level 1~3 に別途可変抵抗モデルを追加したり、一からモデルを構築したりするなどの対応が必要になってきている。SiC-MOSFET や GaN-HEMT の市場適用の増加に伴い、デバイスモデル開発が活発になってきている。

また別の視点からもデバイスモデルの重要性が増してきている。近年のデバイスモデルは半導体メーカーの拡販戦略として用いられる側面もある。省エネ化のために SiC や GaN を採用する電力変換装置が増えてきており、半導体メーカー各社は SiC や GaN の開発、及び拡販に力を入れている。半導体メーカー各社は、性能、コスト、信頼性、入手性などにおいて他社との差別化を図っているが、今後徐々にコモディティ化が進み、差別化が難しくなることが予想される。そこで、新たな競争軸として購入側がデバイスを選定する過程におけるユーザビリティが重要となってくると考えられている。すでに、複数メーカーは設計者向けに SiC や GaN のデバイスモデル (Spice モデル、コンパクトモデル) を提供しており、それ専用のツールも開発し Web 上で無償提供している。これらの背景もデバイスモデル開発の活発化に繋がっている。

2.2.1 デバイスモデルの分類

デバイスモデルは一般的に、物理モデル、準物理モデル、ビヘイビアモデルの3種類に分類できる。Web上で無償提供されているモデルは準物理モデル、もしくはビヘイビアモデルが多く見られ、提供はSpice形式やLTspice形式が多い。

2.2.1.1 物理モデル

物理モデルは対象デバイスのチャネル長や不純物濃度などの実際の値から、ポアソン方程式等を用いてデバイス内の電位を計算し、物理現象に則って外部入力に対して出力結果を返すモデルである [14][15]。物理モデルはチャネル長や不純物濃度をモデルパラメータとして、半導体物理式の組み合わせで電気的特性を表現している。そのため、デバイスの物理特性がわかっている場合は実測値に対し整合性の高い出力を得ることができる。また、製造工程において発生するプロファイルばらつきをデバイスモデルで模擬することで、製品製造のロバスト性設計に有効である。一方、物理モデル開発者は半導体物理の知識が必要であり、かつTCADなどでデバイス内部の電解分布やホール・電子分布などを確認しながらモデルを構築する必要があるため、数年の開発期間が必要となる場合がある。また、デバイス構造が異なる場合はデバイスモデルを再構築しなければならない場合があり、モデルの拡張性は低い。また、物理モデルはデバイスプロファイルがわからなければ実際の挙動を模擬することは難しいことから、デバイスを製造しているメーカーなどにおいては有効なモデルであるが、既製のデバイスを購入したユーザーが物理モデルを用いて実測に合わせ込むことは難易度が高い。

2.2.1.2 準物理モデル

準物理モデルは、一部に半導体物理式を用いており、それ以外はビヘイビア式を用いたモデルである [16]。一部とは、電子の移動度などを指す。準物理モデル開発者は半導体物理の知識は必要であるが、TCADにてデバイス内部の挙動を確認する必要はなく、実測データからフィッティングパラメータを一定数含んだビヘイビア式を構築し、組み合わせることで精

度の高いモデルを構築することができる。モデルのフィッティングパラメータによって調整できるため、準物理モデルは、同じタイプのデバイスに対する汎用性を備えている。

2.2.1.3 ビヘイビアモデル

ビヘイビアモデルには半導体物理の要素は含まれておらず、フィッティング用の関数式で表現される [17][18]。よって、ビヘイビアモデル開発者には半導体物理知識は不要である。一方、実測に対して整合性の高い関数を探索できる数学的知識が必要となる。ビヘイビアモデルは多くのフィッティングパラメータを含んでおり、実測に対しての合わせこみを柔軟に行うことができる。ただし、パラメータを多く含むため、フィッティングに時間を要することがある。本研究では汎用的に使える技術を構築すべく、ビヘイビアモデルをベースにデバイスモデル開発に取り組む。

2.2.2 デバイスモデルの技術動向

2.2.2.1 デバイスモデルの関連論文発行数の推移

図 2.2 に 2000 年から 2020 年までの SiC-MOSFET デバイスモデル関連論文発行数の推移を示す。SiC-MOSFET に関するデバイスモデルの文献数は SiC の市場投入時期の 2012 年を筆頭に増加傾向にあり、開発が活発になっていることが伺える。また、図 2.3 に示す様に、論文発行国別で調査すると、ここ数年、中国での研究が活発になってきていることがわかる。




図 2.2: SiC-MOSFET デバイスモデル関連論文発行数の推移




図 2.3: SiC-MOSFET デバイスモデル関連論文発行数の国別推移

2.2.2.2 デバイスモデルの最適化

デバイスモデル最適化の技術動向について表 2.1 にまとめる。併せて、本研究の位置づけも示す。

表 2.1: デバイスモデルの最適化に着目した研究一覧と本研究の位置づけ

筆頭著者 発表年	ターゲット デバイス	デバイ ス形状	モデル式	最適化 プラット フォーム	最適化アルゴリズム	最適化 対象データ
A. Shahabi 2017 [19]	1.2-kV SiC- MOSFET	TO247	Level-3 MOSFET model	MATLAB LTspice	<u>Static</u> Genetic Algorithm	<u>Static</u> I_D, V_{DS}
G. Bazzano 2020 [20]	SiC-MOSFET	unknown	Modified SiC- MOSFET model of STMicroelectronics	unknown	<u>Static</u> Non-dominated Sorting Genetic Algorithm II	<u>Static</u> I_D-V_{GS} $R_{DS}-T_j, V_{GS}-T_j$
X. Long 2021 [21]	1.2-kV SiC- MOSFET 100-V GaN- HEMT	TO247 GaNPN	Modified EKV MOSFET model	unknown	<u>Static</u> Genetic Algorithm and Levenberg-Marquardt Algorithm	<u>Static</u> I_D-V_{DS}, I_f-V_f C-V
A. J. Sellers 2020 [22]	1.2-kV SiC- MOSFET	TO247	Modified Curtice model	MATLAB LTspice	<u>Static, Dynamic</u> Downhill Simplex Algorithm	<u>Static</u> I_D-V_{DS} <u>Dynamic</u> I_D, V_{DS}
本研究	1.2-/3.3-/6.5-kV Full SiC module	Module	自動モデリング (ヒューリスティックモデル)	MATLAB Simulink	<u>Static</u> Original Algorithm <u>Dynamic</u> Simulated Annealing Algorithm	<u>Static</u> I_D-V_{DS}, I_f-V_f <u>Dynamic</u> I_D, V_{DS}, I_G, V_{GS}

2017年に A. Shahabi らによって 1.2-kV SiC-MOSFET の静特性 (I_D, V_{DS}) のフィッティングに GA 法を適用した例を筆頭に、最適化に関する論文が増加している [19]。G. Bazzano (2020 年) らは、SiC-MOSFET の静特性 (I_D-V_{GS} , $R_{DS}-T_j$, $V_{GS}-T_j$) を、STMicroelectronics が提供している Spice モデルを修正したものを用いて最適化を実施している。最適化には GA 法の派生である、非優性ソート遺伝的アルゴリズム (Nondominated Sorting Genetic Algorithm II : NSGA II) を使用しており、12 個のフィッティングパラメータを用いて最適化している。

NSGA II は、GA 法を多目的最適化問題に拡張したものであり、計算された目的関数をランク付けし、有望な種集団として優れたランクを残す手法を取っている。導電抵抗、しきい値電圧、および伝達特性の3つの波形より目的関数を設定しており、データシート値とモデル結果の二乗平均平方根誤差から算出している [20]。X. Long (2021 年) らは、SiC-MOSFET と GaN-HEMT の 静特性 (I_D - V_{DS} , I_F - V_F , C-V) を Modified EKV MOSFET モデルを用いて最適化を実施している [21]。目的関数は、データシート値とモデル結果の I_D の平方和から算出している。10 個のフィッティングパラメータを有しており、パラメータの最適化には、GA 法とレーベンバーグ・マルカート・アルゴリズム (LM) が適用されている。GA 法はパラメータのおおよその最適値を見つけることに用いられている。次に GA 法にて探索された最適値を初期値として LM 法が適用され、非線形最小二乗法を解き、目的関数を最小値に収束させている。冒頭に記載した A. Shahabi らを始め、静特性のモデリングに最適化を適用している例が多く、また、GA 法をベースとした最適化手法が多く使用されているがわかる。一方、A. J. Sellers (2020 年) らは SiC-MOSFET のスイッチング波形 (I_D , V_{DS}) に対して最適化を試みている [22]。実測のスイッチング波形と解析波形との絶対差分を目的関数と設定し、Downhill Simplex Algorithm (滑降シンプレックス法) にてスイッチング回路の寄生インダクタンスと SiC-MOSFET の寄生容量をフィッティングパラメータとして設定して最適化を試みている。

これらの最適化手法には課題も存在する。静特性の最適化に関して、固定のフィッティングパラメータを有したデバイスモデルを用いる場合、汎用性が低くなる可能性がある。例えば I_D - V_{DS} 特性を例に説明すると、モデル式内のフィッティングパラメータを変化させ、 I_D - V_{DS} 特性を模擬するが、フィッティングパラメータが少ない場合 (~10 個) モデル式が表現できる曲線範囲はモデル式に制限され、汎用性が低くなる。一方、フィッティングパラメータを増やした場合 (~100 個)、表現できる曲線範囲は広がるが、最適化の実行に多大な時間を要するとともに、解が収束せずに局所解に陥ったり、最適化途中で停止したりしてしまう可能性がある。また、回路解析ではスイッチング解析を実施することが多く、スイッチング結果が実際の波形を模擬できているかどうか求められる。よって、A. J. Sellers らの様に静特性の最適化と合わせて、スイッチング解析の再現性を確認することが必要である。ただし、詳細解析には A. J. Sellers らが確認している I_D , V_{DS} 波形だけでなく、

I_G , V_{GS} 波形の精度も求められる。

そこで本研究では、静特性に関しては既存のモデル式を用いず、オリジナルの基本モデルを用意し、 I_D - V_{DS} 特性を柔軟に表現できるようにガウス関数の多項式を基本モデル内に用いることで、1.2-kV/3.3-kV/6.5-kV 耐圧のフル SiC パワーモジュールの静特性を再現する。これら耐圧の異なるモジュールは定格電流も異なるため、 I_D - V_{DS} 特性はそれぞれ異なるが、高精度に再現できることを確認し、汎用性があることを証明する。ここで、静特性をモデルで高精度に再現できたとしてもスイッチング波形との整合性では誤差が大きいことが確認された。これは静特性データを取得する回路系と、スイッチング波形データを取得する回路系が異なることが要因である。そこで、スイッチング解析の再現性を上げるため、構築した静特性モデルに調整パラメータを追加し、実測スイッチング波形と解析波形の I_G , V_{GS} , I_D , V_{DS} の比較から目的関数を設定し、SA 法を用いて調整パラメータを最適化し目的関数を最小化することを試みる。これらの実行は自動で行われ、静特性モデルは数十秒以内に完了し、SA 法を用いた最適化は 1 時間以内に完了することを確認した。静特性モデルの構築方法、目的関数の設定方法、デバイスモデルの最適化への SA 法の適用はどれも前例がなく、全て新規の研究である。

第 3 章

信頼性を考慮したパラメトリックスタディ

本章では電動航空機の推進系インバータに着目し、信頼性を考慮したパラメトリックスタディ手法を説明する。電動航空機産業は発展途上であり、電動航空機向けインバータ自体の先行例は少なく、現在世界的に研究開発が進んでいるフェーズにある [23][24]。電動航空機は高高度を飛行することから、地上で動作するインバータに対し要求されるファクターが多い。特に、低重量、高効率、高信頼性が求められており、トレードオフを確認しながら最適設計していくことが求められる。今回、信頼性としてパワーデバイスの中性子線破壊に着目した。高高度では中性子数が増加することから地上で動作しているインバータに対して中性子線故障確率は上昇する[25-27]。また、中性子線故障確率はパワーデバイスの耐圧や構成個数などに依存して変動することから、インバータの回路構成決定時に同時に考慮すべき要素となっている。本章では 3.3-kV フル SiC パワーモジュールと 6.5-kV フル SiC パワージュールを用いた、2 レベルインバータ、素子 2 直列 2 レベルインバータ、3 レベルインバータの 3 つの回路構成に対して、重量、フットプリント面積、損失、中性子線故障率の関係性を確認し、パラメトリックスタディの有効性を確認した。

3.1 パラメトリックスタディに用いるパワーモジュール

今回パラメトリックスタディに用いたパワーモジュールを表 3.1 に示す。3.3 kV フル SiC パワーモジュール（以降、3.3kV-F と呼ぶ）は SiC-MOSFET と SiC-SBD を搭載して 2in1 モジュールを構成し、750A という大電流が通電可能なモジュールになっている [28]。6.5 kV フル SiC パワーモジュール（以降、6.5kV-F と呼ぶ）は SiC-SBD を SiC-MOSFET のチップに組み込んで、1つのチップにした SBD 内蔵 SiC-MOSFET を搭載して 2in1 モジュールを構成しており、こちらも 400A という大電流が通電可能なモジュールになっている [29][30]。最大接合温度、フットプリント面積、パッケージ重量は 3.3kV-F と 6.5kV-F で同じになっている。両モジュールとも、モジュールを並列接続しやすい端子配置となっており、出力電流のスケールリングが容易なパッケージとなっている。本モジュールの外形は標準化が進んでおり、国内外メーカーで同型のパッケージが展開されている。よって、今後電鉄、風力、電動航空機などの高耐圧アプリケーション市場においてメジャーなパッケージとなることが想定されるため、本パラメトリックスタディではこのパッケージを選択した。

表 3.1: 検討に使用したパワーモジュール

素子名	3.3 kV フル SiC パワーモジュール (3.3kV-F)	6.5 kV フル SiC パワーモジュール (6.5kV-F)
定格電圧	3.3 kV	6.5 kV
定格電流	750 A	400 A
最大接合温度	175 °C	175 °C
フットプリント	140 mm × 100 mm	140 mm × 100 mm
パッケージ重量	0.8 kg	0.8 kg
素子数	2 in 1	2 in 1
搭載チップ	SiC-MOSFET SiC-SBD	SBD 内蔵 SiC-MOSFET
外形		

3.2 パワーモジュールの電気特性

図 3.1 に 3.3kV-F の 25°C と 175°C における順方向特性と逆方向特性を示す。また、図 3.2 にスイッチング損失を示す。SiC-MOSFET はその特性から高耐圧を保持しながら、導通時には低抵抗を実現できる。順方向特性においては 750A 定格時に $T_j=25^\circ\text{C}$ で約 1.7V、 $T_j=175^\circ\text{C}$ で約 3.9V のオン電圧となっている。SiC-MOSFET はユニポーラデバイスであり、電子移動度の温度依存性がそのままオン抵抗に寄与するため、Si-IGBT に比べオン抵抗の温度依存性が大きい。3.3kV-F は SiC-MOSFET に並列に SiC-SBD が搭載されており、逆方向導通時に電流を SiC-MOSFET のチャンネルとボディダイオードと SiC-SBD の 3 つの電流経路により分担して通電している。スイッチング特性に関して、SiC-MOSFET バイポーラデバイスの特徴であるテール電流や大きなリカバリも発生しないため、Si-IGBT に対して高速なスイッチングが可能であり、低スイッチング損失を可能としている。なお、モジュールを回路に組んだ際のコンデンサやバスバーなどの寄生インダクタンスの影響でスイッチングの際にサージ電圧が発生したり、その他ノイズが発生したりすることがあるため、ゲート抵抗により健全動作が可能なスイッチング速度に調整している。よって、モジュールを組み込んだ回路系によって、スイッチング損失は変動する。図 3.2 では $T_j=25^\circ\text{C}$ と 175°C で同じゲート抵抗条件でスイッチングした結果を示している。このとき、 T_j が高くなるほど SiC-MOSFET の閾値電圧 V_{th} が低下し、ターンオン時のスイッチング速度が速くなるため、 E_{on} は $T_j=175^\circ\text{C}$ の方が低くなっている。 E_{off} においては閾値電圧 V_{th} が低下しているため、高温程ターンオフが遅く E_{off} が大きくなっている。 E_{rec} においては高温時に SiC-MOSFET のボディダイオード分のリカバリが大きくなり、若干ではあるが高温程 E_{rec} が大きくなっている。




図 3.1: 3.3kV-F の電気特性 (左) 順方向特性 (右) 逆方向特性




図 3.2: 3.3kV-F のスイッチング損失

次に図 3.3 に 6.5kV-F の 25°C と 175°C における順方向特性と逆方向特性を示す。また、図 3.4 にスイッチング損失を示す。前述の通り、6.5kV-F には SBD 内蔵 SiC-MOSFET が搭載されている。SiC-MOSFET は結晶欠陥を有しており、SiC-MOSFET のボディダイオードに大電流が通電した際の再結合エネルギーにより結晶欠陥が成長し、SiC-MOSFET のオン抵抗を増加させてしまう現象が存在する。この現象を発生させないために SiC-MOSFET のセル間に SBD 構造を構築し、逆方向導通時には SBD 部分にだけ電流が流れる構造としたのが SBD 内蔵 SiC-MOSFET である。ゲート電圧に負バイアスを引き、チャンネルが導通していない場合においても SBD にのみ電流が流れ、常にバイポーラ動作を抑制する構造となっている。この様

に、結晶欠陥の成長によるオン抵抗の上昇が発生しないチップである。順方向特性においては 400A 定格時に $T_j=25^\circ\text{C}$ で約 2.7V、 $T_j=175^\circ\text{C}$ で約 7.0V のオン電圧となっている。3.3kV-F に比べ耐圧を保持するドリフト層の厚さが厚いため、 T_j 上昇に伴うオン電圧の上昇も大きくなっている。逆方向特性においてはほぼ直線に電流が上昇していることから、チャンネルと SBD のみに通電していることがわかる。

スイッチング損失においては、 T_j の依存性は 3.3kV-F と同じ傾向となっており、 E_{on} では $T_j=175^\circ\text{C}$ の方が低く、 E_{off} では $T_j=25^\circ\text{C}$ の方が低くなっている。一方、 E_{rec} においてはボディダイオードに電流が通電しないことから、蓄積キャリアによるリカバリ電流が存在しないため、 $T_j=25^\circ\text{C}$ 及び 175°C においてほぼ同等の E_{rec} となっている。




図 3.3: 6.5kV-F の電気特性 (左) 順方向特性 (右) 逆方向特性




図 3.4: 6.5kV-F のスイッチング損失

3.3 中性子線によるパワーデバイスの故障について

宇宙から飛来する高エネルギーの陽子を主とする一次宇宙線が地球に飛来する際、大気中の窒素や酸素の原子核に次々と衝突し二次宇宙線として陽子や中性子を発生させる。中性子は透過性が高く、地上にまで降り注ぐ。このとき、地上で動作するパワーデバイスに中性子が衝突した際、偶発的にパワーデバイスが故障することがあり、この現象を一般的に SEB (Single Event Burnout)と呼んでいる。SEB が発生すると、パワーデバイスは破壊され耐圧保持機能やスイッチング機能を失う。SEB によるパワーデバイスの故障確率は実験的に求めることができ、稼働 10^9 時間の平均故障率として FIT (Failure In Time)で表すことができる。現在までの研究により SEB に関しては次のことがわかっている [31-33]。

- ・ 中性子数は高度に伴い増加する。よって、中性子数に比例し SEB 発生確率も上昇する。
- ・ 高耐圧なパワーデバイス程 SEB 発生確率は低い。
- ・ パワーデバイスに印加される母線電圧が高くなるほど SEB 発生確率は上昇する。
- ・ パワーデバイスのチップ数（面積）に比例して SEB 発生確率は上昇する。

3.3.1 中性子線照射試験

図 3.5 に地上に降り注ぐ中性子のスペクトルを示す。図 3.5 の様に中性子は低エネルギー粒子ほど多く降り注ぎ、高エネルギー粒子になるほど対数的に数が減少する。




図 3.5: 地上に降り注ぐ中性子のスペクトル

中性子は非常に小さい物質であるため、パワーデバイスのチップ面内に照射されても、ほとんど Si 原子と衝突することなくチップを通過する。また、確率論的に Si 原子等と衝突した場合も、衝突エネルギーが小さい場合は中性子の増幅が発生せず、パワーデバイスの故障には至らない。一方、前述の通り、パワーデバイスに電圧が印加された状態で中性子が衝突すると偶発的に故障することがある。この故障確率は実験的に算出することができる。中性子線照射試験は電圧が印加された状態のパワーデバイスを用意し、図 3.5 に示す地上に降り注ぐスペクトルの約 2×10^8 倍の中性子を加速器にて生成しパワーデバイスに照射することで、パワーデバイスの中性子による故障を模擬する試験である [34-37]。具体的には、図 3.6 の様に電源に並列に接続されたパワーデバイスに加速器で生成した中性子を照射する。この時、図 3.7 の様にパワーデバイスに直列に抵抗を接続するなどしてパワーデバイスのリーク電流を測定する。正常時であればリーク電流は小さいが、パワーデバイスが故障した場合、リーク電流は増大する。測定サンプルの母数に対し十分な故障数が発生するまで試験を実施する（ワイブルプロットにて偶発故障を意味する $m=1$ になるのが望ましい）。各チップの中性子照射開始時間から故障までの時間を測定し、ワイブルプロットより故障確率を算出する。故障確率は FIT で表すことができ、次の式から計算される [36]。

$$FIT = \frac{1}{\text{加速係数} \times \text{SEB 発生時間}} \times 10^9 \quad (3.1)$$

$$\text{加速係数} = \frac{\text{測定時の中性子線量 [n/(cm}^2 \cdot \text{h)]}}{\text{海面の中性子線量 [n/(cm}^2 \cdot \text{h)]}} \times 10^9 \quad (3.2)$$

$$\text{SEB 発生時間} = \text{ワイブル故障時間 [h]} \quad (3.3)$$




図 3.6: 中性子線照射試験のイメージ図




図 3.7: 中性子線照射試験における SEB 発生時刻取得イメージ

3.3.2 3.3kV-F と 6.5kV-F の FIT カーブ

3.3kV-F の室温における FIT は章 3.3.1 の中性子線照射試験にて得た。ここでは、3.3kV-F の FIT を基に 6.5kV-F の FIT を求める。

先行研究により、SiC-MOSFET の FIT は耐圧で規格化可能であることがわかっている [32][38]。そこで、3.3kV-F のデータを基に 6.5kV-F の FIT を算出した。図 3.8 に 3.3kV-F と 6.5kV-F のデータを示す。なお、3.3kV-F と 6.5kV-F では搭載されているチップ数が異なるため、図 3.8 ではその影響も考慮している。

参考までに、FIT の温度依存性も算する。FIT は耐圧換算できるように、アバランシェ電圧に依存しており、アバランシェ電圧が高いほど故障確率は低くなる。SiC-MOSFET では高温程アバランシェ電圧は高くなる。よって、図 3.8 に示す様に、高温程 FIT は低くなる傾向にある [39]。ただし、図 3.8 に示す-50°C と 175°C はあくまで理論値であり、SiC-MOSFET の構造等によって、変化する可能性がある。




図 3.8: 3.3kV-F と 6.5kV-F の FIT カーブ、及び 3.3kV-F の FIT の温度依存性

3.3.3 中性子の高度依存性

中性子数は高高度になるほど増加する。高度に依存した中性子のスペクトルは Quotid Atmospheric Radiation Model (QARM) もしくは、Excel-based program for calculating the atmospheric cosmicray spectrum (EXPACS) にて求めることができる [40][41]。今回は EXPACS を用いて高度に依存したスペクトルを確認し、高度 0m に対して高度 5,000m と高度 10,000m のフラックス比を算出する。図 3.9 に高度 0m、高度 5,000m、高度 10,000m のフラックスを示し、それぞれ 0m に対する比を計算した結果を示す。ここで、先行研究より SiC に中性子が衝突し 15MeV の二次粒子を生成するためには 55MeV の中性子エネルギーが必要である [44]。これは二次粒子を生成するためには 4 倍の中性子エネルギーが必要であることを示す。また、先行研究より SEB が発生するには 1MeV~30MeV の二次粒子が必要であるとのことから、SiC-MOSFET が SEB を発生させるには 1MeV~30MeV の 4 倍の 4MeV~120MeV 必要であると考えられる [42]。よって、4MeV~120MeV の範囲における高度 5,000m、高度 10,000m の比の平均値から、標高 0m に対する高度 5,000m、高度 10,000m のフラックス比を算出し表 3.2 に示す。




図 3.9: 高度別中性子スペクトラム (左軸) と標高 0m に対する比 (右軸)

表 3.2: 標高 0m に対する標高 5,000m と標高 10,000m の中性子フラックス比

高度	比
5,000m	33 倍
10,000m	163 倍

また、求めた高度依存性を 3.3kV-F と 6.5kV-F の FIT 曲線に適応したものを図 3.10 に示す。

図 3.10 より高度依存性を考慮すると FIT が上昇していることがわかる。




図 3.10: 高度依存性を考慮した 3.3kV-F と 6.5kV-F の FIT 曲線

3.3.4 FIT カーブのパワーモジュール数依存性

ここまでパワーモジュール1台あたりのFITを示してきたが、インバータ構成によってはパワーモジュールを多数使用することがある。多数のパワーモジュールで構成されたインバータのFITは次の式(3.4)から求めることができる。また図3.11にチップのFIT、そのチップを複数搭載したパワーモジュールのFIT、また、そのパワーモジュールで構成したインバータのFITの大小関係のイメージ図を示す。

この様に、インバータを構成するパワーモジュール数が多くなる場合、インバータの故障確率は上昇する。

$$\text{FIT(インバータ)} = \text{FIT(モジュール)} \times \text{モジュール数} \quad (3.4)$$




図 3.11: FIT の大小関係のイメージ図

3.4 パラメトリックスタディに用いるインバータ回路

今回、次に示す3つのインバータ構成を基にパラメトリックスタディを実施する。

① 2レベルインバータ(2-level)

図 3.12 に 2 レベルインバータの回路図を示す。最も基本的なインバータ回路構成であり、U 相、V 相、W 相がそれぞれ 2 素子で構成され、PWM 制御等でモーター負荷に 3 相交流電流が送られる。図 3.12 では 3.3kV-F (2 素子入り) を 3 台並べて 2 レベルインバータを構成した例を示している。




図 3.12: 2 レベルインバータの回路図

② 2素子直列2レベルインバータ(2-level(S))

図 3.13 に 2 素子直列 2 レベルインバータの回路図を示す。P/N 間に印加される母線電圧が高くなった場合、低耐圧モジュールでは電圧を保持することができず、高耐圧モジュールを使用する必要がある。一方、適度な高耐圧モジュールがない場合は中耐圧モジュールを直列に接続し、高耐圧モジュールとして使用することがある。例えば、図 3.13 では 3.3kV-F を 2 直列にすることで 6.5kV の耐圧を保持している。一方、本回路構成は、直列間の電圧分圧や、スイッチングタイミングの同期、直列接続によるオン抵抗の増加などの課題があり、採用されている例は少ない。また、①の 2 レベルインバータに比べモジュール数は増加する。




図 3.13: 2 素子直列 2 レベルインバータの回路図

③ 中性点クランプ型 3 レベルインバータ (3-level)

図 3.14 に中性点クランプ型 3 レベルインバータの回路図を示す。電圧レベルを多段にできることから、スイッチングの際に発生する電圧ひずみが小さくなり、ノイズの少ない出力波形を生成することができる。よって、2 レベル回路で従来必要であった出力端フィルタなどを低減することが可能である。また、2 レベル回路は中性点を基準に上下で母線電圧を分圧するため、上アームと下アームに印加される電圧は母線電圧の半分の電圧となる。よって、母線電圧の半分耐圧のモジュールを適用できるメリットもある。




図 3.14: 中性点クランプ型 3 レベルインバータの回路図

これら3種類のインバータ回路に3.3kV-Fと6.5kV-Fを適用した場合の必要モジュール数を表3.3に示す。今回、インバータの出力電流としては500Armsと2000Armsを設定した。

表 3.3: 各3相インバータ回路に必要なモジュール数

	出力電流 500Arms		出力電流 2000Arms	
	3.3kV-F	6.5kV-F	3.3kV-F	6.5kV-F
2-level	 × 3	 × 6	 × 12	 × 24
2-level(S) (MOD 2直列)	 × 6		 × 24	
3-level	 × 9		 × 36	

以上のデータを基にパラメトリックスタディを実施していく。

3.5 パラメトリックスタディ結果

パラメトリックスタディは MATLAB/Simulink を用いてパラメータを網羅的に振るアルゴリズムを準備し実施した。損失計算は Simulink にてインバータ動作を模擬し、スイッチング条件に応じてルックアップテーブルからデバイスの電気特性を参照する手法を採用した。

3.5.1 「出力電流 vs 合計モジュール数」の関係性確認

3.3kV-F の定格電流が 750A、6.5kV-F の定格電流が 400A であることから、一般的な使用条件に合わせて実行電流に換算すると、3.3kV-F の使用時実行電流 530Arms ($750A/\sqrt{2}$)、6.5kV-F の使用時実行電流 283Arms ($400A/\sqrt{2}$) と設定し、インバータ出力時の必要合計モジュール数を計算する。図 3.15 にインバータ出力電流と必要合計モジュール数の関係を示す。3.3kV-F(2-level)に対し、3.3kV-F(2-level(2))と 3.3kV-F(3-level)では 1 アームの必要構成モジュール数が多くなる。よって、3.3kV-F(2-level(2))と 3.3kV-F(3-level)では出力電流の増加に伴いモジュール並列数が増加し、必要合計モジュール数の増加割合は大きくなる。また、6.5kV-F(2-level)は定格電流が 3.3kV-F(2-level)に対して低いため、出力電流の増加に伴いモジュール並列数が増加し、6.5kV-F(2-level)の必要合計モジュール数の増加割合は大きくなる。インバータを少ないモジュール数で構成したい場合は 3.3kV-F(2-level)がより良い選択肢となる。




図 3.15: 出力電流に対する必要合計モジュール数

3.5.2 「出力電流 vs インバータ合計損失」の関係性確認

図 3.16 には $V_{cc}=1500V$ 、 $f_c=1kHz$ 、 $T_c=50^\circ C$ の時の出力電流を変化させた際のインバータ合計損失結果を示す。全ての回路構成において、出力電流の増加に伴い合計損失の増加が確認できる。全電流範囲において 3.3kV-F(2-level)の損失が一番低く、次いで 6.5-kV(2-level)、3.3kV-F(2-level(S))、3.3kV-F(3-level)の順に合計損失が大きくなっている。図 3.17 にインバータ合計損失内訳を示す。出力電流が 2000Arms の場合、全ての回路構成において導通損が支配的となっていることがわかる。また、3.3kV-F(2-level)を基準に損失比を計算すると、3.3kV-F(2-level(S))と 3.3kV-F(3-level)が約 1.7 倍、6.5-kV(2-level)が約 1.4 倍になっている。




図 3.16: 出力電流に対するインバータ合計損失

($V_{cc}=1500V$, $f_c=1kHz$, $T_c=50^\circ C$)




図 3.17: インバータ合計損失内訳

3.5.3 「母線電圧 vs インバータ合計損失」の関係性確認

図 3.18 には $I_{out}=500\text{Arms}$ 、 $f_c=1\text{kHz}$ 、 $T_c=50^\circ\text{C}$ の時の母線電圧を変化させた際のインバータ合計損失結果を示す。母線電圧の増加に伴いスイッチング損失が増加することで、インバータ合計損失は増加する。2-level 回路、3-level 回路でスイッチング動作モードが異なることからそれぞれの回路における導通損とスイッチング損の割合が異なる。よって、母線電圧上昇に伴い、それぞれの回路でスイッチング損失の上昇割合が異なり、回路構成によって合計損失の傾きが変わっている。




図 3.18: 母線電圧に対するインバータ合計損失

($I_{out}=500\text{Arms}$, $f_c=1\text{kHz}$, $T_c=50^\circ\text{C}$)

3.5.4 「母線電圧 vs インバータ合計 FIT」の関係性確認

図 3.19 には $I_{out}=500\text{Arms}$ 、 $f_c=1\text{kHz}$ 、 $T_c=50^\circ\text{C}$ 、高度 10,000m の時の母線電圧を変化させた場合のインバータ合計 FIT 結果を示す。3.3kV-F(2-level)では母線電圧がそのまま 3.3kV-F(2-level)の 1 素子に印加されるのに対し、3.3kV-F(2-level(S))、3.3kV-F(3-level)では母線電圧の半分が 1 素子に印加されるため、インバータ合計 FIT は 3.3kV-F(2-level)に対し 3.3kV-F(2-level(S))、3.3kV-F(3-level)では低減される。また、6.5kV-F(2-level)は素子のアバランシェ電圧が高いためモジュール合計数を考慮しても合計 FIT は低くなる。ここで、仮に FIT の目標値を 10FIT とした場合、図 3.19 の様にそれぞれの母線電圧の適用範囲が確認でき、3.3kV-F(2-level)では約 1600V 以下、3.3kV-F(3-level)、3.3kV-F(2-level(S))、6.5kV-F(2-level)では約 3100V 以下が適用可能範囲となることがわかる。それ以上の母線電圧で使用する場合は FIT が跳ね上がり、故障する可能性が高くなる。




図 3.19: 母線電圧に対するインバータ合計 FIT

($I_{out}=500\text{Arms}$, $f_c=1\text{kHz}$, $T_c=50^\circ\text{C}$, 高度 10,000m)

3.5.5 「インバータ合計損失 vs インバータ合計 FIT」の関係性確認

図 3.20 には $I_{out}=500\text{Arms}$ 、 $f_c=1\text{kHz}$ 、 $T_c=50^\circ\text{C}$ 、高度 10,000m の時のインバータ合計損失とインバータ合計 FIT の相関を示す。また、併せてインバータに用いられるモジュールの合計重量も示す。(カッコ) は損失を計算したときの母線電圧を示す。3.3kV-F(2-level)は合計損失が一番低く、重量も一番軽い結果となった。また章 3.5.4 で示したのと同様に、仮に FIT の目標値を 10FIT とした場合、適用可能な電圧範囲は約 1600V 以下である。次に損失が低いのは 6.5kV-F(2-level)であり、重量は 3.3kV-F(2-level)の 2 倍になるが、4 つの回路構成の中では 2 番目に軽い。また、3.3kV-F(2-level)に対し適用可能な電圧範囲は広がり、約 3100V 以下となることがわかる。3.3kV-F(2-level(S))は 6.5kV-F(2-level)と同重量であるが損失が大きいことがわかる。3.3kV-F(3-level)は重量が 4 つの回路構成の中では最大で、母線電圧 3500V 以下では損失も最大となる。図 3.21 には $I_{out}=2000\text{Arms}$ 、 $f_c=1\text{kHz}$ 、 $T_c=50^\circ\text{C}$ 、高度 10,000m の時のインバータ合計損失とインバータ合計 FIT の相関を示す。出力電流を上昇させると合計損失が増加し、モジュール並列数の増加によりインバータ合計 FIT が増加するため、適用可能な母線電圧範囲が低下する。

これらの結果より、次のようにまとめることができる。

- ・ 低母線電圧での使用の場合、3.3kV-F(2-level)が損失、および重量で有利
- ・ 高母線電圧での使用の場合、3.3kV-F(2-level)が損失、および重量で有利
- ・ 出力電流を上昇させた場合、全回路構成において適用可能な母線電圧範囲が低下する




図 3.20: インバータ合計損失に対するインバータ合計 FIT

(I_{out}=500Arms, f_c=1kHz, T_c=50°C, 高度 10,000m)




図 3.21: インバータ合計損失に対するインバータ合計 FIT

(I_{out}=2000Arms, f_c=1kHz, T_c=50°C, 高度 10,000m)

3.6 まとめ

本章では電動航空機の推進系インバータに着目し、信頼性を考慮したパラメトリックスタディ手法を確立した。電動航空機は高高度を飛行することから、地上で動作するインバータに対し要求されるファクターが多く、特に高効率、低重量、高信頼性が求められており、トレードオフを確認しながら最適設計していくことが求められる。今回、信頼性としてはパワーデバイスの中性子線破壊に着目し、高高度の中性子数の増加による故障確率の増加も考慮した。パラメトリックスタディでは 3.3-kV フル SiC パワーモジュールと 6.5-kV フル SiC パワーモジュールを用いた、2 レベルインバータ、素子 2 直列 2 レベルインバータ、3 レベルインバータの 3 つの回路構成に対して、重量、フットプリント面積、損失、中性子線故障率の関係性を確認した。結果「 $I_{out}=500\sim 2000\text{Arms}$ 、 $f_c=1\text{kHz}$ 、 $T_c=50^\circ\text{C}$ 、高度 10,000m」の条件下において、以下の考察が得られた。

母線電圧 1600V 付近以下では 3.3kV-F(2-level)が、故障率、損失、重量の点から最適な選択肢である。母線電圧 1600V 付近以上 (3100V 付近以下) では 6.5kV-F(2-level)が、故障率、損失、重量の点から最適な選択肢である。

本パラメトリックスタディ手法により、電力変換器のコンセプト設計時に信頼性の考慮が可能となり設計中盤での抜け漏れが防止可能となる。また、デバイスモデルを用いた詳細回路設計に向け、早期にターゲット回路の選定が可能となる。

第4章

デバイスモデル開発短期間化に向けたデバイスモデル自動構築

本章では高精度なデバイスモデルを自動で構築する手法を説明する。一般的に、解析に用いるデバイスモデルは、モデル対象となる MOSFET 等の実測データに対して、作業者が既存のデバイスモデルを用意し、トライ&エラーにてフィッティングパラメータ調整し合わせ込む。特にスイッチング波形とデバイスモデル解析結果の整合性が悪い場合は別のデバイスモデルを適用したり、パラメータのフィッティングを繰り返したりといった地道な作業が必要である。既存のデバイスモデルで精度が出ず、デバイスモデル自体を開発する場合も同様に、実測データに対して整合性のある関数をトライ&エラーで模索し、スイッチング波形との整合性が悪い場合は関数の再構築や、パラメータのフィッティングを繰り返す必要がある。この様に、デバイスモデルを用意するまでの工数が多いこと、簡単には関数が見つからないこと、簡単には実測データに合わないことなどから、求められる精度次第ではデバイスモデルを準備するのに数年の期間を要することもある。電力変換器の設計初期時に詳細な回路解析をパラメトリックスタディ的に実施し、コンセプト設計に反映し、試作に移れることが理想である。一方、デバイスモデルの準備に時間がかかることから、設計初期においては MOSFET の傾向のみ模擬した簡易なデバイスモデルを用いて解析を行い、開発と並行してデバイスモデルの高精度化が行われることが多い。簡易なデバイスモデルを用いた解析では詳細な回路解析結果は得られないため、試作機の測定段階においてノイズや誤動作などが確認され、設計の手戻りが発生することがある。また不具合があれば、後追いで高精度なデバイスモデルを準備し原因を確認することがある。これらを解消するために、本研究ではデバイスモデル

の自動構築技術の開発に取り組んだ。自動構築技術の確立により、極短期間で高精度なデバイスモデルが用意でき、詳細な回路設計を開発初期から実施できる。

4.1 デバイスモデルの自動構築フロー

図 4.1 にデバイスモデルの自動構築フローを示す。アルゴリズム構築用の DUT には 1.2kV, 800A のフル SiC パワーモジュールを使用した [43]。自動構築は大きく 2 パートに分かれて実施される。第 1 パートでは静特性モデルである順方向特性モデル、逆方向特性モデル、容量特性モデルの自動構築を行う。第 2 パートでは第 1 パートで構築したモデルを用いてスイッチング解析を行う。また、第 2 パートでは実測波形と解析結果の誤差から目的関数を計算し、目的関数を低減させるために SA 法を用いて静特性モデルに追加した調整用パラメータを最適化する。目的関数が事前に設定した目標値以下となった場合に SA 法の実行は終了し、最適化されたデバイスモデルの構築が完了となる。自動構築は MathWorks 社の MATLAB/Simulink を用いた。回路解析も Simulink 上で実施し、MATLAB と連成させ最適化を実施した。




図 4.1: デバイスモデルの自動構築フロー

4.2 順方向特性 (I_D - V_{DS}) モデルの自動構築

図 4.2 に順方向特性 (I_D - V_{DS}) モデルの自動構築フローを示す。まず初めに MATLAB へカーブトレーサ、及びダブルパルススイッチング試験から取得した各 V_{GS} の I_D - V_{DS} 実測データを取り込む [16]。次に、式(4.1)に示す基本式が実測データに合うように MATLAB が $F_1 \sim F_3$ の自動探索を行う。このとき、自動探索は V_{GS} データ毎に実施される。図 4.3 に実測データと自動探索結果を示す。

$$I_D = F_1 \times \tanh(F_2 \times V_{DS}) + F_3 \times V_{DS} \quad (4.1)$$



図 4.2: 順方向特性 (I_D - V_{DS}) モデルの自動構築フロー




図 4.3: 実測データと自動探索結果 (左)低 V_{DS} 領域 (右)高 V_{DS} 領域

自動探索は MATLAB の Optimization Toolbox における非線形最小二乗法を用いて行われる [44]。自動探索において $F_1 \sim F_3$ は V_{GS} 依存性を持ったデータとして抽出される。抽出された $F_1 \sim F_3$ を図 4.4 に示す。抽出された $F_1 \sim F_3$ を V_{GS} の関数として表現するため、式(4.2)～式(4.4)に示すガウス関数の多項式を用いる。

$$F_{1(V_{GS})} = \sum_{i=1}^n A1_i \exp \left[- \left(\frac{V_{GS} - B1_i}{C1_i} \right)^2 \right] \quad (4.2)$$

$$F_{2(V_{GS})} = \sum_{i=1}^n A2_i \exp \left[- \left(\frac{V_{GS} - B2_i}{C2_i} \right)^2 \right] \quad (4.3)$$

$$F_{3(V_{GS})} = \sum_{i=1}^n A3_i \exp \left[- \left(\frac{V_{GS} - B3_i}{C3_i} \right)^2 \right] \quad (4.4)$$

ここで、 $A1_i \sim C3_i$ は定数パラメータであり、MATLAB にて自動探索される。今回の探索では 3 次のガウス関数を用いた ($n=3$)。 $F_1 \sim F_3$ の抽出データを基に外挿データ作成しておく、自動探索時に抽出データ端での探索誤差が小さくなる。 $F_1(V_{GS}) \sim F_3(V_{GS})$ の探索結果を図 4.4 に併せて示す。




図 4.4: $F_1 \sim F_3$ の抽出データと $F_1(V_{GS}) \sim F_3(V_{GS})$ の探索結果

最後に自動探索後の $F_1(V_{GS}) \sim F_3(V_{GS})$ を基本式である式(4.1)に戻すことにより順方向特性 (I_D - V_{DS}) モデルが構築される。最終式を式(4.5)に示す。また、図 4.5 に実測データと自動構築したデバイスモデル(式(4.5))の比較を示す。

$$I_D = F_1(V_{GS}) \times \tanh(F_2(V_{GS}) \times V_{DS}) + F_3(V_{GS}) \times V_{DS} \quad (4.5)$$




図 4.5: 実測データとモデル自動構築結果 (左) 低 V_{DS} 領域 (右) 高 V_{DS} 領域

次に構築したデバイスモデルの精度検証を行う。精度検証には式(4.6)に示す平均平方二乗誤差（Root Mean Squared Error: RMSE）を用いる [45]。

$$\text{RMSE} = \sqrt{\frac{1}{n} \sum_{i=1}^n \{(I_{D.\text{measurement}})_i - (I_{D.\text{model}})_i\}^2} \quad (4.6)$$

ここで、 n は全データ数を表しており、 i は i 番目のデータ点を表している。RMSE は各 i 番目の点における誤差を 2 乗することで誤差を強調する式となっており、全データ中の一部に大きな誤差が含まれている場合は RMSE の数値は大きくなる。図 4.6 に各 V_{GS} における実測データとデバイスモデル結果から算出した RMSE を示す。RMSE はモジュールの定格電流である 800A を考慮し 0A~800A までの範囲から計算したものと、モジュールの最大遮断電流の 1600A を考慮し 0A~1600A までの範囲から計算したものの 2 種類計算した。




図 4.6: 実測データとデバイスモデル結果から算出した RMSE

計算結果より、定格電流 800A に対して RMSE が 30A 以下であることが確認できる。また、相対値では 4%程度の誤差であり、精度の高いデバイスモデルとなっていることが確認できる。

4.3 逆方向特性 (I_S-V_{SD}) モデルの自動構築

逆方向特性のモデルは固定されたモデル式を用いてパラメータフィッティングを行っている先行研究があるが、順方向特性のモデルの様に、異なる定格電圧や定格電流を持ったデバイスへのモデルの汎用性について検討されている例は少ない [46-48]。ここでは、逆方向特性モデルの汎用性も考慮しながら、順方向特性で構築したアルゴリズムを逆方向特性にも適用し、逆方向特性モデルの構築を試みる。

図 4.7 に逆方向特性 (I_S-V_{SD}) モデルの自動構築フローを示す。自動構築の基本的な原理は順方向特性のモデルフローと同様であるが、使用している式が異なる。




図 4.7: 逆方向特性 (I_S-V_{SD}) モデルの自動構築フロー

まず初めに MATLAB へカーブトレーサで取得した各 V_{GS} の I_S - V_{SD} 実測データを取り込む。DUT としているパワーモジュールは SiC-MOSFET と SiC-SBD が並列に搭載されており、電流成分としては、SiC-MOSFET のボディダイオード成分、チャンネル電流成分、SiC-SBD の SBD 電流が存在する。ただし、本パワーモジュールでは SiC-MOSFET のボディダイオードがアクティブにならない程度の SiC-SBD が搭載されており、電流成分としてはチャンネル電流と SBD 電流が支配的である。ここで、SBD 電流は V_{SD} が約 0.8V 付近から導通することから、取り込んだ実測データを $V_{SD}=0.8V$ で分割し、低 V_{SD} 領域データと高 V_{SD} 領域データとして扱う。式(4.7)を低 V_{SD} 領域データの基本式、式(4.8)を高 V_{SD} 領域データの基本式として用意し、基本式がそれぞれ実測データに合うように MATLAB が $G_1 \sim G_5$ を自動探索する。このとき、自動探索は V_{GS} データ毎に実施される。図 4.8 に実測データと自動探索結果を示す。

$$I_{Low} = G_1 \times V_{SD}^{G_2} \quad (4.7)$$

$$I_{High} = G_3 \times V_{SD}^{G_4} + G_5 \cdot \quad (4.8)$$




図 4.8: 実測データと自動探索結果 (左)低 V_{SD} 領域 (右)高 V_{SD} 領域

自動探索は順方向モデルと同様に MATLAB の Optimization Toolbox における非線形最小二乗法を用いて行われる。自動探索において $G_1 \sim G_5$ は V_{GS} 依存性を持ったデータとして抽出される。抽出された $G_1 \sim G_5$ を図 4.9 に示す。次に抽出された $G_1 \sim G_5$ を V_{GS} の関数として表現する。関数は順方向モデルと同様にガウス関数の多項式を用いる。

$$G_{1(V_{GS})} = \sum_{i=1}^n \alpha_{1_i} \exp \left[- \left(\frac{V_{GS} - \beta_{1_i}}{\gamma_{1_i}} \right)^2 \right] \quad (4.9)$$

$$G_{2(V_{GS})} = \sum_{i=1}^n \alpha_{2_i} \exp \left[- \left(\frac{V_{GS} - \beta_{2_i}}{\gamma_{2_i}} \right)^2 \right] \quad (4.10)$$

$$G_{3(V_{GS})} = \sum_{i=1}^n \alpha_{3_i} \exp \left[- \left(\frac{V_{GS} - \beta_{3_i}}{\gamma_{3_i}} \right)^2 \right] \quad (4.11)$$

$$G_{4(V_{GS})} = \sum_{i=1}^n \alpha_{4_i} \exp \left[- \left(\frac{V_{GS} - \beta_{4_i}}{\gamma_{4_i}} \right)^2 \right] \quad (4.12)$$

$$G_{5(V_{GS})} = \sum_{i=1}^n \alpha_{5_i} \exp \left[- \left(\frac{V_{GS} - \beta_{5_i}}{\gamma_{5_i}} \right)^2 \right] \quad (4.13)$$

ここで、 $\alpha_{1_i} \sim \gamma_{5_i}$ は定数パラメータであり、MATLAB にて自動探索される。今回の探索では 3 次のガウス関数を用いた ($n=3$)。 $G_1(V_{GS}) \sim G_5(V_{GS})$ の探索結果を図 4.9 に併せて示す。




図 4.9: $G_1 \sim G_5$ の抽出データと $G_1(V_{GS}) \sim G_5(V_{GS})$ の探索結果

自動探索後の $G_1(V_{GS}) \sim G_5(V_{GS})$ をそれぞれ基本式(4.7)と基本式(4.8)に戻し、式(4.14),式(4.15)が構築される。

$$I_{\text{Low}} = G_1(V_{GS}) \times V_{SD}^{G_2(V_{GS})} \quad (4.14)$$

$$I_{\text{High}} = G_3(V_{GS}) \times V_{SD}^{G_4(V_{GS})} + G_5(V_{GS}) \quad (4.15)$$

次に式(4.14)と式(4.15)を結合する。結合にはスムージング関数を用いて、式(4.15)の出力結果が式(4.14)以下とならないように制限する。式(4.14)と式(4.15)をスムージング関数に適用した式を式(4.16)、式(4.17)に示す [49][50]。

$$f_{\text{mid-term}} = I_{\text{High}} - I_{\text{Low}} - \text{delta} \quad (4.16)$$

$$I_S = I_{\text{Low}} + 0.5 \left(f_{\text{mid-term}} + \sqrt{f_{\text{mid-term}}^2 + 4|I_{\text{Low}}| \cdot \text{delta}} \right) \quad (4.17)$$

ここで、 δ は結合の滑らかさを決定するパラメータであり、今回は 1.0 に設定している。

図 4.10(左)に実測データと自動構築したデバイスモデル(式(4.17))の比較を示す。また、図 4.10(右)に RMSE も示す。




図 4.10: (左) 実測データとモデル自動構築結果 (右) RMSE

計算結果より、定格電流 800A に対して RMSE が 30A 以下であることが確認できる。相対値で見ると 4%程度の誤差であり、順方向特性モデルと同様に精度の高いモデルとなることが確認できる。

4.4 容量特性 ($C-V$) モデルの構築

4.4.1 C_{GS} モデル

C_{GS} は V_{GS} の依存性があるとしてモデルを構築する。実測データはダブルパルススイッチング試験のターンオン時のミラー電圧前までの I_G 波形と V_{GS} 波形から抽出する。実測データに適合するモデル式(4.18)を用意し、MATLAB が $H_1 \sim H_5$ を自動探索する。図 4.11 に実測データと自動探索結果を示す。

$$C_{GS} = H_1 \left\{ \frac{1}{1 + e^{(H_2 \times V_{GS} + H_3)}} + \frac{1}{1 + e^{(-H_2 \times V_{GS} + H_4)}} \right\} + H_5 \quad (4.18)$$




図 4.11: C_{GS} の実測データと自動探索結果

4.4.2 $C_{DS} + C_{SBD}$ モデル

$C_{DS} + C_{SBD}$ は V_{DS} の依存性があるとしてモデルを構築する。実測データはダブルパルススイッチング試験のターンオン時におけるスイッチング側 I_D 波形の変位電流成分 (リカバリ成分) と dV_{DS}/dt から抽出する。実測データに適合するモデル式(4.19)を用意し、MATLAB が $J_1 \sim J_4$ を自動探索する。図 4.12 に実測データと自動探索結果を示す。

$$C_{DS} + C_{SBD} = J_1 \times e^{(J_2 \times V_{DS})} + J_3 \times e^{(J_4 \times V_{DS})} \quad (4.19)$$




図 4.12: $C_{DS} + C_{SBD}$ の実測データと自動探索結果

4.4.3 C_{DG} モデル

C_{DG} は V_{GS} と V_{DS} の依存性があるとしてモデルを構築する。実測データはダブルパルススイッチング試験のターンオンとターンオフ時のミラー電圧期間におけるスイッチング側 I_G 波形、 V_{GS} 波形、 dV_{DS}/dt から抽出する。抽出された C_{DG} データは低 V_{GS} データと高 V_{GS} データとして得られる。実測データに適合するモデル式(4.20)を用意し、低 V_{GS} データと高 V_{GS} データに対してそれぞれ MATLAB が $K_1 \sim K_4$ を自動探索する。図 4.13 に実測データと自動探索結果を示す。

$$C_{DG} = K_1 \times \exp\left(\frac{K_2}{\sqrt{K_3} \times V_{DS}}\right) + K_4 \quad (4.20)$$

ここで、 $K_1 \sim K_4$ は低 $V_{GS}(V_{GS,low})$ と高 $V_{GS}(V_{GS,high})$ の 2 点のデータとして抽出される。




図 4.13: $K_1 \sim K_4$ の抽出データと $K_1(V_{GS}) \sim K_4(V_{GS})$ の 2 点間結合結果

次に、 \tanh 関数を用いて抽出された 2 点間をなめらかに結合する。式(4.21)～式(4.25)に $K_1 \sim K_4$ の低 $V_{GS}(V_{GS,low})$ と高 $V_{GS}(V_{GS,high})$ の 2 点間の結合式を記載する。

$$V_{GS,mid} = \frac{V_{GS,low} + V_{GS,high}}{2} \quad (4.21)$$

$$K_{1(V_{GS})} = \frac{(K_{1,V_{GS},high} - K_{1,V_{GS},low})}{2} \cdot \tanh\{5(V_{GS} - V_{GS,mid})\} + \frac{(K_{1,V_{GS},high} + K_{1,V_{GS},low})}{2} \quad (4.22)$$

$$K_{2(V_{GS})} = \frac{(K_{2,V_{GS},high} - K_{2,V_{GS},low})}{2} \cdot \tanh\{5(V_{GS} - V_{GS,mid})\} + \frac{(K_{2,V_{GS},high} + K_{2,V_{GS},low})}{2} \quad (4.23)$$

$$K_{3(V_{GS})} = \frac{(K_{3,V_{GS},high} - K_{3,V_{GS},low})}{2} \cdot \tanh\{5(V_{GS} - V_{GS,mid})\} + \frac{(K_{3,V_{GS},high} + K_{3,V_{GS},low})}{2} \quad (4.24)$$

$$K_{4(V_{GS})} = \frac{(K_{4,V_{GS},high} - K_{4,V_{GS},low})}{2} \cdot \tanh\{5(V_{GS} - V_{GS,mid})\} + \frac{(K_{4,V_{GS},high} + K_{4,V_{GS},low})}{2} \quad (4.25)$$

ここで、 $K_{1(@V_{GS,low})}$ は低 V_{GS} データに対して抽出された K_1 を示し、 $K_{1(@V_{GS,high})}$ は高 V_{GS} データに対して抽出された K_1 を示している。 $K_2 \sim K_4$ も同様である。図 4.13 に $K_1 \sim K_4$ の抽出

データと、 $K_1(V_{GS}) \sim K_4(V_{GS})$ の2点間結合結果を併せて示す。

構築された $K_1(V_{GS}) \sim K_4(V_{GS})$ を式(4.20)に戻すことにより C_{DG} モデルが構築される。最終式を式(4.26)に示す。また、図 4.14 に実測データと構築モデル(式(4.26))の比較を示す。

$$C_{DG} = K_{1(V_{GS})} \times \exp\left(\frac{K_{2(V_{GS})}}{\sqrt{K_{3(V_{GS})}} \times V_{DS}}\right) + K_{4(V_{GS})} \quad (4.26)$$

なお、式(4.26)には低 V_{GS} の実測データにおける $V_{DS}=0.1V$ の値を基準に最大値制限処理を行っている。




図 4.14: C_{DG} の実測データとモデル構築結果

4.5 デバイスモデルの回路解析検証

ここまでの章で構築したデバイスモデルを用いて回路解析を行う。図 4.15 に示す L 負荷スイッチング回路にてダブルパルススイッチング試験を行い取得した実測波形に対し、解析結果の整合性を確認する。データは室温にて取得した。デバイスモデルは Simulink 上で動作可能な Simscape コンポーネントを用意し、Simscape 言語にて構築した。




図 4.15: L 負荷スイッチング回路

実測及び解析は 100A~1600A まで 100A 刻みのスイッチング電流条件にて行った。母線電圧は 600V とした。低電流スイッチングである 100A、定格電流スイッチングである 800A、最大遮断電流である 1600A をピックアップし、図 4.16 にターンオンにおける実測と解析結果比較を、図 4.17 にターンオフにおける実測と解析結果比較を示す。




図 4.16: ターンオンにおける実測と解析結果比較




図 4.17: ターンオフにおける実測と解析結果比較

次に、実測と解析結果の誤差を定性的に評価する。 I_D 波形と V_{DS} 波形は dI_D/dt と dV_{DS}/dt として評価可能であるが、 I_G 波形と V_{GS} 波形に関してはパワーモジュールのデータシート等に記載されるような明確な評価基準がない。そこで、 I_G 波形と V_{GS} 波形は実測と解析結果の相対 RMSE を用いて誤差を計算する。相対 RMSE は式(4.27)にて計算される [51]。

$$\text{相対 RMSE} = \sqrt{\frac{\sum_{i=1}^N |m_i - s_i|^2}{\sum_{i=1}^N |m_i|^2}} \times 100 [\%] \quad (4.27)$$

ここで、 m_i は実測を、 s_i は解析結果を表す。 N は図 4.16、図 4.17 に示すデータ区間(6 μ s)における全データ数を表す。 i は i 番目のデータ点を表している。また、 I_D 波形と V_{DS} 波形の誤差は dI_D/dt と dV_{DS}/dt を算出し、相対誤差として計算する。ターンオンに関して、 dI_D/dt はスイッチング電流 I_D の 10%~90%の区間から、 dV_{DS}/dt はスイッチング電圧 V_{DS} の 90%~10%の区間から算出する。ターンオフに関して、 dI_D/dt はスイッチング電流 I_D の 90%~10%の区間から、 dV_{DS}/dt はスイッチング電圧 V_{DS} の 10%~90%の区間から算出する。併せて、スイッチング損失も相対誤差で計算する。相対誤差は式(4.28)から計算される。

$$\text{相対誤差} = \frac{S - M}{M} \times 100 [\%] \quad (4.28)$$

ここで、 M は実測を、 S は解析結果を示す。図 4.18 に I_G 波形と V_{GS} 波形に対する実測と解析結果の相対 RMSE と、 I_D 波形と V_{DS} 波形から算出した dI_D/dt と dV_{DS}/dt に対する実測と解析結果の相対誤差を示す。




図 4.18: 実測と解析における I_G , V_{GS} の相対 RMSE

及び dI_D/dt , dV_{DS}/dt , スイッチング損失の相対誤差

図 4.16、図 4.17、図 4.18 の結果より、構築した静特性モデルの精度が高かった場合においても、スイッチング特性の実測と解析結果間に誤差が生じていることがわかる。これは、例えばスイッチング特性に重要な順方向特性 (I_D - V_{DS}) モデルの高 V_{DS} 領域における閾値付近の実測データが少なく、モデルでは外挿的に傾向を模擬していることが挙げられる。また、スイッチング波形から容量特性を取得する際、微分処理などを行うためにスムージング処理などを行っていることから、実測データ側に絶対値のズレが生じてしまい、それをベースにモデル化していることなども挙げられ、これらの積み重ねがスイッチング解析の誤差要因であると推測される。

4.6 SA 法を用いたパラメータ最適化

章 4.5 で示した実測と解析の誤差を低減するために、構築したデバイスモデルに調整用パラメータを追加し、SA 法を用いて調整用パラメータを最適化する手法を検討した [52]。調整用パラメータは順方向特性 (I_D - V_{DS}) モデル、 C_{GS} モデル、 C_{DG} モデルに追加した。

4.6.1 調整用パラメータの追加

順方向特性 (I_D - V_{DS}) モデルには式(4.29)に示すように、主に高 V_{DS} 領域の傾きを決定する項に調整用パラメータ **ADJ1** を追加し、閾値調整用の項と、その項の効き具合を調整する調整用パラメータ **ADJ2** を追加する。

$$I_D = \{F_{1(V_{GS})} \times \tanh(F_{2(V_{GS})} \times V_{DS}) + \mathbf{ADJ1} \cdot F_{3(V_{GS})} \times V_{DS}\} \times \left\{0.5 \left(\tanh\left(\frac{V_{GS} - 2}{\mathbf{ADJ2}}\right) + 1 \right)\right\} \quad (4.29)$$

C_{GS} モデルには式(4.30)に示すように、 C_{GS} の絶対値を調整する **ADJ3** を追加する。

$$C_{GS} = \mathbf{ADJ3} \cdot H_1 \left\{ \frac{1}{1+e^{(H_2 \times V_{GS} + H_3)}} + \frac{1}{1+e^{(-H_2 \times V_{GS} + H_4)}} \right\} + H_5 \quad (4.30)$$

C_{DG} モデルには C_{DG} の値が切り替わるタイミングを調整する式(4.21)に調整パラメータ **ADJ4a** と **ADJ4b** を追加し、式(4.31)とする。

$$V_{GS.mid} = \frac{\mathbf{ADJ4a} \cdot V_{GS.low} + \mathbf{ADJ4b} \cdot V_{GS.high}}{2} \quad (4.31)$$

また、 C_{DG} の絶対値調整するために $K_{1(V_{GS})}$ の関数に低 V_{GS} の C_{DG} を調整する **ADJ5a** と、高 V_{GS} の C_{DG} を調整する **ADJ5b** を追加し、式(4.32)とする。

$$K_{1(V_{GS})} = \frac{(\mathbf{ADJ5b} \cdot K_{1.V_{GS}.high} - \mathbf{ADJ5a} \cdot K_{1.V_{GS}.low})}{2} \cdot \tanh\{5(V_{GS} - V_{GS.mid})\} + \frac{(\mathbf{ADJ5b} \cdot K_{1.V_{GS}.high} + \mathbf{ADJ5a} \cdot K_{1.V_{GS}.low})}{2} \quad (4.32)$$

ADJ1～ADJ5b の初期値は 1 であり、SA 法により調整される変動幅は 0.6～1.4 に設定した。また、図 4.15 に示す $R_{G.ON}$ 、 $R_{G.OFF}$ も調整し、変動幅は初期値（図 4.15 に記載）に対して $\pm 2\%$ に設定した。 $R_{G.int}$ も調整し、変動幅は初期値（図 4.15 に記載）に対して $\pm 10\%$ に設定した。

4.6.2 目的関数の設定

SA 法を用い最適化を行うために、目的関数の設定を行う。本検証では I_G 波形、 V_{GS} 波形の誤差を極力抑えながら dI_D/dt 、 dV_{DS}/dt の誤差を低減することを目標に目的関数を決定した。 I_G 波形、 V_{GS} 波形は回路設計時に、ゲート発振解析や、ゲート信号を用いた短絡検知回路解析などを行うため重要である [53]。 dI_D/dt 、 dV_{DS}/dt 誤差の低減に伴いスイッチング損失誤差も低減されるため、スイッチング損失は目的関数に含めない。まず、式(4.33)～式(4.36)に示すようにターンオンとターンオフにおける I_G 波形と V_{GS} 波形の実測と解析の絶対誤差の積を計算する。

$$\Delta I_{G.ON} = \int_{t_0}^{t_1} |I_{G.ON.meas} - I_{G.ON.sim}| dt \quad (4.33)$$

$$\Delta I_{G.OFF} = \int_{t_0}^{t_1} |I_{G.OFF.meas} - I_{G.OFF.sim}| dt \quad (4.34)$$

$$\Delta V_{GS.ON} = \int_{t_0}^{t_1} |V_{GS.ON.meas} - V_{GS.ON.sim}| dt \quad (4.35)$$

$$\Delta V_{GS.OFF} = \int_{t_0}^{t_1} |V_{GS.OFF.meas} - V_{GS.OFF.sim}| dt \quad (4.36)$$

小文字の ON はターンオンを、OFF はターンオフを意味する。また、小文字の mea は実測を意味し、sim は解析を意味する。 t_0 は図 4.16、図 4.17 に示すデータ区間(6us)の開始点、 t_1 は図 4.16、図 4.17 に示すデータ区間(6us)の終了点を意味する。

次に、式(4.37)～式(4.40)に示すようにターンオンとターンオフにおける dI_D/dt と dV_{DS}/dt の実測と解析の絶対誤差を計算する。

$$\Delta \frac{dI_{D.ON}}{dt} = \left| \frac{dI_{D.ON.meas}}{dt} - \frac{dI_{D.ON.sim}}{dt} \right| \quad (4.37)$$

$$\Delta \frac{dI_{D.OFF}}{dt} = \left| \frac{dI_{D.OFF.meas}}{dt} - \frac{dI_{D.OFF.sim}}{dt} \right| \quad (4.38)$$

$$\Delta \frac{dV_{DS.ON}}{dt} = \left| \frac{dV_{DS.ON.meas}}{dt} - \frac{dV_{DS.ON.sim}}{dt} \right| \quad (4.39)$$

$$\Delta \frac{dV_{DS.OFF}}{dt} = \left| \frac{dV_{DS.OFF.meas}}{dt} - \frac{dV_{DS.OFF.sim}}{dt} \right| \quad (4.40)$$

次に、スイッチング電流が 100A～1600A の広範囲の条件に対して最適化を行うため、式(4.33)～式(4.40)を 100A～1600A まで 100A 刻みのスイッチング波形に対してそれぞれ計算し、その RMSE を計算する。式(4.41)～式(4.48)に RMSE 計算式を示す。

$$I_{G.ON.RMSE} = \sqrt{\frac{1}{16} \sum_{i=1}^{16} \{(\Delta I_{G.ON}(@I_D=i \times 100[A]))^2\}} \quad (4.41)$$

$$I_{G.OFF.RMSE} = \sqrt{\frac{1}{16} \sum_{i=1}^{16} \{(\Delta I_{G.OFF}(@I_D=i \times 100[A]))^2\}} \quad (4.42)$$

$$V_{GS.ON.RMSE} = \sqrt{\frac{1}{16} \sum_{i=1}^{16} \{(\Delta V_{GS.ON}(@I_D=i \times 100[A]))^2\}} \quad (4.43)$$

$$V_{GS.OFF.RMSE} = \sqrt{\frac{1}{16} \sum_{i=1}^{16} \{(\Delta V_{GS.OFF}(@I_D=i \times 100[A]))^2\}} \quad (4.44)$$

$$\frac{dI_{D.ON}}{dt}_{.RMSE} = \sqrt{\frac{1}{16} \sum_{i=1}^{16} \left\{ \left(\Delta \frac{dI_{D.ON}}{dt} (@I_D=i \times 100[A]) \right)^2 \right\}} \quad (4.45)$$

$$\frac{dI_{D.OFF}}{dt}_{.RMSE} = \sqrt{\frac{1}{16} \sum_{i=1}^{16} \left\{ \left(\Delta \frac{dI_{D.OFF}}{dt} (@I_D=i \times 100[A]) \right)^2 \right\}} \quad (4.46)$$

$$\frac{dV_{DS.ON}}{dt}_{.RMSE} = \sqrt{\frac{1}{16} \sum_{i=1}^{16} \left\{ \left(\Delta \frac{dV_{DS.ON}}{dt} (@I_D=i \times 100[A]) \right)^2 \right\}} \quad (4.47)$$

$$\frac{dV_{DS.OFF}}{dt}_{.RMSE} = \sqrt{\frac{1}{16} \sum_{i=1}^{16} \left\{ \left(\Delta \frac{dV_{DS.OFF}}{dt} (@I_D=i \times 100[A]) \right)^2 \right\}} \quad (4.48)$$

最後に式(4.41)～式(4.48)の合計値を目的関数 $f_{objective}$ として定義する。式(4.49)に目的関数の計算式を示す。

$$\begin{aligned} f_{objective} = & I_{G.ON.RMSE} + I_{G.OFF.RMSE} + V_{GS.ON.RMSE} + V_{GS.OFF.RMSE} \\ & + \frac{dI_{D.ON}}{dt}_{.RMSE} + \frac{dI_{D.OFF}}{dt}_{.RMSE} + \frac{dV_{DS.ON}}{dt}_{.RMSE} + \frac{dV_{DS.O}}{dt}_{.RMSE} \end{aligned} \quad (4.49)$$

ここで、算出されたそれぞれの RMSE は次元が異なるため、最適化適用前の式(4.41)～式(4.48)の計算結果に対して重み付けを行い、式(4.41)～式(4.48)がそれぞれ 1.0 となるように正規化した。表 4.1 に RMSE 初期値と重み、及び各 RMSE を 1.0 に正規化した結果を示す。

SA 法の実行時に最適化前 $f_{objective}$ の 8.0 が低減されるように **ADJ1**～**ADJ5b**, **R_{G.ON}**, **R_{G.OFF}**, **R_{G.int}** が調整される。今回の検証では最適化前 $f_{objective}$ が最適化により 80%以下となった時点で解析が終了するように設定した。これは SA 法の性質上、解析回数が増えるほどパラメータ探索幅が狭まり、探索結果が飽和するため、低すぎる目標値を設定すると解析が終了しない可能性があるためである。

表 4.1: RMSE の重み付けと正規化結果

	各 RMSE	RMSE 初期値	重み	正規化
ターンオン	$I_{G.ON.RMSE}$	2.94e-7	3.40e6	1.0
	$V_{GS.ON.RMSE}$	2.76e-6	3.62e5	1.0
	$dI_{D.ON}/dt$ RMSE	3.44e8	2.91e-9	1.0
	$dV_{DS.ON}/dt$ RMSE	1.33e8	7.51e-9	1.0
ターンオフ	$I_{G.OFF.RMSE}$	2.75e-7	3.64e6	1.0
	$V_{GS.OFF.RMSE}$	4.71e-6	2.13e5	1.0
	$dI_{D.OFF}/dt$ RMSE	1.15e9	8.70e-10	1.0
	$dV_{DS.OFF}/dt$ RMSE	1.22e8	8.22e-9	1.0
各 RMSE の正規化後合計値 (最適化前 $f_{objective}$)				8.0

4.6.3 最適化結果

SA 法の実行の結果を表 4.2 に示す。最適化前 $f_{objective}$ が 8.0 であったのに対し、最適化後は 6.10 までの低減が確認された。これは約 24% の低減である。図 4.19 にターンオンにおける実測と最適化後の解析結果比較を、図 4.20 にターンオフにおける実測と最適化後の解析結果比較を示す。また、図 4.21 に I_G 波形と V_{GS} 波形に対する実測と解析結果の相対 RMSE と、 I_D 波形と V_{DS} 波形から算出した dI_D/dt と dV_{DS}/dt に対する実測と解析結果の相対誤差を示す。

表 4.2: SA 法による最適化結果

	各 RMSE	RMSE 初期値	重み	正規化	最適化後
ターンオン	$I_{G.ON.RMSE}$	2.94e-7	3.40e6	1.0	0.96
	$V_{GS.ON.RMSE}$	2.76e-6	3.62e5	1.0	1.28
	$dI_{D.ON}/dt$ RMSE	3.44e8	2.91e-9	1.0	0.49
	$dV_{DS.ON}/dt$ RMSE	1.33e8	7.51e-9	1.0	0.53
ターンオフ	$I_{G.OFF.RMSE}$	2.75e-7	3.64e6	1.0	0.56
	$V_{GS.OFF.RMSE}$	4.71e-6	2.13e5	1.0	0.66
	$dI_{D.OFF}/dt$ RMSE	1.15e9	8.70e-10	1.0	0.79
	$dV_{DS.OFF}/dt$ RMSE	1.22e8	8.22e-9	1.0	0.82
$f_{objective}$				8.0	6.10
初期値を 1 としたときの低減率				1.0	0.76




図 4.19: ターンオンにおける実測と最適化後の解析結果比較




図 4.20: ターンオフにおける実測と最適化後の解析結果比較




図 4.21: 実測と最適化後の解析結果における I_G , V_{GS} の相対 RMSE
 及び dI_D/dt , dV_{DS}/dt , スイッチング損失の相対誤差

図 4.21 より SA 法実行前に比べて SA 法実行後において I_G , V_{GS} 波形の整合性を維持しつつ、 dI_D/dt , dV_{DS}/dt , スイッチング損失の相対誤差を低減できていることがわかる。

4.7 静特性モデルの汎用性検証

順方向特性モデルと逆方向特性モデルに関して、汎用性を検証するため 3.3kV/750A 定格のフル SiC パワーモジュールと、6.5kV/400A 定格のフル SiC パワーモジュールの実測データに対し、自動構築可能か確認した [28-30]。図 4.22 に 3.3kV/750A 定格のフル SiC パワーモジュールの実測データとモデル自動構築結果を、図 4.23 に 6.5kV/400A 定格のフル SiC パワーモジュールの実測データとモデル自動構築結果を示す。




図 4.22: 3.3kV/750A 定格のフル SiC パワーモジュールの実測データとモデル自動構築結果

(a)順方向特性比較 (b)順方向特性 RMSE (c)逆方向特性比較 (d)逆方向特性 RMSE




図 4.23: 6.5kV/400A 定格のフル SiC パワーモジュールの実測データとモデル自動構築結果

(a)順方向特性比較 (b)順方向特性 RMSE (c)逆方向特性比較 (d)逆方向特性 RMSE

定格電圧、定格電流が異なるフル SiC パワーモジュールに対しても低 RMSE で自動構築可能であることが確認できた。

4.8 まとめ

1.2-kV フル SiC パワーモジュールを DUT として、順方向特性、逆方向特性、容量特性のデバイスモデルの自動構築を実施した。実測とデバイスモデルの誤差を RMSE で計算したところ、順方向特性、逆方向特性ともに約 4%であることが確認でき、高精度に自動構築できていることが確認できた。次に、L 負荷スイッチング回路にて取得したダブルパルススイッチング波形に対して、自動構築したデバイスモデルを用いてスイッチング解析を実施し、実測と解析の比較を行った。 I_G 波形、 V_{GS} 波形は実測と解析結果の相対 RMSE を算出し、 I_D 、 V_{DS} 波形は dI_D/dt 、 dV_{DS}/dt を計算し実測と解析結果の相対誤差を算出したところ、順方向特性、逆方向特性、容量特性のデバイスモデルの精度が高いにも関わらず、スイッチング電流が 100A~1600A の広範囲において大きな誤差が確認された。そこで、構築した順方向特性、容量特性モデルに調整用パラメータを追加し、SA 法を用いて誤差低減を試みた。このときターンオン、ターンオフにおける I_G 波形、 V_{GS} 波形の誤差を維持しつつ、 dI_D/dt 、 dV_{DS}/dt の誤差が低減されるように目的関数を設定した。結果、目的関数は初期値に対し約 24%の低減が確認できた。また、定量性評価において、 I_G 波形、 V_{GS} 波形の相対 RMSE は SA 法適用前と同等を維持しながら、 dI_D/dt 、 dV_{DS}/dt の相対誤差が低減された。順方向特性、逆方向特性に関して、定格電圧、定格電流の異なるフル SiC パワーモジュールを用いてデバイスモデルの自動構築手法の汎用性を検証した。結果、定格電圧、定格電流の異なるフル SiC パワーモジュールに対しても低 RMSE で自動構築可能であることが確認できた。開発した自動構築アルゴリズムと最適化アルゴリズムの実行は自動で行われ、静特性モデルは数十秒以内に完了し、SA 法を用いた最適化は 1 時間以内に完了することを確認した。これらの成果により、デバイスモデルの用意に多大な時間を要していた従来に対し、短時間でデバイスモデルを用意し、早期に回路解析によるパラメトリックスタディが実施できるようになった。

第5章

結論

5.1 本研究の成果

本論文では電力変換器設計の効率化に向け、フロントローディング手法の中のパラメトリックスタディ手法とデバイスモデル開発に着目し、信頼性を考慮したパラメトリックスタディ手法と、回路解析によるパラメトリックスタディを早期に着手するために必要なデバイスモデル開発の短期間化を実現した。

■第3章：信頼性を考慮したパラメトリックスタディ

本章では電動航空機の推進系インバータに着目し、信頼性を考慮したパラメトリックスタディ手法を確立した。今回、信頼性としてはパワーデバイスの中性子線破壊に着目し、高高度の中性子数の増加による故障確率の増加も考慮した。異なる SiC パワーモジュールと異なる回路構成によって、網羅的にパラメトリックスタディを実施することによって、インバータ損失と故障確率の関係性比較等からインバータ回路構成を選択できることがわかった。本パラメトリックスタディ手法により、電力変換器のコンセプト設計時に信頼性の考慮が可能となり設計中盤での抜け漏れが防止可能となった。また、デバイスモデルを用いた詳細回路設計に向けても、早期にターゲット回路の選定が可能となった。

■第4章：デバイスモデル開発の短期間化のためのデバイスモデル自動構築

本章ではフル SiC パワーモジュールをサンプルとして、測定データを基に、静特性モデルである順方向特性モデル・逆方向特性モデル・容量特性モデルを自動構築する手法を述べた。

測定データに対して非線形最小二乗法を用いて基本式内のパラメータを抽出し、抽出したパラメータをガウス関数の多項式にて再現することでモデルの構築を試みた。その結果、順方向特性、逆方向特性ともに RMSE 計算結果より約 4%の精度が確認できた。次に、構築した静特性モデルを用いてスイッチング解析を行い実測のスイッチング波形との整合性を確認し、誤差が大きいことを確認した。そこで誤差を低減するために、実測波形と解析波形の比較より、目的関数を設定し、SA 法を用いて目的関数を最小化する最適化手法を適用した。結果、目的関数としては初期値に対し約 24%の低減が確認できた。また、耐圧、定格電流の異なるフル SiC パワーモジュールにも自動構築手法を適用し、順方向特性、逆方向特性ともに高精度にモデル構築ができたことで、汎用性があることも確認できた。これら静特性モデルの構築と SA 法による最適化は自動で実行できるアルゴリズムとなっているため、短期間のデバイスモデル開発が可能となり、回路解析のパラメトリックスタディへの早期適用が可能となった。

5.2 今後の展望

信頼性を考慮した回路構成検討では、インバータ損失や FIT 計算はインバータの定常動作を前提に計算した。一方、実動作を考慮するとインバータ負荷の変化や、高度の変化、パワーデバイス温度の変化、異常動作モードなどもパラメトリックスタディに盛り込む必要がある。モデルの自動構築においては、静特性モデルを高精度に構築しても実測のスイッチング波形とは誤差が大きいことがわかった。それを解消するために SA 法を用いてスイッチング波形と解析結果の誤差を低減したが、静特性モデルとスイッチング解析との乖離を解消しない限り、さらなる精度向上は難しい。これは、静特性モデルを構築する際のデータ取得方法と、スイッチング波形のデータ取得方法が異なり、測定データ間の乖離が要因であると思われる。今後、測定手法の改善を行い、静特性モデルとスイッチング解析との乖離を低減していく必要がある。これらの課題を解決していくことで、パラメトリックスタディの精度が更に高まることが期待できる。今後、構築したデバイスモデルを用いた回路解析によるパラメトリックスタディも実施していきたい。

参考文献

- [1] A. Villamor, M.Rosina, A, LY, “Status of the Power Electronics Industry 2020”, Yole development, France, Market and Technology Report, Sep. 2020.
- [2] M.Rosina, A. Villamor, A, LY, “IGBT Market and Technology Trends 2021”, Yole development, France, Market and Technology Report, Aug. 2021.
- [3] P.Chiu, E. Dogmus, “Power SiC 2022”, Yole development, France, Market and Technology Report, Mar. 2022.
- [4] “World Population Prospects 2022”, Department of Economic and Social Affairs Population Division, United Nations, [Online]. Available: <https://population.un.org/wpp/Download/SpecialAggregates/EconomicTrading/>.
- [5] 「カーボンニュートラル」って何ですか？（前編）～いつ、誰が実現するの？, 経済産業省, 資源エネルギー庁, [Online]. Available: https://www.enecho.meti.go.jp/about/special/johoteikyo/carbon_neutral_01.html.
- [6] 「カーボンニュートラルとは」, 脱炭素ポータル, 環境省, [Online]. Available: https://ondankataisaku.env.go.jp/carbon_neutral/about/.
- [7] 「経済産業省ウェブサイトのコンテンツの利用について」, 利用規約, 経済産業省, [Online]. Available: <https://www.meti.go.jp/main/rules.html>.
- [8] 「著作権について」, 著作権・リンクについて, 環境省, [Online]. Available: <https://www.env.go.jp/mail.html>.
- [9] 「2050年カーボンニュートラルに伴うグリーン成長戦略を策定しました」, ニュースリリース, 経済産業省, [Online]. Available: <https://www.meti.go.jp/press/2021/06/20210618005/20210618005.html>.

-
- [10] 「2050年カーボンニュートラルに伴うグリーン成長戦略」, 経済産業省, [Online]. Available: <https://www.meti.go.jp/press/2021/06/20210618005/20210618005-3.pdf>.
- [11] 「第3節 製造業の企業変革力を強化するデジタルトランスフォーメーション (DX) の推進」, 経済産業省, [Online]. Available: https://www.meti.go.jp/report/whitepaper/mono/2020/honbun_html/honbun/101031_2.html.
- [12] M. Boll, M. Corduan, S. Biser, M. Filipenko, Q. H. Pham, S. Schlachter, P. Rostek, and M. Noe, "A holistic system approach for short range passenger aircraft with cryogenic propulsion system," *Supercond. Sci. Technol.*, vol.33, no. 4, 2020, Art no. 044014.
- [13] H. Schefer, W. -R. Canders, J. Hoffmann, R. Mallwitz and M. Henke, "Cryogenically-cooled Power Electronics for long-distance Aircraft," *IEEE Access*, 2022.
- [14] X. Zhou, H. Xiao, H. Sun, B. Gao and X. Liu, "Physics-based Numerical Modeling for SiCMOSFET Devices," in *Proc. IEEE Sustainable Power and Energy Conf. (iSPEC)*, 2021, pp. 3403-3410.
- [15] Y. Tanimoto, A. Saito, K. Matsuura, H. Kikuchihara, H. J. Mattausch, M. Miura-Mattausch and N. Kawamoto, "Power-loss prediction of high-voltage SiC-MOSFET circuits with compact model including carrier-trap influences," *IEEE Trans. Power Electron.*, vol. 31, no. 6, pp. 4509-4516, Jun. 2016.
- [16] Y. Mukunoki, K. Konno, T. Matsuo, T. Horiguchi, A. Nishizawa, M. Kuzumoto, M. Hagiwara and H. Akagi, "An Improved Compact Model for a Silicon-Carbide MOSFET and Its Application to Accurate Circuit Simulation," *IEEE Trans. Power Electron.*, vol 33, no. 11, pp. 9834-9842, Nov. 2018.
- [17] H. Li, X. Zhao, K. Sun, Z. Zhao, G. Cao, and T. Q. Zheng, "A non-segmented PSpice model of SiC mosfet with temperature-dependent parameters," *IEEE Trans. Power Electron.*, vol. 34, no. 5, pp. 4603-4612, May 2019.
- [18] A. Endruschat, C. Novak, H. Gerstner, T. Heckel, C. Joffe and M. März, "A Universal SPICE Field-Effect Transistor Model Applied on SiC and GaN Transistors," *IEEE Trans. Power Electron.*, vol. 34, no. 9, pp. 9131-9145, Sept. 2019.
- [19] A. Shahabi, A. Lemmon, S. Banerjee and K. Matocha, "Application-focused modeling procedure for 1.2kV SiC MOSFET's," in *Proc. IEEE App. Power Electron. Conf. Exp. (APEC)*, 2017, pp. 3515-3521.

-
- [20] G. Bazzano, A. Raffa, S. A. Rizzo, N. Salerno, G. Susinni and P. Veneziano, "Optimization of a SiC MOSFET behavioural circuit model by using a multi-objective genetic algorithm," in *Proc. IEEE Energy Convers. Congr. Expo. (ECCE)*, 2020, pp. 2281-2286.
- [21] X. Long, Z. Jun, B. Zhang, D. Chen and W. Liang, "A Unified Electrothermal Behavior Modeling Method for Both SiC MOSFET and GaN HEMT," *IEEE Trans. Ind. Electron.*, vol. 68, no. 10, pp. 9366-9375, Oct. 2021.
- [22] A. J. Sellers, M. R. Hontz, R. Khanna, A. N. Lemmon, B. T. DeBoi and A. Shahabi, "An Automated Model Tuning Procedure for Optimizing Prediction of Transient and Dispersive Behavior in Wide Bandgap Semiconductor FETs," *IEEE Trans. Power Electron.*, vol. 35, no. 11, pp. 12252-12263, Nov. 2020.
- [23] D. Zhang, J. He, D. Pan, M. Dame, and M. Schutten, "Development of megawatt-scale medium-voltage high efficiency high power density power converters for aircraft hybrid-electric propulsion systems," in *Proc. 2018 AIAA/IEEE Elec. Acft. Technol. Symp. (EATS)*, Cincinnati, OH, USA, 2018, pp. 1-5.
- [24] D. Zhang, J. He, D. Pan, M. Schutten and M. Dame, "High Power Density Medium-Voltage Megawatt-Scale Power Converter for Aviation Hybrid-Electric Propulsion Applications," in *Proc. IEEE Energy Convers. Congr. Expo. (ECCE)*, 2019, pp. 582-588.
- [25] K. Nagaoka, M. Kowatari, S. Sato, J. Abukawa, H. Higuchi, and T. Nakamura, "Altitude and latitude variations in the environmental neutron dose rate in Japan," *Jpn. J. Health Phys.*, vol. 39, no.4, pp. 352-361, 2004, DOI: 10.5453/jhps.39.352.
- [26] P. Goldhagen, M. Reginatto, T. Kniss, J. W. Wilson, R. C. Singleterry, I. W. Jones, and W. V. Steveninck, "Measurement of the energy spectrum of cosmic-ray induced neutrons aboard an ER-2 high-altitude airplane," *Nucl. Instrum. Methods. Phys. Res. A.*, vol. 476, pp. 42-51, Jan. 2002.
- [27] E. Normand and T. J. Baker, "Altitude and latitude variations in avionics SEU and atmospheric neutron flux," *IEEE Trans. Nucl. Sci.*, vol. 40, no. 6, pp. 1484-1490, Dec. 1993.
- [28] N. Soltau, E. Wiesner, K. Hatori and H. Uemura, "3.3 kV Full SiC MOSFETs – Towards High-Performance Traction Inverters," *Bodo's Power Systems*, vol. January 2018, pp. 22-25.

-
- [29] J. Nakashima, A. Fukumoto, Y. Obiraki, T. Oi, Y. Mitsui, H. Nakatake, Y. Toyoda, A. Nishizawa, K. Kawahara, S. Hino, H. Watanabe, T. Negishi, and S. Iura, "6.5-kV Full-SiC power module (HV100) with SBD-embedded SiC-MOSFETs," in *Proc. Int. Exhib. and Conf. for. Power Electronics, Intelligent Motion, Renewable Energy and Energy. Management (PCIM Eur.)*, Nuremberg, Germany, 2018, pp. 441-447.
- [30] Mitsubishi electric corporation news release, "Mitsubishi Electric's new 6.5 kV Full-SiC power semiconductor module achieves world's highest power density," Jan. 2018, vol. 3164.
- [31] N. Kaminski and A. Kopta, "Failure rates of HiPak modules due to cosmic rays," in ABB Application Note 5SYA, pp. 2042-04.
- [32] D. J. Lichtenwalner, B. Hull, E. V. Brunt, S. Sabri, D. A. Gajewski, D. Grider, S. Allen, J. W. Palmour, A. Akturk, and J. McGarrity, "Reliability studies of SiC vertical power MOSFETs," in *Proc. IEEE Int. Rel. Phys. Symp. (IRPS)*, 2018, pp. 2B.2-1-2B.2-6.
- [33] A. Akturk, R. Wilkins, J. McGarrity, and B. Gersey, "Single event effects in Si and SiC power MOSFETs due to terrestrial neutrons," *IEEE Trans. Nucl. Sci.*, vol. 64, no. 1, pp. 529-535, Jan. 2017.
- [34] T. Shoji, S. Nishida, K. Hamada, and H. Tadano, "Analysis of neutron-induced single-event burnout in SiC power MOSFETs," *Microelectron. Rel.*, vol. 55, no. 9-10, pp. 1517-1521. Aug.-Sep. 2015.
- [35] K. Suzuki, Y. Yoshiura, K. Uryu, T. Minato, M. Tarutani, Y. Miyazaki, H. Uemura, T. Hagihara, S. Momii, Y. Kusakabe, M. Nakamura, Y. Fujita, and K. Takakura, "Tight relationship among field failure rate, single event burn-out (SEB) and cold bias stability (CBS) as a cosmic ray endurance for IGBT and diode," in *Proc. 2018 IEEE 30th Int. Symp. on Power Semicond. Devices and ICs (ISPSD)*, Chicago, IL, USA, 2018, pp. 184-187.
- [36] H. Asai, K. Sugimoto, I. Nashiyama, K. Shiba, M. Matsuda, and T. Morimura, "Evaluation of SiC power diodes against terrestrial neutron-induced failure at ground level," *JAXA Special Publication (JAXA-SP-12-008E)*, pp.162-165, 2013.
- [37] F. Principato, S. Altieri, L. Abbene, and F. Pintacuda, "Accelerated tests on Si and SiC power transistors with thermal, fast and ultra-fast neutrons," *Sensors*, vol. 20, no.11, p.3021, May. 2020.
- [38] A. Akturk, J. M. McGarrity, N. Goldsman, D. J. Lichtenwalner, B. Hull, D. Grider, and R. Wilkins, "Predicting cosmic ray-induced failures in silicon carbide power devices," *IEEE Trans. Nucl. Sci.*, vol. 66, no. 7, pp. 1828-1832, Jul. 2019.

-
- [39] A. Akturk, R. Wilkins, and J. McGarrity, "Terrestrial neutron induced failures in commercial SiC power MOSFETs at 27C and 150C," in *Proc. 2015 IEEE Radiation Effects Data Workshop (REDW)*, Boston, MA, USA, 2015, pp. 1-5.
- [40] F. Lei, S. Clucas, C. Dyer, and P. Truscott, "An atmospheric radiation model based on response matrices generated by detailed Monte Carlo simulations of cosmic ray interactions," *IEEE Trans. Nucl. Sci.*, vol. 51, no. 6, pp. 3442-3451, Dec. 2004.
- [41] T. Sato, "Analytical model for estimating the zenith angle dependence of terrestrial cosmic ray fluxes," *PLOS ONE*, vol. 11, no. 8, Aug. 2016.
- [42] H. Asai, I. Nashiyama, K. Sugimoto, K. Shiba, Y. Sakaide, Y. Ishimaru, Y. Okazaki, K. Noguchi, and T. Morimura, "Tolerance against terrestrial neutron-induced single-event burnout in SiC MOSFETs," *IEEE Trans. Nucl. Sci.*, vol. 61, no. 6, pp. 3109-3114, Dec. 2014.
- [43] "Full-SiC Modules," *FMF800DX-24A Mitsubishi Electric datasheet*, 2020.
- [44] *Optimization Toolbox User's Guide, ver. R2021a*, MathWorks Inc., Natick, MA, USA, 2021.
- [45] B. W. Nelson, A. N. Lemmon, S. J. Jimenez, H. A. Mantooth, B. T. DeBoi, C. D. New and M. M. Hossain, "Computational Efficiency Analysis of SiC MOSFET Models in SPICE: Dynamic Behavior," *IEEE Open J. Power Elec.*, vol. 2, pp. 106-123, 2021.
- [46] R. Zhang, X. Lin, J. Liu, S. Mocevic, D. Dong and Y. Zhang, "Third Quadrant Conduction Loss of 1.2–10 kV SiC MOSFETs: Impact of Gate Bias Control," *IEEE Trans. Power Electron.*, vol. 36, no. 2, pp. 2033-2043, Feb. 2021.
- [47] G. Brezeanu, G. Pristavu, F. Draghici, R. Pascu, F. Della Corte and S. Rascuna, "Enhanced Non-Uniformity Modeling of 4H-SiC Schottky Diode Characteristics Over Wide High Temperature and Forward Bias Ranges," *IEEE J. Elec. Dev. Soc.*, vol. 8, pp. 1339-1344, 2020.
- [48] A. Rashid, M. M. Hossain, A. Emon and H. E. C. A. Mantooth, "Datasheet-driven Compact Model of Silicon Carbide Power MOSFET Including Third Quadrant Behavior," *IEEE Trans. Power Electron. (Early Access)*, pp.1, Mar. 2021.
- [49] X. Zhou, S. B. Chiah, K. Chandrasekaran, G. H. See, W. Shangguan, S.M Pandey, M. Cheng, S. Chu and L. Hsia, "Unified Regional Charge-based Versus Surface-potential-based Compact Modeling Approaches," *TechConnect Briefs. J.* vol. Technical Proceedings of the 2005 Workshop on Compact Modeling, pp. 25-30.

-
- [50]G. H. See, X. Zhou, K. Chandrasekaran, S. B. Chiah, Z. Zhu, C. Wei, S. Lin, G. Zhu and G. H. Lim, “A Compact Model Satisfying Gummel Symmetry in Higher Order Derivatives and Applicable to Asymmetric MOSFETs,” *IEEE Trans. Electron Devices*, vol. 55, no. 2, pp. 624-631, Feb. 2008.
- [51]H. Sakairi, T. Yanagi, H. Otake, N. Kuroda, and H. Tanigawa, “Measurement methodology for accurate modeling of SiC MOSFET switching behavior over wide voltage and current ranges,” *IEEE Trans. Power Electron.*, vol. 33, no. 9, pp. 7314-7325, Sept. 2018.
- [52]L. Ingber, “Simulated Annealing Applied to Combinatorial Optimization,” special issue of the Polish Journal Control and Cybernetics, 1995. Available from https://www.ingber.com/asa96_lessons.ps.gz
- [53]T. Horiguchi, S. Kinouchi, Y. Nakayama and H. Akagi, “A fast short-circuit protection method using gate charge characteristics of SiC MOSFETs,” in *Proc. IEEE Energy Convers. Congr. Expo. (ECCE)*, 2015, pp. 4759-4764.

研究業績

学会誌論文

- [1] J. Nakashima, T. Horiguchi, Y. Mukunoki, K. Hatori, R. Tsuda, H. Uemura, M. Hagiwara and T. Urakabe, “Investigation of Full SiC Power Modules for More Electric Aircraft with Focus on FIT Rate and High-Frequency Switching,” *IEEE Transactions on Industry Applications*, vol. 58, no. 3, pp. 2978-2986, May-June 2022.
- [2] J. Nakashima, T. Horiguchi, Y. Mukunoki, M. Hagiwara, T. Urakabe, and S. Harada, “Automated Flexible Modeling for Various Full-SiC Power Modules” *IEEE Transactions on Power Electronics*, doi: 10.1109/TPEL.2023.3239597.

国際会議

- [1] J. Nakashima, A. Fukumoto, Y. Obiraki, T. Oi, Y. Mitsui, H. Nakatake, Y. Toyoda, A. Nishizawa, K. Kawahara, S. Hino, H. Watanabe, T. Negishi and S. Iura, “6.5-kV Full-SiC Power Module (HV100) with SBD-embedded SiC-MOSFETs,” *International Exhibition and Conference for Power Electronics, Intelligent Motion, Renewable Energy and Energy Management (PCIM)*, 2018, pp. 1-7.
- [2] J. Nakashima, T. Horiguchi, Y. Mukunoki, K. Hatori, R. Tsuda, H. Uemura, M. Hagiwara and T. Urakabe, “Investigation of Full SiC Power Modules for More Electric Aircraft with Focus on FIT Rate and High Frequency Switching,” *IEEE Energy Conversion Congress & Exposition - Asia (ECCE-Asia)*, pp. 1599-1606, 2021.

国内会議

- [1] 中嶋 純一, 堀口 剛司, 浦壁 隆浩, 萩原 誠 : 「SiC-MOSFET、GaN-HEMT に適用可能なユニバーサルデバイスモデルの開発」, 令和3年電気学会全国大会, 4-001, 2021年3月.
- [2] 中嶋 純一, “Investigation of Full SiC Power Modules for More Electric Aircraft With Focus on FIT Rate and High-Frequency Switching,” 第2回 パワーエレクトロニクスシステムの複合的モデリングとシミュレーション技術調査専門委員会, 2021年7月.

特許

- [1] 中嶋 純一: 「電力変換装置、航空機用電力システム及び電力変換装置の制御方法」 (2021年 特許第 6878712 号).

共著論文

- [1] T. Tominaga, S. Hino, Y. Mitsui, J. Nakashima, K. Kawahara, S. Tomohisa and N. Miura, “Superior Switching Characteristics of SiC-MOSFET Embedding SBD,” *International Symposium on Power Semiconductor Devices and ICs (ISPSD)*, pp. 27-30, 2019.
- [2] 王 承涛, 原田茂樹, 浦壁隆浩, 中嶋 純一 : 「機械学習による DC/DC コンバータの異常診断」, 令和4年電気学会全国大会, WEB15-A3 パワーエレクトロニクス DC-DC 変換 (非絶縁) 4-038, 2022.
- [3] 中西達哉, 浦壁 隆浩, 萩原 誠, 中嶋 純一, 檜垣優介, 地道拓志 : 「ゲート磁気結合方式を用いた SiC-MOSFET/SiC-SBD パワーモジュール直列駆動に関する研究」, 電気学会研究会資料 (半導体電力変換/モータドライブ合同研究会), SPC-22-009/MD-22-009. 2022.

謝辞

本研究を遂行するにあたり、萩原 誠 准教授には多大なるご指導を賜りました。査読論文執筆では貴重なご助言を多数いただき、多くのことを学ばせて頂きました。また、コロナ渦というコミュニケーションが取りにくい状況にも関わらず、大学での履修から始まり、研究、間接業務まで幅広くサポート頂きました。心より御礼申し上げます。浦壁 隆浩 特任教授、原田 茂樹 特任准教授には、本学での博士号取得の機会を与えて頂き、ありがとうございました。ご両名の多様な経験を共有頂き、また浦壁・原田研に関わる研究に関して、どういった内容が面白いのか、どういった進め方が最適か、など日々議論させて頂いたことも私にとっては貴重な財産となりました。心より感謝申し上げます。藤田 英明 教授、佐野 憲一朗 助教には輪講や発表などの場において有益なご助言を頂きました。多くの学生を抱え、多くの研究トピックを扱うご両名の知見の広さに感銘を覚えながら、学術的視点から私の研究へ疑問などを投げかけて頂いたことは、私の凝り固まってしまっていた製造業者思考から、研究者思考に切り替えるきっかけとなりました。心より感謝申し上げます。発表会などでご指導頂きました千葉 明 教授、竹内 希 准教授、清田 恭平 准教授に御礼申し上げます。共に研究室を盛り上げていった、磯野 圭志 氏、王 承涛 氏、井口 創介 氏に感謝します。本学における各種事務手続きでお世話になりました遠山 佳代子 氏、井上 華枝 氏に感謝します。

本研究は、私の所属する三菱電機株式会社と東京工業大学との組織連携における成果であります。浦壁・原田研の研究者として、本学にて研究に専念できる環境を整えて頂いた、谷村 泰宏パワーエレクトロニクス部門長、西川 和康パワーモジュール技術部前部長、出尾 晋一パワーモジュール技術部部長に感謝致します。椋木 康滋パワーモジュール技術部グループマネージャ、堀口 剛司 氏にはご自身の豊富な経験に基づき、多大なサポートをして頂きました。ご両名のサポート無くして査読論文の投稿には至らなかったと思っております。心より御礼申し上げます。パワーモジュール技術部の同僚には私が東工大にいるときもメンバーの一員として接して頂き、仕事と東工大との両立に対しても寛容な理解を示していただき、安心感を与えて頂きました。感謝致します。パワーデバイス製作所の同僚には本研究に必要な情報、知見を提供頂き、本研究の推進に関し多大なサポートをして頂きました。心より感謝致します。

最後に、学位取得に対する理解と協力をしてくれ、三年間励まし続けてくれた家族、親族に感謝します。