"Tomoyuki Takahashi,Takumi Uezono,Michihiro Shintani,Kazuya Masu,Takashi Sato","On-die parameter extraction from path-delay measurements","2009 IEEE Asian Solid-State Circuits Conference","2009 IEEE Asian Solid-State Circuits Conference","IEEE Asian Solid-State Circuits Conference",,,"pp. 101 - 104",2009,Nov.
"Michihiro Shintani,Takumi Uezono,Tomoyuki Takahashi,Hiroyuki Ueyama,Takashi Sato,Kasumi Hatayama,Takashi Aikyo,Kazuya Masu","An Adaptive Test for Parametric Faults Based on Statistical Timing Information","IEEE Asian Test Symposium","IEEE Asian Test Symposium","IEEE Asian Test Symposium",,,"pp. 151-156",2009,Nov.
"高橋知之,上薗巧,越智裕之,益一哉,佐藤高史","パス遅延測定によるチップ特性の推定手法","DAシンポジウム","DAシンポジウム","DAシンポジウム",,,"pp. 133-138",2009,Aug.
"伊達貴徳,萩原 汐,上薗 巧,佐藤高史,益 一哉","SRAM回路の構造的対称性を考慮した2段階学習型重点的サンプリング","VLSI設計技術研究会 システム設計及び一般","VLSI設計技術研究会 システム設計及び一般，信学技報","VLSI設計技術研究会 システム設計及び一般","vol. 109","no. 34","pp. 37-42",2009,May
"Takumi Uezono,Takashi Sato,Kazuya Masu","One-Shot Voltage-Measurement Circuit Utilizing Process Variation",,"IEICE Transactions on Fundamentals of Electronics","IEICE Transactions on Fundamentals of Electronics","Vol. E92-A","No. 4","pp. 1024-1030",2009,Apr.
"上薗 巧,高橋 知之,植山 寛之,新谷 道広,佐藤 高史,益 一哉","適応型テストにおけるクリティカルパスのクラスタリング手法","2009 年 電子情報通信学会総合大会","2009 年 電子情報通信学会総合大会","電子情報通信学会",,"  D-10-17","p. 160",2009,Mar.
"新谷 道広,高橋 知之,植山 寛之,上薗 巧,佐藤 高史,畠山 一実,相京 隆,益 一哉","統計的タイミング情報に基づく適応型テスト",,"2009 年 電子情報通信学会総合大会",,,,"  D-10-16",2009,Mar.