**T2R2**東京工業大学リサーチリポジトリ Tokyo Tech Research Repository

# 論文 / 著書情報 Article / Book Information

論題(和文)	ダイレクトサンプリングミクサの低雑音設計に関する検討		
Title(English)			
著者(和文)	那須貴文, 荒木純道		
Authors(English)	Takafumi Nasu, Kiyomichi Araki		
出典(和文)	┃ 電子情報通信学会論文誌 C , Vol. J91-C, No. 12, pp. 719-727		
Citation(English)	, Vol. J91-C, No. 12, pp. 719-727		
発行日 / Pub. date	2008, 12		
URL	http://search.ieice.org/		
権利情報 / Copyright	本著作物の著作権は電子情報通信学会に帰属します。 Copyright (c) 2008 Institute of Electronics, Information and Communication Engineers.		

論文

## ダイレクトサンプリングミクサの低雑音設計に関する検討

那須 貴文<sup>†a)</sup> 荒木 純道<sup>†b)</sup>

A Study on Design of Low Noise Direct Sampling Mixer

Takafumi NASU<sup>†a)</sup> and Kiyomichi ARAKI<sup>†b)</sup>

あらまし ダイレクトサンプリングミクサ(DSM)の低雑音設計のために,スイッチトキャパシタフィルタ (SCF)部からの加法性雑音について解析を行った.SCF部の雑音源である MOS スイッチのオン抵抗の出力へ の影響は,オン抵抗値によらず,SCF部を構成する容量値よって決まることを明らかにした.また,解析結果が 妥当であることを回路シミュレータによる過渡解析で確認した.更に,トランスコンダクタンスアンプ(TA)の 出力インピーダンスの影響を考慮し,所望信号の利得とTAからの熱雑音,SCF部からの雑音を比較し,DSM を含む離散時間受信機の低雑音設計の検討を行った.

キーワード ダイレクトサンプリングミクサ (DSM), 離散時間受信機, ソフトウェア無線, スイッチトキャパシタフィルタ (SCF), 雑音解析

#### 1. まえがき

近年の CMOS 微細化技術の進展により, RF 回路へ の CMOS 技術の適用が広く検討されている.CMOS 技術は, RF 回路とディジタル回路の1チップ化によ る受信回路の低コスト化,小型化に欠かすことができ ないといえる.また一方で,携帯電話,無線 LAN,テ レビ放送などの様々な無線サービスが存在する状況に おいて,様々な無線通信規格を一つの端末で対応する ことを可能にするソフトウェア無線技術が注目されて いる.

ソフトウェア無線受信機では,ディジタル信号処理 の使用がほぼ前提とされている.受信信号を RF ス テージで直ちにディジタル値に変換することが提案さ れた[1]が,そのためには 12 Gsps-12 bit の AD コン バータが必要であり,現在の技術ではそのような AD コンバータを実現するには 500 W 程度の消費電力が 必要となるため,現実的ではない.そこで,提案され たのが文献[2],[3]の離散時間受信機(図1)を用いる 構成である.離散時間受信機の中でダウンコンバー

<sup>†</sup>東京工業大学大学院理工学研究科,東京都 Graduate School of Engineering, Tokyo Institute of Technology, 2-12-1 Ookayama, Meguro-ku, Tokyo, 152-8552 Japan a) E-mail: nasu@mobile.ee.titech.ac.jp

b) E-mail: araki@mobile.ee.titech.ac.jp

ジョン,フィルタリング,デシメーションを行うのが DSM [4] である.これらは AD コンバータの動作を緩 和させることになる.また,そこにはアンチエイリア スフィルタの効果が含まれるため,所望帯域外からの 折り返し成分を抑圧することができる.それに加えて TA と MOS スイッチ,容量により構成される DSM は,基本的には容量値の逆数に比例して利得が増加し, 微細化技術の恩恵を受けやすい.また,通過周波数特 性は容量値とクロック周波数により可変なので,再構 成が容易である.これらより,DSM にはソフトウェ ア無線受信機を小型化・低消費電力化できる可能性が ある.

しかし, 文献 [4] などでは雑音特性について言及されているのはわずかであり,詳細な雑音解析が必要であると考えられる.また,文献 [5] で測定された雑音指数(NF)は 22 dB と,DSM 前段の低雑音増幅器



(LNA)の性能から考えてもまだ十分なものではない. 別構成においてより雑音特性の優れるダイレクトコン バージョンミクサ (10数 dBの NF) がいくつか報告 されており[6],[7], DSM の特徴を活かした受信機を 構成するためには更なる低雑音化が望まれる.本論文 では, DSM におけるサンプリングスイッチを含めた SCF 部からの加法性雑音について解析を行った.そ の際に, 文献 [8] では TA を理想的な電圧制御電流源 (VCCS)として取り扱ったが、より現実的なモデルと して出力インピーダンスを考慮した.また,その結果 より,所望信号の利得とTAからの熱雑音,SCF部か らの雑音を比較し, DSM 低雑音設計の検討を行った. 本論文の構成は以下のとおりである.まず, DSMの 構成と動作について説明する.また,その際には TA の出力インピーダンスによる影響についても言及する. 次に, DSM における SCF 部の雑音解析について, 解 析方法とその結果,過渡解析による妥当性の検証結 果を示す.最後に,SCF部の雑音解析結果をもとに, DSM を含む離散時間受信機の低雑音設計について検 討する[9].

### ダイレクトサンプリングミクサの構成 と動作

図 2 に基本的な DSM の構成を,図 3 に各スイッチ を制御するクロック信号のタイミングダイアグラムを 示す.アンテナで受信された信号は LNA で増幅され た後, TA で電圧から電流に変換され, SCF 部へと入 力される.LO がハイレベルの間,ヒストリキャパシ タ C<sub>H</sub> と BANK A, B どちらか一方のローテーティ ングキャパシタ CR で電流積分が行われる.これによ り,アナログフィルタリングとダウンコンバージョン がなされる.また, $S_A(1)$ , $S_B(2)$ の周期がLOの2N 倍であるため,これらがオンされている間,電流積分 が N 回繰り返されることにより, N デシメーション比 と FIR フィルタリングの効果が得られる.そして,ア ナログフィルタリングと FIR フィルタリングは所望帯 域外の折返し成分が位置する周波数にノッチを形成し, アンチエイリアスフィルタの効果をもつ.更に,ロー テーティングキャパシタ CR が切り換わる際に,ヒス トリキャパシタ C<sub>H</sub> と一方のローテーティングキャパ シタ C<sub>R</sub> が, もう一方のローテーティングキャパシタ C<sub>R</sub> とバッファキャパシタ C<sub>B</sub> が電荷共有をし,これ らが IIR フィルタリングの効果をもつ. それらを考慮 して, DSM の伝達関数は以下のようになる[10] (厳



密にはレート変換が行われているので狭義の伝達関数 は定義できない[11]).

$$T_{\text{ideal}} = \frac{V_{out}}{V_{in}}$$
(1)  
=  $\frac{g_m T_{\text{LO}}}{2} \cdot \text{sinc} \frac{\pi f T_{\text{LO}}}{2} \cdot IIR1 \cdot FIR \cdot IIR2$ 

ただし,

$$IIR1 = \frac{1}{C_{\rm R} + C_{\rm H}(1 - z^{-N})}$$
(2)

$$IIR2 = \frac{C_{\rm R}}{C_{\rm R} + C_{\rm B}(1 - z^{-N})}$$
(3)

$$FIR = \frac{1 - z^{-N}}{1 - z^{-1}} \tag{4}$$

ここで  $T_{LO}$  はクロック LO の周期である.ダイレク トサンプリング方式の場合,  $T_{LO}$  は RF キャリヤの周 期に一致させる. Low-IF 方式では  $T_{LO}$  は IF 分 RF キャリヤの周期からずらす.  $g_m$  は TA のトランスコ ンダクタンスである.これより周波数変換後の中心周 波数における利得(本論文ではダイレクトコンバー ジョンを想定しており,以降は DC 利得と呼ぶ)は,  $g_m NT_{LO}/\pi C_R$  で与えられ,トランスコンダクタンス  $g_m$  やデシメーション比 N,ローテーティングキャパ シタ  $C_R$  の逆数に比例することが分かる.



Fig. 4 Equivalent circuit of TA.

しかし,実際の TA は理想的な VCCS ではなく, 図 4 のように出力コンダクタンス G と寄生容量  $C_0$ が並列接続されたモデルで表される.これを本論文で は TA の不完全性と呼ぶ.なお,ここでは TA の非線 形性については考慮していない.LO がオフ状態の際 に寄生容量  $C_0$  に蓄積された逆極性の電荷が,LO が オン状態になった際にヒストリキャパシタ  $C_{\rm H}$  とロー テーティングキャパシタ  $C_{\rm R}$  に蓄えられている電荷と 電荷共有される.また,LO がオン状態の区間におい ても出力コンダクタンス G に電流が漏れ,電流積分 が不十分になってしまう.これにより DC 利得が低下 し,更に直交変調信号間の回り込みが生じる.伝達関 数は,文献 [5] より以下のように表される.

$$T = \frac{V_{out}}{V_{in}}$$
  
=  $\frac{1 - (a_1 z^{-1})^N}{1 - a_1 z^{-1}} \cdot \frac{aCA}{aC + C_0 z^{-\frac{1}{2}} - C_{\rm H} a_1^{N-1} z^{-N}}$   
 $\cdot \frac{C_{\rm R} z^{-N}}{C_{\rm R} + C_{\rm B} (1 - z^{-N})}$  (5)

ただし,

$$C = C_0 + C_{\rm H} + C_{\rm R} \tag{6}$$

$$a = \exp\left(\frac{GT_{LO}}{2C}\right) \tag{7}$$

$$a_1 = \frac{C_{\rm H} + C_{\rm R}}{aC + C_0 z^{\frac{1}{2}}} \tag{8}$$

$$A = \frac{gm}{G^2 + (\omega C)^2} \\ \cdot \left\{ \omega C \exp\left(-\frac{GT_{LO}}{2C}\right) - \omega C \cos\left(\frac{\omega T_{LO}}{2}\right) \right. \\ \left. + G \sin\left(\frac{\omega T_{LO}}{2}\right) \right\}$$
(9)

TA に不完全性が無ければ, DC 利得は容量値の逆数 に比例する.しかし,図4のようにTA が不完全性を



Fig. 5 Relationship between capacitance value and DC gain.

もつなら, DC 利得は容量値の逆数に対して飽和する. ヒストリキャパシタ $C_{\rm H}$  とローテーティングキャパシ タ $C_{\rm R}$ , バッファキャパシタ $C_{\rm B}$  の比を 100:1:10 と 一定にして, LO 周波数  $f_{\rm LO}$  を 400 MHz, トランス コンダクタンス  $g_m$  を 10 mS, デシメーション比 N を 4 としたときの容量値に対する DC 利得を示したのが 図 5 である.容量値が大きい場合は, DC 利得が容 量値の逆数に比例するが,容量値が小さくなると DC 利得が飽和するのが分かる.容量が十分小さくなった ときの利得から 3 dB 低下した利得を与えるローテー ティングキャパシタ  $C_{\rm R}$  の値を利得の飽和点と呼ぶこ とにすると,その飽和点は出力コンダクタンス G と寄 生容量  $C_0$  の両方によって決まる.

#### 3. スイッチトキャパシタ回路の雑音解析

図 2 のとおり,サンプリングスイッチを含む SCF 部は容量と MOS スイッチで構成される.これらが TA によって電流に変換された信号をダウンコンバージョ ン,フィルタリング,デシメーションを行う役割を担っ ている.しかし,その構成ゆえに MOS スイッチのオ ン抵抗という雑音源をもつ.図 2 においてオン抵抗は LO, $S_A(1)$ , $S_A(2)$ , $S_B(1)$ , $S_B(2)$ ,DUMP,RES の各スイッチがもっているものであるが,スイッチが 位置する場所によってそれが発する雑音の伝達過程が 異なる.それらより生じる熱雑音は互いに無相関であ り,出力に現れるスペクトルはそれぞれ独立に考える ことができる.全体の出力電力スペクトルはそれらを



図 6 DSM における入力部と出力部 Fig. 6 Input part and output part in DSM.

合成したものである.本章ではスイッチのオン抵抗に よる雑音源を図 6 のように入力部と出力部に分類し, それぞれの伝達過程より個別に伝達関数を導出するこ とによって所望信号帯域内への影響を解析する、オフ 抵抗による雑音については,低周波に集中し,低速に 変動する DC オフセットと考えることができるので無 視する.

3.1 出力部からの雑音

まず, DSM における出力部としてローテーティン グキャパシタ  $C_{\rm R}$  とバッファキャパシタ  $C_{\rm B}$  の間に位 置するスイッチ $S_A(2)$ ,  $S_B(1)$  と DUMP がもつオン 抵抗について考える.DUMP がオン状態にある際に は $S_A(2)$ ,  $S_B(1)$  のどちらかがオン状態にあること になり, DUMP のオン抵抗と  $S_A(2)$ ,  $S_B(1)$  どちら かのオン抵抗が直列に接続されることになる.そし て, DUMP と  $S_A(2)$ ,  $S_B(1)$  がもつオン抵抗値が等 しく,それらより生じる熱雑音が独立で同形な正規分 布に従うとすると,図7のような雑音解析モデルで 表すことができる [12]. ここで雑音源である  $e_{n1}(t)$  は  $4kTR_{on}[V^2/Hz]$ の電力スペクトル密度をもつ,抵抗 値 2Ron に対応する白色ガウス雑音源である.k はボ ルツマン定数, T は絶対温度, 2Ron は出力時に構成 されるスイッチのオン抵抗二つによる抵抗値である. この雑音解析モデルにおいて  $v_B(t)$  は, DUMP がオ ンしたとき以下の過渡現象に従う.

$$v_B(t+t_0) = V_1 e^{-\frac{t}{\tau_1}} + V_2$$
  
+  $\frac{1}{2C_B R_{on}} \int_{t_0}^{t+t_0} e_{n1}(t') e^{\frac{t'-t_0}{\tau_1}} dt' e^{-\frac{t}{\tau_1}}$   
 $\left(0 \le t \le \frac{T_{DUMP}}{2}, \ n = 1, 2, \cdots\right)$  (10)

DUMP  $e_{nl}(t)$  $2R_{on}$ v<sub>B</sub>(t)





出力部の雑音伝達グラフ

$$V_1 = C_R \frac{v_B(t_0) - v_R(t_0)}{C_R + C_B}$$
(11)

$$V_{2} = \frac{C_{R}v_{R}(t_{0}) + C_{B}v_{B}(t_{0})}{C_{R} + C_{B}}$$
(12)

$$t_0 = (n-1)T_{DUMP}$$
(13)

$$r_1 = 2R_{on} \frac{C_R C_B}{(C_R + C_B)} \tag{14}$$

ここで, 71 は回路の時定数であり, SCF 部におい て電荷の移動が十分行われるよう DUMP の周期  $T_{DUMP}$ に比べて十分小さく設定される. $T_{DUMP}$ は,  $T_{\rm LO} = T_{\rm DUMP} / N$ のように LO の周期とデシメーショ ン比Nより決定される.また,インデックスnはn回目の DUMP オン周期を表す.所望信号や他の加法 性雑音源を無視すれば, DUMP がオン状態になる前 にローテーティングキャパシタ $C_{\rm R}$ はリセットされる ことから,式(11),(12)における v<sub>R</sub>(t<sub>0</sub>)は常に零で ある.ここで,図7をDUMPがオフ状態の際に一つ の出力が取り出される離散時間システムと考えれば, 図8のような雑音伝達グラフが描ける.ここで離散時 間雑音入力 v<sub>noise1</sub>(n) は,式(10) 第3項目において  $t = T_{DUMP}/2$  としたもので,

$$v_{noise1}(n) = \frac{1}{2R_{on}C_{\rm B}} \int_{t_0}^{\frac{T_{DUMP}}{2} + t_0} e_{n1}(t) e^{\frac{t'-t_0}{\tau_1}} dt' \\ \cdot e^{-\frac{T_{DUMP}}{2\tau_1}}$$
(15)

と表すことができる.なお, $v_B(n)$ は DUMP がオフ

ただし, 722

状態にあるときにバッファキャパシタ C<sub>B</sub> から取り出 される離散時間出力である.この離散時間雑音入力に 対する伝達関数は図 8 より以下のように表せる.

$$H1(z^{-1}) = \frac{1}{1 - \frac{C_B}{C_R + C_B} z^{-1}}$$
(16)

つまり,離散時間雑音入力 v<sub>noise1</sub>(n) に IIR フィル タリングの効果のかかった信号が出力されること になる.離散時間雑音入力 v<sub>noise1</sub>(n) は,正規分布 に従う白色雑音源 en1(t) が帯域制限された標本値 であり,また正規分布に従う.そして,その分散は  $kTC_R/\{C_B(C_R+C_B)\}$ であり,容量値のみにより決 まるものである.周波数領域において,連続時間系で は白色雑音が時定数で決まる帯域幅に制限されること になるが,その標本値のスペクトルは時定数とスイッ チングの周期の関係より,帯域制限されたスペクトル がアンダサンプリングされたものになる.アンダサン プリングされることにより,帯域制限された雑音スペ クトルが重なり合い,周波数に関して依存しない白色 雑音となる[12].電力スペクトル密度はその分散より  $kTT_{DUMP}C_R/\{C_B(C_R+C_B)\}[V^2/Hz]$ である.雑 音源はオン抵抗であるが,それによって生じる雑音電 カスペクトルのレベルは SCF 回路の時定数に比べて スイッチング周期が十分長い場合,オン抵抗値には関 係なく,回路を構成する容量値で決まり,容量値の逆 数,デシメーション比に比例する.出力雑音スペクト ルの形状は式(16)の周波数特性によって決まる.

**3.2** 入力部からの雑音

入力部に位置するスイッチLO, $S_A(1)$ , $S_B(2)$ ,RES に含まれるオン抵抗の影響を TA の不完全性を考慮し た上で解析する,RESがオン状態の際に,オン抵抗に よる雑音源によってローテーティングキャパシタ C<sub>R</sub> に 蓄えられる電荷は,バッファキャパシタCBと電荷共有 して読み出される前に, LO がオン状態となって TA の 出力コンダクタンス Gを通して放電される.そのため, TAの不完全性を考慮すると, RESのオン抵抗による 出力電圧は減衰する.また,TAの不完全性により有限 の出力インピーダンスをもつと LO のオン抵抗による 影響も生じるが, TA の寄生容量 Co がヒストリキャパ シタ CH に比べて小さい場合は出力側への影響は少な いと考えられる.よって, $S_A(1)$ , $S_B(2)$ による影響の みを考慮すればよい. $S_A(1)$ , $S_B(2)$ のオン抵抗が等 しいものとし,これらに対応する熱雑音源が独立同形 分布に従うものとすれば, 雑音解析モデルは図 9 のよ



図 9 入力部の雑音解析モデル Fig. 9 Noise analysis model of input part.





うに表すことができる. $S_A(1)$ , $S_B(2)$ の一方のスイッ チがオン状態の間にローテーティングキャパシタ CR に蓄えられた電荷が、次のタイミングでバッファキャ パシタ C<sub>B</sub> と電荷共有されることにより読み出される. 雑音伝達グラフは図 10 のように表される.離散時間雑 音入力 v<sub>noise2</sub>(n) は BANK A, B から交互に読み出 されるローテーティングキャパシタ C<sub>R</sub> に加わる電圧 の標本値である.TAの不完全性がなければ,ローテー ティングキャパシタ C<sub>R</sub> に蓄えられる電荷はヒストリ キャパシタ C<sub>H</sub>の電荷と電荷共有が行われるため,読 み出される電圧にも IIR フィルタリングの効果が加わ る.しかし, TA の出力コンダクタンス G により電荷 が放電され、電荷共有の効果は薄れる、出力部の離散時 間雑音入力 v<sub>noise1</sub>(n) 同様に, そのスペクトル密度は ローパスの効果を受けたスペクトルがアンダサンプリ ングされ, $kTT_{DUMP}C_H/\{C_R(C_H+C_R)\}[V^2/Hz]$ と容量値で決定される周波数に依存しないフラットな ものとなる.そして,この白色雑音入力に,図10から

$$H1(z^{-1}) = \frac{C_R}{C_R + C_B} \cdot \frac{z^{-1}}{1 - \frac{C_B}{C_R + C_B} z^{-1}}$$
(17)

で表される IIR フィルタリングの効果が加わったスペ クトルが出力される.



図 11 シミュレーションモデル Fig.11 Simulation model.

表 1 シミュレーションパラメータ Table 1 Simulation parameter.

LO 周波数	$g_m$	$R_0$	$C_0$
$400 \mathrm{MHz}$	$10\mathrm{mS}$	$4 \mathrm{k}\Omega$	$0.3\mathrm{pF}$
デシメーション比 <i>N</i>	$C_{\rm H}$	$C_{\rm R}$	$C_{\rm B}$
2	$20\mathrm{pF}$	$0.2\mathrm{pF}$	$2\mathrm{pF}$

#### 3.3 シミュレーション結果との比較

オン抵抗による雑音出力の解析を行ったが, 妥当性 を確認するために過渡解析結果との比較を行った、回 路シミュレータとして Agilent 社が提供する ADS を 用いた. MOS のモデルとしては TSMC 社が提供す る 0.18 µm プロセスのものを用いた.シミュレーショ ンは図 11 のような差動構成で行い,入力信号は入れ ず,出力電圧を DUMP の周期 T<sub>DUMP</sub> でサンプリン グし, MOS スイッチからの雑音の影響を観測した. シミュレーションパラメータは表1に示すものを用 いた. MOS スイッチとしては,単純な nMOS スイッ チを用いた、シミュレーション結果と理論値の比較を 図 12 に示す.シミュレーション結果と理論値がよく-致しているのが確認できる.しかし,シミュレーショ ン結果には DC 付近に強い信号レベルが確認できる. 寄生容量を含まない理想スイッチを用いたシミュレー ションにおいては観測されないため, MOS スイッチ の G-S 間, G-D 間の寄生容量によるクロックフィー ルドスルーやチャージインジェクションが原因である. これらは,ダミースイッチなどを用いることにより軽 減することが可能である.



Fig. 12 Comparison of simulation result with calculated value.

#### 4. 考 察

前章において DSM における SCF 部からの雑音に よる影響を解析した.本章では,これを考慮して DSM を低雑音設計する手法について考察する.雑音源とし ては TA から生じるものと SCF 部のオン抵抗の二つ の加法性雑音を考慮する.これらのなかで最も影響が 大きい TA からの 1/f 雑音は,DC カット容量を用い ることなどで除去可能である.むしろ,DSM におい て雑音指数(NF)を決めるのは RF 信号と同一周波 数帯に生じる TA からの熱雑音である.これは,出力 端では入力換算雑音電圧が所望信号と同様の利得を得 て観測される.つまり,TA の熱雑音による影響は入 力換算雑音電圧と伝達関数で表現可能である.DSM の NF は以下のように定義できる.

$$NF = 1 + \frac{(N_{IRN} \cdot G) + (N_{SCF})}{N_{in} \cdot G}$$
(18)

ここで,  $N_{IRN}$  は所望信号と同一帯域に現れる TA の 入力換算雑音である. Cadence 社が提供する spectre により,今回用いた TA の 400 MHz 付近における入 力換算雑音電力は  $-56.6 \, dB\mu V/Hz$  であった. G は伝 達関数より与えられる利得, $N_{in}$  は雑音入力, $N_{SCF}$ は SCF 部から生じる雑音である. DSM 出力端におい て, TA の熱雑音による影響に比べて SCF 部からの 雑音成分が無視できるほど小さいなら, DSM の NF は初段に位置する TA の NF によりほぼ決定される. しかし, SCF 部からの雑音成分が大きくなると DSM の NF は TA の NF から劣化することになる.また, DSM 後段に位置するバッファアンプなどのことも考



図 13 C<sub>R</sub> による利得と SCF 部からの雑音の比較 Fig. 13 Comparison of gain with noise from SCF section by C<sub>R</sub>.

慮して低雑音化を考えるなら,DSM で得られる利得 も重要な指標である.DSM 単体での NF を劣化させ ず,高い利得を得ることが,低雑音離散時間受信機を 構成する DSM を設計する際に必要とされる.

ローテーティングキャパシタ  $C_{\rm R}$  の値を小さくする ことで DC 利得を増加させたときの, DC 利得と SCF 部からの雑音の関係を示したのが図 13 である. 伝達 関数を示す図 13 (a) の横軸はダウンコンバージョン前 の周波数を, SCF 部からの雑音を示す図 13 (b) の横 軸はダウンコンバージョン後の周波数を意味する. LO 周波数は 400 MHz, デシメーション比 N は 4 とし, ヒストリキャパシタ  $C_{\rm H}$  とバッファキャパシタ  $C_{\rm B}$  の 値はカットオフ周波数が 520 kHz になるように調整し





た. TA が理想的であれば, DC 利得はローテーティ ングキャパシタ  $C_{\rm R}$  の逆数に比例するが, 2. でも述べ たように TA の不完全性により飽和することが確認で きる. 一方, SCF 部の雑音スペクトルは飽和しない. 容量値を小さくし続けると, TA からの熱雑音に比べ て SCF 部からの雑音が大きくなり, DSM の NF を劣 化させる.

ローテーティングキャパシタ *C*<sub>R</sub> の値を一定にして, デシメーション比 *N* を大きくすることにより利得を 増加させたときの, DC 利得と SCF 部からの雑音の 関係を示したのが図 14 である.回路を構成する容量 が大きければ, DC 利得はデシメーション比に比例し て増加する.しかし,利得増大のために容量値が小さ くなれば TA の不完全性は無視できなくなる.ここ では,図 5 における DC 利得の飽和点付近にあたる, ローテーティングキャパシタ  $C_{\rm R}$ が 0.2 pF とした場合 において比較を行った.LO 周波数は 400 MHz,ヒス トリキャパシタ  $C_{\rm H}$  とバッファキャパシタ  $C_{\rm B}$  の値は カットオフ周波数が 520 kHz になるように調整した. ローテーティングキャパシタ  $C_{\rm R}$ が小さくなると,デ シメーション比に対しても DC 利得が飽和することが 確認できる.一方,SCF 部からの雑音スペクトルレベ ルが飽和することはない.DC 利得が TA の不完全性 によって飽和するローテーティングキャパシタ  $C_{\rm R}$ の 小さなところで,更にデシメーション比を大きくする ことも DSM の NF 劣化につながる.

TA に不完全性がなければ, DC 電圧利得は容量値 の逆数に比例する.一方, MOS スイッチのオン抵抗 からの雑音については雑音電力が容量値の逆数に反比 例する.そこで, TA が理想的な VCCS であれば, 容 量値を小さくすることが低雑音化に有効であることが 分かる.しかし, TA に不完全性があると, DC 利得 は容量値を小さくすることやデシメーション比の増加 に対して飽和する.DSM を低雑音化するには,まず TA の出力コンダクタンス *G* と寄生容量 *C*<sub>0</sub> をより小 さくする必要がある.

だが,完全に理想的な TA を設計することは不可能 である.このような場合,回路を構成する容量値を適 切に選ぶことで NF を最小化することができる. ヒ ストリキャパシタ $C_{\rm H}$ とローテーティングキャパシタ *C*<sub>R</sub>, バッファキャパシタ*C*<sub>B</sub>の比を100:1:10と一定 にして,容量値を変化させたときの100kHzにおける NF を示したのが図 15 である.DSM に加えて,後段 のバッファアンプも考慮した際の NF であり, cadence 社が提供する spectre を用いて得られたものである. TAのNFや不完全性(DC利得の飽和点)に依存す るが, 今回用いた TA では NF を最小にするローテー ティングキャパシタ CR の値は 0.2 pF 程度であるこ とが分かる、それより容量値が大きければ、オン抵抗 からの雑音は抑えられるが, DC 利得が不十分であり, 後段のバッファアンプからの影響が大きくなる.小さ ければ,オン抵抗からの雑音が大きくなる.

所望の NF を得る後段のバッファアンプも含めた DSM を設計するには,まず TA 単体がもつ NF がそ れ以下でなければならない.次に,後段のバッファア ンプの NF が与えられれば,TA の NF とその影響を



Fig. 15 Relationship between capacitance value and NF.

考慮して所望の NF を得るための利得が決まる.そして,その利得が得られ,かつ SCF 部からの雑音が全体の NF を TA の NF から大きく劣化させないような容量値を選べばよいことになる.そのような容量値が見つからない場合,TA の出力コンダクタンス G や寄生容量  $C_0$  を小さくすることができれば利得の飽和点が下がり,容量値を更に小さくすることで NF は改善される.また,消費電力が大きくなりすぎない程度にトランスコンダクタンス  $g_m$  を大きくすることも考えられる.

しかし,現状の TA の性能では利得に限界がある. 容量値を最適に選んだ場合の最小の NF も十分小さい とはいえない.更に,低雑音化するには TA の不完全 性の影響を受けずに DC 利得が得られる構成が必要と される.

#### 5. む す び

本論文では,DSM における SCF 部の雑音解析を 行った.また,解析結果が妥当であることを MOS モ デルを用いた回路シミュレーションで確認した.更に, その結果より DSM の低雑音設計のための検討を行っ た.TA の不完全性を考慮すると,DSM の DC 利得 はローテーティングキャパシタ C<sub>R</sub>を小さくすること やデシメーション比 N の増加に対し飽和する.一方, SCF 部からの雑音は飽和せず,ローテーティングキャ パシタ C<sub>R</sub> の小さなところで,更にその値を小さくす ることやデシメーション比を大きくすることは DSM の NF 劣化につながる.現状の構成において NF の最 小化は,NFが MOS スイッチのオン抵抗からの雑音 により劣化しないところまで容量値を小さくすること で達成される.ただ,後段からの影響を考えれば,低 雑音化には更に利得を増大させる必要がある.TAの トランスコンダクタンスgmを大きくすれば利得は改 善されるが,そのためには電流を多く流さなければな らない.容量値を小さくすることにより利得を得るこ とが,回路規模の削減や低消費電力化の面からも必須 であるといえる.離散時間受信機の更なる低雑音化に は,TAの不完全性の影響を受けない構成が不可欠で ある.また,クロックジッターによる乗法性雑音につ いても,今後検討する必要があると考えている.

謝辞 本研究は東京大学大規模集積システム設計教 育研究センターを通し,アジレント・テクノロジー株 式会社,日本ケイデンス株式会社の協力で行われたも のである.

#### 文 献

- J. Mitola, "The software radio architecture," IEEE Commun. Mag., vol.33, no.5, pp.26–38, May 1995.
- [2] K. Muhammad, D. Leipold, B. Staszewski, Y.-C. Ho, C.M. Hung, K. Maggio, C. Fernando, T. Jung, J. Wallberg, J.-S. Koh, S. John, I. Deng, O. Moreira, R. Staszewski, R. Katz, and O. Friedman, "A discretetime bluetooth receiver in a 0.13 μm digital CMOS process," ISSCC Digest of Technical Papers, pp.268– 269, Feb. 2004.
- [3] A.A. Abidi, "Evolution of a software-defined radio receiver's RF front-end," IEEE RFIC Symp., pp.27–30, June 2006.
- [4] K. Muhammad and R.B. Staszewski, "Discrete RF sampling mixer with recursive filtering in charge domain," IEEE ISCAS, pp.577–580, 2004.
- [5] 森下陽平,荒木純道,細川嘉史,齋藤典昭,倉科 隆,松澤 昭,"縦並列構成ダイレクトサンプリングミクサの設計・試 作,"信学論(C), vol.J90-C, no.12, pp.903–912, Dec. 2007.
- [6] Y. Furuta, T. Heima, H. Sato, and T. Shimizu, "A low flicker-noise direct conversion mixer in 0.13 μm CMOS with dual-mode DC offset cancellation circuits," IEEE Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems, pp.265–268, Jan. 2007.
- [7] V. Vidojkovic, J. Van Der Tang, A. Leeuwenburgh, and A. Van Roermund, "A low-voltage foldedswitching mixer in 0.18-µm CMOS," IEEE J. Solid-State Circuits, vol.40, no.6, pp.1259–1264, June 2005.
- [8] T. Nasu and K. Araki, "Noise analysis of switched capacitor networks in direct sampling mixers," Korea-Japan Microwave Conference Technical Digest 2007, pp.61–64, Nov. 2007.
- [9] 那須貴文, 荒木純道, "ダイレクトサンプリングミキサの低

**維音化設計手法に関する検討** "信学技報, MW168-184, Feb. 2008.

- [10] 森下陽平,荒木純道,"縦並列構成ダイレクトサンプリン グミキサの設計",信学技報,C-2-36, Sept. SR2006-24, July 2006.
- [11] P. Vaidyanathan, マルチレート信号処理とフィルタバン ク, pp.127–148, 科学技術出版, 2002.
- [12] C.-A. Gobet and A. Knob, "Noise analysis of switched capacitor networks," ISCAS Proc., pp.856– 859, April 1981.

(平成 20 年 4 月 8 日受付, 7 月 11 日再受付)



#### 那須 貴文

2007 徳島大・工・電気電子卒.現在,東 工大大学院理工学研究科在学中.



#### 荒木 純道 (正員:フェロー)

1971 埼玉大・電気卒.1978 東工大大学 院博士課程(電子物理)了.1978~1985 東工大助手.1979~1980 テキサス大客員 研究員.1985~1995 埼玉大・電子助教授. 1993~1994 イリノイ大客員助教授.1995 東工大・電気電子教授,現在に至る.工博.

マイクロ波回路,回路網理論,非線形理論,符号理論,暗号理 論,ソフトウエア無線,UWB 無線,MIMO 伝送などの研究 に従事.1993,1997,2006 電気通信普及財団テレコム技術賞, 2005 年度本会論文賞,2007 年度本会フェロー受賞.IEEE,情 報処理学会,電気学会各会員.