

論文 / 著書情報
Article / Book Information

題目(和文)	強誘電体によるAlGaAs/GaAs系2次元電子ガスの制御とデバイス応用に関する研究
Title(English)	
著者(和文)	大見俊一郎
Author(English)	Shun-ichiro OHMI
出典(和文)	学位:博士(工学), 学位授与機関:東京工業大学, 報告番号:甲第3288号, 授与年月日:1996年3月26日, 学位の種別:課程博士, 審査員:
Citation(English)	Degree:Doctor of Engineering, Conferring organization: , Report number:甲第3288号, Conferred date:1996/3/26, Degree Type:Course doctor, Examiner:
学位種別(和文)	博士論文
Type(English)	Doctoral Thesis

強誘電体による
AlGaAs/GaAs系2次元電子ガスの制御と
デバイス応用に関する研究

平成 8 年 1 月

指導教官 石原 宏 教授

大学院博士課程

電子システム専攻

大見 俊一郎

内容梗概

本研究は、現在のSi-LSIの限界を打破すべく盛んに研究が行われているニューラルネットワークにおいて、大規模化・高速化などの観点から特に重要となる、ゲート絶縁膜に強誘電体BaMgF₄を有する高電子移動度トランジスタ（Ferroelectric-gate High-Electron-Mobility Transistor : F-HEMT）を実現し、その動作特性を評価することにより、F-HEMTのニューラルネットワークへの応用の可能性を示すことを目的として行ったものである。

まず初めにF-HEMTの基板となる良好なAlGaAs/GaAs系HEMT構造の作製を目的として、成長条件の最適化を検討している。具体的には、半絶縁性GaAs(100)基板上に成長条件を変化させてN-Al_{0.3}Ga_{0.7}As/u-GaAsヘテロ構造を作製し、室温ならびに低温ホール効果測定により2次元電子ガス(2DEG)の移動度を評価している。この結果より、成長温度600°C、GaAs層の成長レート0.56 μm/hでHEMT構造を作製すると、室温の移動度7900cm²/(V·s)、30Kの移動度104000cm²/(V·s)の良好な特性が得られることを明らかにしている。

次に、GaAs基板上に成長したBaMgF₄薄膜の配向性および強誘電性に関する検討を行っている。まず、GaAs(100)および(111)基板上に基板温度500°C以上でBaMgF₄薄膜を成長すると、成長方向に対して強誘電性を示すと考えられる(140)配向のBaMgF₄薄膜が得られることをX線回折測定の結果より初めて明らかにしている。さらにP-E測定の結果より、この(140)配向のBaMgF₄膜が強誘電性を示すことをヒステリシス特性を観測することにより実証するとともに、その残留分極量が1.3 μC/cm²程度であることを明らかにし、F-HEMTへの応用上十分な値であると結論している。

次に、HEMT構造上にBaMgF₄薄膜を成長し、BaMgF₄/HEMT構造の電気的特性を検討している。まず、BaMgF₄/HEMT構造における2DEG移動度の評価に非接触移動度測定法が有効であることを示し、さらに非接触移動度測定の結果からBaMgF₄の成長温度が650°Cの場合には室温での移動度が3300cm²/(V·s)に劣化するのに対して、成長温度を550°Cとすることにより6400cm²/(V·s)と劣化のない移動度の値が得られることを明らかにしている。また、C-V法による評価結果からBaMgF₄の成長温度を550°C

とすることで、約1.2Vのしきい値シフトを持つ分極型のヒステリシス曲線が得られ、本構造のデバイス応用に対する有効性を実証している。

最後に、F-HEMTの作製プロセスおよび動作特性に関する検討を行っている。まず、強誘電体膜への損傷の少ない作製プロセスとして、円環型ゲート構造を用いるセルフアラインプロセスを提案し、1回のフォトリソグラフィ工程でデバイスを作製している。作製したデバイスの電気的特性を評価したところ、トランジスタ動作を確認している。また、作製したデバイスの動作特性から、 I_D - V_G 特性におけるしきい値シフトは約0.3V、電界効果移動度は $2900\text{ cm}^2/(\text{V}\cdot\text{s})$ 、相互コンダクタンスは 2.6 mS/mm であることを明らかにし、F-HEMTが超高速機能デバイスとして有望であると結論している。

以上の結果より、本論文は将来のニューラルネットワーク用超高速機能デバイスであるF-HEMTを初めて提案し、強誘電体として BaMgF_4 を用いることにより、良好な結晶性および電気的特性が得られることを実験的に明らかにすると共に、実際にデバイスを作製して強誘電体膜の分極によりしきい値制御が可能なことを示し、将来のニューラルネットワークに対するF-HEMTの有用性を示したものである。

論文目次

第1章 序論

1.1	Si-LSIの限界と高速機能デバイスへの期待	1
1.2	強誘電体を用いた機能デバイス	4
1.2.1	機能デバイスの動向	4
1.2.2	強誘電体/半導体構造を用いたデバイスの有用性と問題点	13
1.2.3	強誘電体の分類とBaMgF ₄ の採用	15
1.3	化合物半導体を用いた高速デバイス	18
1.3.1	化合物半導体の特徴	18
1.3.2	化合物半導体デバイスの分類と 高電子移動度トランジスタ(HEMT)	20
1.4	高速性と機能性の融合 —超高速機能デバイスを目指して—	23
1.5	本研究の目的と意義	25
	参考文献	27

第2章 試料作製方法及び評価方法

2.1	はじめに	29
2.2	試料作製方法	30
2.2.1	分子線エピタキシー(MBE)法	30
2.2.2	成長プロセス	34
2.3	評価方法	40
2.3.1	X線回折法	40
2.3.2	フォトルミネッセンス(PL)法	42
2.3.3	高速電子線回折(RHEED)法	43
2.3.4	移動度測定法 ホール効果測定	46
	非接触測定	47
2.3.5	容量-電圧(C-V)測定法	49
2.3.6	分極-電界(P-E)測定法	51
2.3.7	その他の測定法 二次イオン質量分析(SIMS)法	52
	電流-電圧(I-V)測定法	53
	原子間力顕微鏡(AFM)	53
2.4	おわりに	54
	参考文献	55

第3章 HEMT構造の作製と2次元電子ガス移動度の評価

3.1 はじめに	56
3.2 AlGaAs/GaAs系HEMT構造における 2次元電子ガス(2DEG)の伝導機構	57
3.2.1 エネルギー準位と波動関数	57
3.2.2 移動度の温度依存性	61
3.3 HEMT構造の作製	65
3.3.1 アンドープGaAs層の不純物濃度	65
3.3.2 $Al_xGa_{1-x}As$ 層の組成制御	68
3.3.3 膜厚制御性に関する検討	72
3.4 ホール効果測定による2DEG移動度の評価	75
3.4.1 $N-AlGaAs$ 層ドーピング濃度依存性	75
3.4.2 スペーサー層厚依存性	77
3.4.3 成長温度依存性	79
3.4.4 低温における2DEG移動度の評価と考察	81
3.5 おわりに	89
参考文献	90

第4章 GaAs基板上への $BaMgF_4$ 薄膜の成長

4.1 はじめに	91
4.2 $BaMgF_4$ 薄膜の成長に関するこれまでの経緯と問題点	92
4.3 $BaMgF_4$ 薄膜の成長方法と結晶性の評価	95
4.3.1 低温予備堆積法における配向性と問題点	95
4.3.2 単一温度成長法における配向性の成長温度依存性	98
4.3.3 Si基板上に成長した $BaMgF_4$ 薄膜との比較	103
4.3.4 (140)配向膜における優先配向性と強誘電特性の予測	106
4.4 $P-E$ 法による強誘電特性の評価	109
4.4.1 基板上に直接成長した $BaMgF_4$ 薄膜の評価と問題点	109
4.4.2 表面モフォロジーの評価	114
4.4.3 アンドープバッファー層の効果	116
4.4.4 $BaMgF_4/HEMT$ 構造への応用に対する知見	119
4.5 おわりに	121
参考文献	122

第5章 $BaMgF_4/HEMT$ 構造の作製と評価

5.1 はじめに	123
5.2 HEMT構造上への $BaMgF_4$ 薄膜の成長	124
5.2.1 成長プロセス	124
5.2.2 結晶性の成長温度依存性	126

5.3 非接触法による移動度の評価	129
5.3.1 非接触移動度測定装置の較正	129
5.3.2 HEMT構造における移動度の $N\text{-AlGaAs}$ 層厚依存性	131
5.3.3 電子移動度の BaMgF_4 成長温度依存性	135
5.4 成長温度の上昇による移動度の劣化原因に関する検討	138
5.4.1 PL法による界面特性の評価	138
5.4.2 SIMS法による相互拡散の評価	140
5.5 C-V法による強誘電特性の評価	142
5.5.1 $\text{BaMgF}_4/\text{HEMT}$ 構造におけるC-V特性の特徴	142
5.5.2 C-V特性の BaMgF_4 成長温度依存性と $P\text{-}E$ 特性との比較	143
5.6 おわりに	150
参考文献	151
第6章 強誘電体ゲートHEMTの作製と動作特性	
6.1 はじめに	152
6.2 円環型ゲートデバイスの特徴と評価方法	153
6.2.1 円環型ゲートデバイスの特徴	153
6.2.2 F-HEMTに対するデバイス特性の評価方法	154
6.3 2枚マスクによるデバイスの試作	158
6.3.1 マスクの設計	158
6.3.2 2枚マスクを用いたプロセス	161
6.3.3 プロセス上の問題点	164
6.4 セルファアラインプロセスを用いたデバイスの作製	165
6.4.1 セルファアラインプロセス	165
6.4.2 動作特性	169
6.5 おわりに	175
参考文献	176
第7章 結論	
7.1 本研究で得られた結論	177
7.2 今後の課題と展望	180
射辞	181
参考文献等	182
寸録	
A. 基板温度較正	188
B. Siドーピング用セルの構造と特性	189
C. 本研究で用いた各装置の概観図	192

第1章

序論

- 1.1 Si-LSIの限界と高速機能デバイスへの期待
- 1.2 強誘電体を用いた機能デバイス
- 1.3 化合物半導体を用いた高速デバイス
- 1.4 高速性と機能性の融合
—超高速機能デバイスを目指して—
- 1.5 本研究の目的と意義

1.1 Si-LSIの限界と高速機能デバイスへの期待

20世紀最大の発明といわれる、バーディーン、ブラッテンによる1947年末の点接触トランジスタの発見に続く、1948年のショックレーによるnpn(pnp)接合(バイポーラ)トランジスタの提唱で、半導体技術は幕を開けた。さらに、1958年のキルビーによる集積回路の提唱と、1959年のホーニ、ノイスらのエミッタ、ベース、コレクタの3端子を一表面に形成するプレーナトランジスタや、酸化膜上の集積化金属配線の発明に始まり、現在に至るまでSiを用いた集積回路は微細化技術の進歩に伴って高集積化・高速化に向けて進展し、約16000倍もの集積度の向上を遂げてきた。

このように発展してきたSi-LSIにも、Siの物性面および半導体加工技術面の双方からの限界が見え始めてきている。これまで、微細加工技術の向上のみによって発展してきたSi-LSIであるが、マイクロエレクトロニクス元年ともいべき1970年の1kビットDRAMの時に $10\text{ }\mu\text{m}$ であった回路パターンの最小寸法が、現在(16Mビット)では $0.5\text{ }\mu\text{m}$ とほとんど光の波長にと等しいところまで微細化されている。さらに、今後フォトリソグラフィー技術の限界ともいえる $0.5\text{ }\mu\text{m}$ (16Mビット) \rightarrow $0.18\text{ }\mu\text{m}$ (1Gビット)と予定されるメモリの微細化・高集積化とともに、マイクロプロセッサの素子寸法も微細化される。このため、隣接する配線間のクロストークによる誤動作、素子寸法微細化とともに次第に減少する信号電圧が熱雑音電圧に接近することによる大規模システムの誤動作など、解決に各種の技術的困難が予想される問題が山積している。

このように予想される困難を克服するためには、これまで単にスイッチとしてのみ用いてきたデバイスに何らかの機能を持たせていくことが必要であると考える。さらに、究極的には人間の脳にも匹敵するようなシステム(人工知能)を構築することが、現在Si-LSIが直面している問題を打破する一つの方法であろう。このような観点から、ニューラルネットワークをハードウェア上で構築しようとする研究が現在盛んに行われている¹⁻³⁾。ニューラルネットワークの最も重要な点は学習によって様々なパターンの分類ができるることであり、インテリジェントな画像処理に




図1.1 Si-LSIと人間の脳の比較

は非常に有効である。これを実現するためには、現在よく行われているようにデジタルコンピュータ上のソフトウェアとしてネットワークを構成するのではなく、専用のハードウェアを開発することが必須である。しかし、図1.1に示すように、例えば人間の脳には100億を越えるニューロンが詰まっており、その各々のニューロンが数千から数万個のシナプスと呼ばれる素子を介して空間的に結合して動作しているといわれている。したがってシナプスの数はおよそ100兆個にもなる。現在、最も進んだLSI技術で1ウェハに集積化できるニューロンとシナプスの数は、高々数千個と数百万個である。その規模においてまだ1000万倍程度の開きがある。動作速度の早さである程度補うにしても、現在の技術の延長で進めようとする限り、少なくとも4～5桁の集積度の向上は必ず要求される⁴⁾。

以上述べてきたように、これまでのような速度でのSi-LSIの高集積化・高速化が期待できない現在となっては、原理的に3次元回路であるニューラルネットワークの大規模化・高速化への対応が困難であると考えられる。そこで、上述したシナプ

スのような機能を持ったデバイスを、高速性・光結合性に優れた化合物半導体上で実現することが有効であると考える⁵⁾。このような背景のもとに、本研究ではデバイス単体として機能性と高速性・光結合性を合わせ持つ新機能デバイスを開発することを提案している。

本研究は、単体デバイスのレベルにおいて機能性と高速性・光結合性とを融合させることに意義を見いだし、これらの特徴を合わせ持つデバイスを実現していくための基礎研究と位置付けられ、また、このようなデバイスの実現へ向けての指導原理を示すものである。

1.2 強誘電体を用いた機能デバイス

1.2.1 機能デバイスの動向

ニューラルネットワークの基本動作は、シナプス結合により重み付けされた多くの信号をニューロンに入力し、その和がしきい値を超えた場合に出力を発生するというものである。現在、このシナプス部に相当する学習機能（メモリ効果）を有するデバイスの研究としては、電界効果トランジスタ(Field-Effect Transistor : FET)の発展系として、大きく分けて二つの動向があると考えられる。一つは、浮遊ゲート構造を利用したデバイス、もう一つには、MOSFET(Metal Oxide Semiconductor FET)のゲート絶縁膜に強誘電体薄膜を用いて、その分極反転特性を利用したデバイスである。この両者は、デジタル回路用の不揮発性メモリとして開発されてきたものであるが、これらをアナログメモリとして用いてシナプス結合の重みを記憶させるわけである。ここでは、この両デバイスにおける利害得失について論じる。

まず、浮遊ゲート構造を利用した機能デバイスについて概観してみる。通常のメモリとして用いられている電気的に消去及び書き込みが可能なものの代表例として、 SiO_2 に包まれた電気的浮遊状態のポリシリコン中に電荷を蓄積するEEPROM (Electrically Erasable and Programmable Read Only Memory)がある⁶⁾。EEPROMとFLASHメモリの違いはその集積度にある。FLASHメモリでは、EEPROMのように消去単位をデータ毎ではなく、ある単位毎(16Kビットや64Kビット、さらにはチップ全体など)にすることで集積度を高めている。つまり、FLASHメモリでは読み出しに重点が置かれており、書き換え回数が比較的少ないという書き換え用途のメモリとしては致命的な欠点を持っている。

近年になって、図1.2に示すようなSi基板上の薄い酸化膜を介したトンネル電流により浮遊ゲートと電子のやりとりを行う方式のEEPROMが報告されている⁷⁾。しかし、このデバイスでは浮遊ゲートへの電荷の注入を行う必要があるため動作速度が遅い。さらには、注入を繰り返すことによる酸化膜自体の劣化も懸念される。ま

た、本研究で目的としているようなニューラルネットワークに用いるデバイスとして必要なアナログ動作を行おうとすると、図1.3に示すように1回目の入力パルスでしきい値電圧が大きく変化してしまうという問題がある⁴⁾。加重値の連続的な変化が、学習が徐々に進行して行くことに対応するため、これではハードウェアの学習は不可能である。




図1.2 浮遊ゲート型EEPROMセル




図1.3 EEPROMを用いたシナプスセルの重み更新特性

一方で浮遊ゲートを用いた機能デバイスとして、アナログ動作を可能とした4端子デバイス（ニューロンMOSトランジスタ）が最近報告されている^{8,9)}。2つの主要電極間に流れる電流がその2端子間の電位差のみで決まるのが2端子デバイス（ダイオード）である。これに対し、3端子デバイスでは、2端子間に流れる電流が第3の端子に加える信号によって制御される。この電流制御の2次元的広がりが様々な電子回路の概念を生み出し、20世紀のエレクトロニクスを創生した。これに対し、電流制御の自由度が、さらにもう1次元増加したデバイスが4端子デバイスであり、第4の端子に加える信号によって「第3の端子による電流の制御のされ方」そのものがさらに制御される。

図1.4に4端子デバイスの概念図を示す。このデバイスはゲート電極が電気的にフローティングになっている以外は、普通のMOSトランジスタと全く同じである。複数の信号入力端子が浮遊ゲートと容量結合しており、その重みつきの線形和としてゲート電圧が決まる。これがトランジスタのしきい値を越えたときにトランジスタがオンするわけである。

図1.5に等しい結合容量を持った2入力の4端子デバイスを示す。この図から、 V_{G1} を入力端子、 V_{GC} を制御端子とみなすと、 V_{G1} 端子からみたトランジスタのしきい値が V_{GC} によって自在に変化させられる非常に興味深いデバイスである。




図1.4 4端子デバイスの概念図





図1.5 4端子デバイスの I_D - V_G 特性の制御電圧依存性

ここで注意すべきことは、この可変しきい値の機能は、浮遊ゲートへの電荷注入を利用して実現しているわけではなく、単に制御電極で浮遊ゲートの電位を制御し、もう一方の端子から見た、見かけ上のしきい値を変化させているにすぎないという点である。この点が同じ浮遊ゲート構造を有しながらも、前述したEEPROMと動作機構の点で大きく違う点である。前述したように学習能力の本質は、結合重みの可塑性にあるが、4端子デバイスの場合には結合係数は結合容量の大きさで決まるため固定である。しかし、図1.6に示すような4端子デバイスを用いて周辺回路を工夫することにより¹⁰⁾、電荷注入部にEEPROMを用いているにもかかわらず、図1.7のようにアナログ動作を可能としている¹¹⁾。このように、重み更新の線形性に優れたシナプス回路が実現できるが、将来のニューラルネットワークの大規模化に対する集積度の観点から問題があるものと考えられる。



ニューロンのフローティングゲート(デンドライト)

図1.6 4端子デバイスを用いたシナプス回路




図1.7 4端子デバイスを用いたシナプス回路の重み更新特性

次に、以上述べてきたような浮遊ゲート構造を用いた機能デバイスの弱点を克服できる可能性を持つ強誘電体を用いた機能デバイスについて述べる。強誘電体の分極電荷で半導体の表面電荷を制御する実験に最初に成功したのはMollらである¹²⁾。この報告では、図1.8に示すように強誘電体上に半導体を形成し、強誘電体の分極電荷により半導体内の電荷の横方向の電気伝導度を変化させている。具体的には、図1.9に示すように強誘電体としては単結晶のTGS(Triglycerine Sulfate)を使い、その上にCdSによる薄膜トランジスタを形成したものである。

その後、数多くの強誘電体材料についての報告がなされてきたが¹³⁻¹⁶⁾、これらの多数の研究報告を発端として、近年、強誘電体を集積回路に応用する研究が活発である。強誘電体不揮発性メモリ(Ferroelectric RAM : FRAM)は、DRAM(Dynamic RAM)との構造類似性から高集積化が、また強誘電体のイオン分極を利用することから原理的高速性が期待できるという優れた特徴を備えている。実際の動作時間としては分極反転速度が1nsec以下であり、ホットキャリアの注入および引き抜きに数 μ secを要するEEPROMと比較して有利であることがわかる。




図1.8 強誘電体を用いた不揮発性メモリの原理図




図1.9 デバイス構造

FRAMには大きく分けて二つの種類がある。その一つの方式は、パストランジスタを介して、強誘電体からの分極反転あるいは非反転の際の電荷を取り出す方式(1Tr1Capa型)であり、DRAMの蓄積容量を強誘電体容量に置き換えたものである。分極反転を伴う読み出しを行うので、データ破壊読み出し型である。この構造は強誘電体プロセスとCMOS(Complementary MOS)プロセスを厚い層間絶縁膜で分離することができるために、既存のSiプロセスとの整合性が得られやすいという特徴を有している。この構造を用いることにより、DRAMと同様の大きさの高速不揮発性メモリが実現できる。しかし、このメモリは強誘電体の残留分極による蓄積電荷量を検出する方式であるため、容量がスケーリング則に当てはまらないDRAMと同様に、一定の電荷量が要求される。そのため、微細化が進むにつれて容量を確保するために構造を複雑にする必要がある。

一方、強誘電体をメモリに応用するもう一つの方式として、MOSトランジスタのゲート絶縁膜に通常用いられる SiO_2 の代わりに強誘電体薄膜を用いたMFSFET(Metal Ferroelectrics Semiconductor FET)を利用する方法がある。これは、強誘電体の分極状態の違いによるトランジスタのon/offを検出する方式で、動作方式は




図1.10 MFSFETの動作原理

前述したFlashメモリと似ている。このデバイスの動作原理を図1.10に示す。これはnチャネルのFETで、FETのゲートに強誘電体を分極反転するのに十分な電圧Vを印加し再びゲート電圧を0Vになると強誘電体の残留分極による負電荷が半導体表面に反転層として残り、ゲート電圧が0VであるにもかかわらずFETはON状態となる。逆に、ゲートに負バイアスを印加し再びゲート電圧を0Vとすると、強誘電体は逆方向に分極反転し、強誘電体の残留分極による正電荷が半導体表面に発生するため反転層は形成されず、FETはOFF状態となる。つまり、理想的にはゲート電圧が0Vの時にFETのON状態とOFF状態を選択できるために、ソース・ドレイン間の電流を検出することで"1"と"0"を判別することができるわけである。このMFSFETは1Tr1Capa方式のような強誘電体の残留分極による蓄積電荷の絶対量を必要とするものとは異なり、発生電荷密度を必要とする方法であるために、現状のSiデバイスのスケーリング則に沿う¹⁷⁾。そのため、デバイスサイズが小さくなつても残留分極を大きく保つ必要がなく微細化に有利であり、さらに必要な残留分極量が小さい($0.1 \mu\text{C}/\text{cm}^2$ 程度)ため材料の選択幅が広いという特徴を有する。

以上のようにMFS構造を用いたデバイスは高速動作が可能な次世代の強誘電体




図1.11 PZT薄膜における印加パルス数と残留分極との関係

メモリとして期待されている。では、浮遊ゲート構造で問題となったアナログ動作に関してはどうであろうか。最近、強誘電体の分極反転をスイッチング時間よりも短いパルス入力により徐々に行う、部分分極反転を用いたニューロデバイスに関する報告がある^{3,18)}。図1.11に強誘電体PZT($\text{PbZr}_x\text{Ti}_{1-x}\text{O}_3$: $x = 0.52$)に関する分極反転特性を示す。この結果から、膜にスイッチング時間よりも短いパルスを印加した場合でも分極反転が徐々に進み、浮遊ゲート構造を用いた場合のように回路的な工夫をしなくとも、アナログ動作を行える可能性があることがわかる。

このように、MFS構造を用いることにより高速でアナログ動作が可能なデバイスの実現が期待でき、本研究においてもMFS構造を用いた機能デバイスを採用することとした。

1.2.2 強誘電体/半導体構造を用いたデバイスの有用性と問題点

1.2.1で述べたように、学習効果を有する機能デバイスとして、高速性および高集積性の観点から強誘電体をゲート絶縁膜に用いたトランジスタの実用化に向けた研究・開発が盛んに行われている。しかし、上述したように優れた特性が期待できるMFSFETは1Tr1Capa方式のデバイスよりも前に提案されているのにもかかわらず実用化に至っていない。この主な原因としてはプロセス上の問題点が上げられる。まず、格子定数のミスマッチ、熱膨張係数の整合性を考えると、Si上に良好な強誘電体薄膜を形成するのが困難である。さらに、PZT等の酸化物系強誘電体をSi上に直接形成しようとすると強誘電体/Si界面に SiO_2 等の不要な膜が形成されてしまう。界面に SiO_2 が形成されると、 SiO_2 の比誘電率3.9に対して酸化物系強誘電体の比誘電率が数百と大きいために、動作電圧が増大してしまう。また、代表的な強誘電体であるPZTでは、成膜温度が高いとPb原子とSi原子の相互拡散が顕著となり、半導体、強誘電体双方の特性を劣化させてしまう。

このような問題点を解決するために、バッファー層の導入や浮遊ゲート構造等の試みがなされている。図1.12に浮遊ゲート構造におけるPZTをゲート絶縁膜に用いたMFMISFET(Metal/Ferroelectrics/Metal/Insulator/SemiconductorFET)の構造を、図1.13に、このデバイスの I_D-V_G 特性を示す¹⁹⁾。この I_D-V_G 特性から、強誘電体の分極特性によるものと考えられるしきい値シフト(Memory Window)が観測されている。しかし、動作電圧が±15Vと非常に大きくなることが分かるが、これは強誘電体の比誘電率が大きいことに起因している。また、このような構造では強誘電体に逆電界がかかり保持特性の劣化が懸念される。

以上のことから、ニューロデバイスの実現には、比誘電率が半導体と同程度であり、かつ、半導体上に直接形成が可能である強誘電体を用いる必要があると考えられる。




図1.12 デバイス構造




図1.13 I_D - V_G 特性

1.2.3 強誘電体の分類と BaMgF_4 の採用

1.2.2において、MFMISFETの動作特性に関して述べたが、ここでデバイス動作させる際に非常に重要な比誘電率の問題が浮上してきた。さらに成長界面に酸化膜が形成されると、特にGaAs等の化合物半導体を用いた場合には界面特性の劣化が懸念される。これらの問題は、酸化物系強誘電体を用いる限り避けられない。

一方、1991年にアメリカのWestinghouseから報告された材料に、弗化物系の強誘電体 BaMgF_4 がある²⁰⁾。 BaMgF_4 は弗化物であるために、酸化物系強誘電体を用いた場合のように強誘電体/半導体界面に酸化膜が形成されず、良好な界面が得られるものと期待される。図1.14に(a)試料構造および(b)C-V法による測定結果を示す。

この結果から、Si基板上に BaMgF_4 薄膜を直接形成した構造において、良好な分極型のC-V曲線が得られており、MFS構造への応用に有望な材料であるといえる。また、 BaMgF_4 の比誘電率はSiやGaAs等の半導体とほぼ等しく、動作電圧の低減にも有効であると考えられる。表1.1に代表的な酸化物系強誘電体と BaMgF_4 の物性を示す。




図1.14 BaMgF_4 の強誘電性

(a)試料構造、(b)C-V曲線

表1.1 各種強誘電体の物性

物質名	結晶系	比誘電率	自発分極 ($\mu\text{C}/\text{cm}^2$)
BaMgF ₄	斜方晶	8.4	7.7
BaTiO ₃	正方晶	1000	26
LiNbO ₃	三方晶	28.6	300
PbZr _x Ti _{1-x} O ₃ (PZT)	正方晶	800～1000	40
SrBi ₂ Ta ₂ O ₉ (Y1)	正方晶	250	20

以上のようにBaMgF₄はMFSFETへの応用に際して、酸化物系強誘電体を用いた場合の問題点を克服できる可能性があり、本研究においては強誘電体材料としてBaMgF₄を採用することとした。

図1.15に示すようにBaMgF₄の結晶系は、立方晶であるSi、GaAs等とは異なる斜方晶であり、そのa軸方向のみに強誘電性を示す。したがって、この強誘電性を利用したデバイスを実現するためには、成長方向に対してa軸配向した膜を得る必要がある。Si基板上へのBaMgF₄薄膜の成長に関する報告²¹⁾では図1.16に示すように、Si(100)基板上ではa軸が基板と水平である(011)配向のBaMgF₄薄膜が得られるのに対して、Si(111)基板上では強誘電性の期待できる(120)配向を含むBaMgF₄薄膜が得られている。しかし、これまでGaAs等の化合物半導体上で強誘電性が期待できる良好なa軸配向膜が得られたという報告は無かった。本研究で目的としている学習効果を有するデバイスを化合物半導体上で実現するためには、まずBaMgF₄薄膜の配向性を制御することが第一の課題であると考えられる。




図1.15 BaMgF₄の結晶系




図1.16 Si基板上に成長したBaMgF₄薄膜の配向性

(a)Si(100)基板上、(b)Si(111)基板上

1.3 化合物半導体を用いた高速デバイス

1.3.1 化合物半導体の特徴

1.1で述べたように、本研究では高速性・光結合性に優れた化合物半導体を用いる。化合物半導体、特に現在最も研究が活発であるGaAsは、Siと比較してどのような特徴を有するのであろうか。以下にその特徴について述べる。

図1.17にSiとGaAsのバンド構造を示す²²⁾。この図からGaAsの特徴として第1にバンド構造が直接遷移型であり、伝導帯は波数ベクトル $k=0$ に有効質量の小さな放物線状をなして極小点を有している。この結果、化合物半導体の電子は高移動度である。また、実用的なn型不純物添加量に対しても電子移動度は高い値を保ち、GaAsでは室温で通常 $4000\text{cm}^2/(\text{V}\cdot\text{s})$ 以上とSiの電子移動度に比べて約6倍大きな値が得られる。




図1.17 半導体のバンド構造(a)Si、(b)GaAs




図1.18 化合物半導体混晶のバンド幅と格子定数

このため、素子間分離容量、配線容量などの寄生容量を減少できる。第3に、前述の大きなエネルギー-bandギャップのために、Siでは困難な高温領域で動作可能である。第4に、通常n型不純物の伝導帯下端からのエネルギー準位は小さく(GaAs中Siで2meV)、冷却動作が可能であり、格子散乱を抑止するために移動度は室温動作よりも増加できる。つまり、冷却動作により高速化がはかる。第5に、図1.18に示すように²³⁾、3元、4元などの混晶では組成比を変化させて格子定数を変えることにより他の半導体結晶と格子整合をとり、あるいはほぼ同じ格子定数を有する半導体結晶間で、ヘテロ接合(異種半導体間接合)を作ることができ、このヘテロ接合を利用した各種デバイスが実現されている。第6に、伝導帯バンド構造に起因した負の微分移動度を生じる。すなわち、ある電界強度において、電子は軽く速い状態から、重く遅い状態へ遷移する。この効果を利用したディジタルデバイスはTEL(D(Transferred Electron Logic Device : 電子遷移効果論理デバイス)によ

ばれる。第7に、直接遷移型であるために発光する。これはデジタルデバイスの観点からはモノリシックOEICとしての多機能化、複合化あるいは将来の光コンピュータへ展開できる。第8に、放射線損傷に耐える。GaAsでは正孔の移動度は電子のそれに比べて遅いために、電子を多数キャリアとするキャリア濃度約 10^{17}cm^{-3} のFETが用いられる。

要約すると、化合物半導体デバイスは超高速、低消費電力、耐環境、多機能などの特徴を有する。ただし、ここでいう"機能性"とは、本研究で目的としているデバイスにおける"学習効果"とは異なることを注意しておく。

1.3.2 化合物半導体デバイスの分類と


高電子移動度トランジスタ(HEMT)

1.3.1で示した特徴を有する化合物半導体を利用すべく、現在様々なデバイスの研究が行われている。ここでは、主な化合物半導体のFETを概観し、さらに本研究で採用した高電子移動度トランジスタ(High-Electron-Mobility Transistor: HEMT)について述べる。

化合物半導体のFETに関して、その分類を図1.19に示す²⁴⁾。化合物半導体デジタル回路は、現在GaAs-MESFETを用いた論理構成が主流である。GaAs-MESFETは既に個別のマイクロ波用FETとして実用化されており、結晶技術、電極、誘電膜形成などの製作技術は他の材料に比べて多くの優位点がある。

また、近年超高速GaAs-MESFET-ICが注目されるにいたって、加速度的に技術開発がなされている。

一方、近年、GaAs-MESFETの代替あるいは次世代デバイスとしてHEMTが作製され、様々な角度から検討されている。これらのデバイス作製には良好なヘテロ界面の作製が可能な、薄膜エピタキシャル成長技術の進展が基礎となっている。



FET : Field-Effect Transistor

MESFET : Metal-Semiconductor Field-Effect Transistor

JFET : Junction Field-Effect Transistor

MISFET : Metal-Insulator-Semiconductor Field-Effect Transistor

HEMT : High-Electron-mobility Transistor

MODFET : Modulation-Doped Field-Effect Transistor

SDHT : Selectively Doped Heterostructure Transistor

TEGFET : Two-dimensional Electron Gas Field-Effect Transistor

SH-HEMT : Single-Heterojunction High Electron Mobility Transistor

DH-HEMT : Double-Heterojunction High Electron Mobility Transistor

IG-HEMT : Insulated Gate High Electron Mobility Transistor

HIGFET : Heterostructure Insulated Gate Field-Effect Transistor

SL : Super Lattice

図1.19 化合物半導体FETの分類と具体例

本研究においては上述した各種FETの中でも、スイッチング性能として室温で12ps、液体窒素温度で9psと半導体デバイス中で最高速を達成しているHEMT構造を用いている²⁵⁾。HEMTはN-AlGaAs/GaAs選択ドープヘテロ構造を用いたFETである²⁶⁾。電子が走行する結晶領域(GaAs)と電子を供給する結晶領域(AlGaAs)とをヘテロ接合によって空間的に分離し、ドナー不純物による電子散乱されるのを減少させることにより電子移動度を増大させ、高速性を向上させたトランジスタである。HEMTは室温でも動作し、比較的手軽で経済的な液体窒素温度(77K)に冷却するとデバイス性能が著しく向上する。これは、図1.20に示すように低温ではイオン化不純物散乱が支配的になるが²⁵⁾、HEMTではこの影響が抑制されているためである。

また、成長表面とキャリア走行面が分離しているために、良好な絶縁体/半導体界面が確立されていないGaAsにおいても、ピンニングの影響を低減できる可能性がある。これまでにも、ショットキーゲートの欠点である正側の入力論理振幅の制限を緩和する目的で、絶縁体ゲートHEMTデバイスの研究も行われてきており^{27,28)}、強誘電体と融合させる場合にも期待される構造である。




図1.20 高純度GaAs中の電子移動度の温度依存性と各種散乱機構

1.4 高速性と機能性の融合

— 超高速機能デバイスを目指して —

これまで述べてきたように、本研究においてはニューラルネットワークの大規模化・高速化に対応すべく、そのシナプス部に相当するデバイスを強誘電体の機能性とHEMTの高速性・光結合性とを融合させたデバイスとして作製することを目的としている。すなわち、強誘電体 BaMgF_4 の分極特性を用いて2次元電子ガスの制御を行う。HEMTのゲート絶縁膜に強誘電体を用いた強誘電体ゲートHEMT(Ferroelectric gate HEMT : F-HEMT)の典型的な動作機構を示したバンドダイアグラムを図1.21に示す。




図1.21 強誘電体ゲートHEMTの動作機構

まず、デプレッション型に設計したF-HEMTのゲート電極に負電圧を印加することにより、同図(b)のように強誘電体を分極させる。その後ゲート電圧を0Vに戻した場合を考えると、同図(c)のように、強誘電体の残留分極によりキャリアが存在しない状態、つまりエンハンスマント型とすることができます。この動作機構を応用して強誘電体の部分分極反転特性を利用することにより、デバイスの動作中に入力した信号により図1.21に示すようなデバイスのしきい値制御、さらにはドレイン電流量を徐々に変化させる、つまりソース・ドレイン間の抵抗値をアナログ的に変化させることができ、適応学習機能を有する超高速デバイスが実現できる。




図1.22 強誘電体ゲートHEMTの動作機構

1.5 本研究の目的と意義

本章では、ニューラルネットワークのハードウェア上での実現、さらにはその大規模化・高速化の際に求められる、機能性および高速性・光結合性を融合させたデバイスを実現するための方法、さらにはそのデバイスの動作機構についても述べてきた。

1.2で述べたように、現在のSi-LSIを支えるDRAM等の大規模メモリーの限界を打破する強誘電体を用いたデバイスの持つポテンシャルは非常に高いものがあると考えられる。強誘電体特性を効果的に利用するためには半導体基板上に良好な強誘電体薄膜を形成する必要がある。しかし、特に酸化物系強誘電体を用いる場合には、その物性面からの制約、さらには半導体基板上に形成しようとしたときに生じる問題点（相互拡散など）があり、現在の状態としては、様々な材料をためしてその中で特性の良いものを用いてみる、もしくは、バッファー層の導入さらにはゲート構造自体を変えるなど、まさに試行錯誤の状態である。

そこで本研究では、強誘電体として弗化物系強誘電体であるBaMgF₄を採用し、さらに高速性・光結合性に優れたHEMTと融合させたBaMgF₄/HEMT構造を用いたデバイスの実現を通して、このような半導体基板上への強誘電体薄膜の成長という異なる材料間の成長に関する指導原理を得るにとどまらず、実際に目的とするデバイスを作製し評価することにより、強誘電体および化合物半導体の特徴を合わせ持つデバイスの有効性を議論していくものである。

このような背景のもとに、本研究はBaMgF₄/HEMT構造という全く新しい構造を例にとり、実用レベルの高速機能デバイスを作製することを目標として、強誘電体の化合物半導体上への成長における問題点を詳細に検討し、それらの問題点に対する解決策を見いだすことで、強誘電体および化合物半導体両者の応用性を広げ、さらにこの両者の融合に関する指導原理を得ることを目的とした。




図1.23 本研究のフローチャート

参 考 文 献

- 1) J.J. Hopfield and D.W. Tank : *Biol. Cybern.* **52** (1985) 141.
- 2) C. Mead : *Analog VLSI and Neural Systems*, Addison-Wisley (1989).
- 3) H. Ishiwara : *Jpn. J. Appl. Phys.* **32** (1993) 29.
- 4) 大見忠弘 : ウルトラクリーンULSI技術 培風館.
- 5) 九間和夫 : 電気学会雑誌 **113** (1993) 279.
- 6) 香山晋 : 超高速MOSデバイス 培風館.
- 7) W.S. Johnson, G. Perlegos, A. Renninger, G. Kuhn and T.R. Ranganath : *Digest of Tech. Papers, ISSCC* (1983) 152.
- 8) T. Shibata and T. Ohmi : *IEDM Tech. Dig.* (1991) 919.
- 9) T. Shibata and T. Ohmi : *IEEE Trans. Electron Devices* **39** (1992) 1444.
- 10) H. Kosaka, T. Shibata, H. Ishii and T. Ohmi : *IEEE Trans. Electron Devices* **42** (1995) 135.
- 11) T. Shibata, H. Kosaka, H. Ishii and T. Ohmi : *Ext. Abs. 1994 Int. Conf. Solid State Devices and Materials* (1994) 346.
- 12) J.L. Moll and Y. Tarui : *IEEE Trans. Electron Devices* **10** (1963) 338.
- 13) P.M. Heyman and G.H. Heilmeier : *Proc. IEEE* **54** (1966) 842.
- 14) S.S. Perlman and K.H. Ludewig : *IEEE Trans. Electron Devices* **14** (1967) 816.
- 15) G.G. Teather and L. Young : *Solid State Electron.* **11** (1968) 527.
- 16) J.C. Crawford and F.L. English : *IEEE Trans. Electron Devices* **16** (1969) 525.
- 17) 垂井康夫 : 日経マイクロデバイス **97** (1993) 83.
- 18) E. Tokumitsu, N. Tanisake and H. Ishiwara : *Jpn. J. Appl. Phys.* **33** (1994) 5201.

- 19) 塩寄忠、阿部東彦、武田英次、津屋英樹：強誘電体薄膜メモリ サイエンス フォーラム。
- 20) S. Sinharoy, H. Buhay, M.G. Burke, D.R. Lampe and T.M. Pollak : *IEEE Trans. Ultrason. Ferroelectr. Freq. Control* **38** (1991) 663.
- 21) K. Aizawa and H. Ishiwara : *Appl. Phys. Lett.* **63** (1993) 1765.
- 22) S.M. Sze : *Physics of Semiconductor Devices*, 2nd Edition, John Wiley & Sons. (1981).
- 23) 南日康夫 : 材料科学 **10** (1973) 160.
- 24) 大森正道 : 超高速化合物半導体デバイス 培風館.
- 25) T. Mimura, S. Hiyamizu, T. Fujii and K. Nanbu : *Jpn. J Appl. Phys.* **19** (1980) L225.
- 26) G.E. Stillman and C.M. Wolfe : *Thin Solid Films* **31** (1976) 69.
- 27) T. Hotta, T. Tsuji, H. Sakaki and H. Ohno : *Jpn. J Appl. Phys.* **21** (1982) L122.
- 28) 鈴木他、第56回応用物理学会学術講演会予稿集Ⅲ (1995) 1114

第2章

試料作製方法及び評価方法

- 2.1 はじめに
- 2.2 試料作製方法
- 2.3 評価方法
- 2.4 おわりに

2.1 はじめに

本研究では、前章でも述べたように $\text{BaMgF}_4/\text{AlGaAs}/\text{GaAs}$ 構造を作製し、さらに本構造のデバイス応用の可能性を探ることを目的としている。そのためには、正確に制御された積層構造の作製、及び作製した構造の諸物性に関する詳細な評価を行うことが必須となる。そこで本章では、本構造の作製方法に関する検討、作製した試料に対して用いた主な評価方法について、その原理及び適用限界について述べる。

まず、2.2において本研究で用いた試料作製方法である分子線エピタキシー(MBE)法の原理及び特徴と他の成長方法との比較検討を行い、更に薄膜作製時に重要な基板表面の洗浄方法について述べる。2.3においては本研究を通して行った各評価法について言及する。2.3.1では薄膜作製において、特に BaMgF_4 薄膜作製時に重要な薄膜の配向性及び結晶性の評価に用いたX線回折法について述べる。2.3.2では薄膜表面の超高真空中における*in-situ*評価に有効である高速電子回折(RHEED)法について述べる。2.3.3では $\text{AlGaAs}/\text{GaAs}$ の組成制御及び結晶性評価に用いたフォトルミネッセンス(PL)法について述べる。2.3.4では $\text{AlGaAs}/\text{GaAs}$ 薄膜が良好に作製されていることの主たる目安となる、移動度の評価方法について述べる。そして、2.3.5において BaMgF_4 薄膜の強誘電性による $\text{BaMgF}_4/\text{HEMT}$ 構造の閾値制御の評価方法としての容量-電圧($C-V$)測定法について述べる。さらに、2.3.6において BaMgF_4 薄膜単体の強誘電特性の評価方法としての分極-電界($P-E$)測定法について述べる。最後に、その他の測定法として本研究で用いた他の構造評価法について述べる。

2.2 試料作製方法

2.2.1 分子線エピタキシー(MBE)法

本研究では、Ⅲ-V族化合物半導体であるAlGaAs/GaAsと金属弗化物であるBaMgF₄という全く異なる材料の薄膜の結晶成長を行う必要がある。そこで、まずそれぞれの材料系についての成長方法の比較検討を行い、本研究で用いた分子線エピタキシー(MBE)法の特徴について述べる。

【III-V族化合物半導体のエピタキシャル成長】

近年のⅢ-V族化合物半導体の薄膜成長技術の進歩はめざましいものがある。現在、一般的に用いられている成長法には、液相エピタキシャル成長法(LPE)、気相エピタキシャル成長法(VPE)、有機金属気相エピタキシャル成長法(MOVPE)、及

表 2.1 Ⅲ-V族化合物半導体の各種エピタキシャル成長法の特長

成長法	GaAsの場合の条件			長 所	短 所
	基板温度 (℃)	成長速度 (nm/s)	厚み精度 (nm)		
LPE	~800	15	25	○高純度 ○ストイキオメトリー一定 ○装置簡単	○大面積・大量生産不向き ○波状表面モフォロジ ○膜厚不均一
VPE	700 ↓ 800	0.5 ↓ 10	2.5	○表面平坦 ○熟成された技術	○AlGaAs混晶系の成長困難
MOVPE	600 ↓ 750	0.2 ↓ 10	2.5	○大面積・大量生産向き ○均一性・膜厚制御性大 ○ストイキオメトリ制御可能	○原料純度 ○炭素汚染
MBE	400 ↓ 600	0.1 ↓ 1	0.5	○膜厚制御性最良 ○超薄膜多層構造の作製可能 ○低温成長	○装置高価 ○大量生産に不向き ○リン系化合物の成長時にV族の制御性不良

表 2.2 GaAsエピタキシャル成長層の電子移動度 (77K)

エピタキシャル成長法	電子移動度 [cm ² /(V·s)]	電子密度 [cm ⁻³]
LPE	280000	3.0×10^{10}
	244000	3.7×10^{12}
VPE	224000	2.5×10^{13}
	137000	7.0×10^{13}
MOVPE	139000	3.7×10^{13}
MBE	110000	2.4×10^{14}

び分子線エピタキシャル成長法(MBE)などがある。それぞれの成長法に関する一般的な特徴を表2.1に示す¹⁾。化合物半導体のエピタキシャル成長膜の電気的特性の評価項目として電子移動度がある。上記の各種エピタキシャル成長法によるGaAs結晶の代表的な電子移動度と電子密度の77Kでの測定値を、表2.2に示す¹⁾。本研究で用いるHEMTを含む超高速デジタルデバイスへの応用においては、電気的特性とともに成長層のプロファイルの制御性、すなわち急峻性が重要となる。特に超格子構造などを利用する電子デバイスや光デバイスでは、超薄膜構造の制御において高い精度が要求される。したがって本研究においても様々な成長法の中で、このような点に最も優れているMBE法を用いることとした。MBEの応用例として、本研究でも用いているが、高速デバイスとして注目されているHEMT-ICがある。HEMT-ICの集積度の向上とともに、エピタキシャル層の面内の欠陥、たとえばオーバルディフェクトなどの成長面に発生する欠陥はICの歩留まりを低下させるので、高均質なエピタキシャル成長技術が、今後重要な課題となってくる。また、このようなHEMT-ICを作製する場合、個々のHEMTのV_{th}の変動を20mV程度に抑える必要がある。そのため許容される膜厚dの変動は、1原子層の厚さ(0.28nm)以内になる。また、1枚のウェハー上で、しかるべき誤差範囲内で、設計値通りのV_{th}を

実現させるためには、N-AlGaAs層の膜厚dをほとんど究極的な精度でコントロールして作製する必要があることがわかる。ここに、このデバイスを作製する上で、MBEが最も重要なキーテクノロジーの一つになっている理由がある。

【強誘電体薄膜の成長】

次世代の超高集積メモリデバイスとして、強誘電体や高誘電率常誘電体を用いた、いわゆる強誘電体メモリへの研究・開発が近年非常に盛んに進められている。この強誘電体メモリが具体的に現実性を帯びてきた理由の一つには、強誘電体や高誘電率常誘電体材料の薄膜化技術の進展がある。従来より強誘電体薄膜や高誘電率薄膜の成膜には各種スパッタ法がその簡便さのため広く用いられてきたが、最近ではイオンビームスパッタ法、レーザーアブレーション法、sol-gel法、MOD(Metalorganic Decomposition)法、各種CVD法等による成膜の報告が多く見られるようになってきた。

一般に、強誘電体メモリデバイスにおける強誘電体膜や高誘電率膜の成膜法において要求される条件としては、次のものが挙げられる²⁾。

- ① 膜組成や結晶性の制御性が優れている。
- ② 電気的特性の制御性が優れている。
- ③ 成長速度が大きい。
- ④ 成長温度が低い。
- ⑤ 段差被覆性(ステップカバレージ)が優れている。
- ⑥ SiのLSIプロセスとの適合性に優れている。
- ⑦ 大規模化や量産性に優れている。

以上のような特徴を有する成長法として、現在各メーカーでは主に、sol-gel法やCVD法を用いて酸化物系の強誘電体の成長に関して活発に研究開発を行っている。しかし、膜厚の制御性、強誘電体/半導体界面の清浄度などの点から、MBE法を用

いることが最適であると考えられる。本研究では弗化物系の強誘電体 BaMgF_4 を用いるが、同じ弗化物である CaF_2 などは、超高真空中で加熱することにより分子の状態で蒸発することが分かっており、Si基板上への成長が盛んに研究されている。また、GaAs成長チャンバーと BaMgF_4 成長チャンバーを連結することにより超高真空一貫プロセスが可能となり、良好な $\text{BaMgF}_4/\text{GaAs}$ の界面が形成できると考えられる。

図2.1に本研究で用いたMBE装置の概略図を示す。交換室、GaAs成長チャンバー、 BaMgF_4 成長チャンバーの3チャンバーをゲートバルブを介して超高真空一貫で連結している。GaAsチャンバーはULVAC製のMBC-100である。交換室の到達真空度は 10^{-7}Torr 、成長チャンバーは両者とも 10^{-10}Torr 程度である。




図 2.1 本研究で用いたMBE装置（3チャンバー方式）の概略図

2.2.2 成長プロセス


【基板洗浄方法】

本研究では、前節で述べたようにMBE法を用いて目的とする構造をエピタキシャル成長させている。従って基板洗浄が非常に重要となるため、GaAs基板の洗浄法として確立されている硫酸過水系のエッチャントを採用した³⁾。本研究で用いたGaAs基板の洗浄方法の詳細を以下に示す。()内は時間(min)である。試料作製には、成長面をミラー研磨したウェハーもしくはエピウェハーを所望のサイズに劈開切断したものを基板として用いた。移動度測定及びデバイス作製用の試料に対しては、半絶縁性(Semi-Insulating)GaAs(100)just基板、容量-電圧測定及び強誘電特性測定用の試料に対してはn-GaAs(100)及び(111)B just基板($\sim 10^{18} \text{ cm}^{-3}$)を用いた。(100)面と(111)面では基板洗浄後の表面ラフネスが異なるという報告もあるが、本研究では、同様の洗浄方法を適用した。また、各洗浄段階で使用した純水の抵抗率は $10^{17} \sim 10^{18} \text{ M}\Omega \cdot \text{cm}$ である。

①メタノール洗浄 (2) 3回

②純水超音波洗浄 (2) 3回

③化学エッチャング



④純水超音波洗浄 (2) 5回

本研究においては、試料をMBE法を用いて作製しているため、成長前の試料表面の清浄度及び平坦性が成長層の品質に対して及ぼす影響が大きい。そのため、使用した各種ビーカー類及びピンセット等の洗浄を王水で行うなど、有機系の汚染を極力排除した。またビーカーは有機洗浄用及びエッチャング用に分けて使用している。

①において有機系物質を排除したのち、③において、基板表面を数 μm のオーダーでエッチャングする。③の段階では、表面の有機系及び金属系の不純物を洗浄すると同時に、ウェハー研磨時に発生する表面近傍の機械的ダメージを受けている層を取

り除く。さらに、最終的に生じるGaAsの表面酸化物層を交換室に搬入するまでの基板表面の保護膜としている。前述したように、エッチング後の表面の平坦性が重要であるが、GaAsの場合、結晶性の面内分布によるエッチングむら、つまり表面ラフネスが生じやすい。この表面ラフネスを抑制するためには、エッティングレートを上げ、輸送律速によるエッチングを行うことが必要である。上記の割合で硫酸過水系の溶液をすみやかに混合して作製すると、反応熱により100℃以上まで溶液の温度が上がってしまう。しかし、硫酸過水系の溶液の場合、90℃以上になるとH₂O₂が抜けてしまうため、温度計を用いて温度をモニターしながら、常に90℃以下の状態で溶液の混合を行った。エッティングは液温80～85℃で、かつエッティング中は攪拌を行い、基板表面に常に新しいエッティング液が触れるようにし、エッティングの停止時には大量の純水による水洗で短時間に完全停止させる。

以上のようにして洗浄した基板を、ホットプレート上で約200℃に加熱されたモリブデン(Mo)製のホルダーにインジウム(In:融点156℃)を溶かしてとりつける。基板装着後の状態を図2.2に示す。この図に示すように試料の取り付けられたホルダーを、図2.1のMBE装置の試料交換室に搬入する。この試料交換室を3×10⁻⁷Torrまで排気した後に、ゲートバルブを通して試料ホルダーを成長室の基板加熱機構部まで移動してセットする。




図 2.2 Mo製試料ホルダーに取り付けられたGaAs基板

【AlGaAs/GaAsの成長】

AlGaAs/GaAsの成長に対する基板温度の変化と、各セルのシャッターの開閉は図2.3に示すように行った。図中の番号に対応した説明を以下に示す。

- ① 基板温度を250℃程度に上げて予備加熱し、ホルダーからの脱ガスを行う。各セルの温度を各成長条件の設定値まで上げる。この間セルシャッターは閉じている。
- ② 基板温度が350℃を越えたところで、Asセルのシャッターを開きAs₄ビームを試料表面に照射し始める。これは、超高真空中で350℃以上にGaAs基板を加熱することによる基板表面からのAs原子の脱離を防ぐためである。
- ③ 真空度が回復しセル温度が安定した後、基板温度を上げ始める。
- ④ 試料表面をRHEEDで観察しながらサーマルフラッシュを行う温度まで基板温度を昇温する。RHEEDパターンがアモルファス状態を示すハローパターンから、平坦な単結晶表面の状態を示すストリークパターンに変化したところで、基板温度を約10分間維持する。また、このときの温度を580℃としてパイロメーターの指示値と比較することにより、基板温度を較正する。
- ⑤ 基板温度を成長温度に設定する。
- ⑥ 設定値で10分間安定させた後、Ga/Alシャッターを開き、AlGaAs/GaAsの成長を開始する。
- ⑦ 成長膜厚に対応した成長時間が経過した時点でGa/Alシャッターを閉じて成長を停止する。
- ⑧ 基板温度を下げ始め、350℃になった時点でAsシャッターを閉じる。
- ⑨ 基板温度が室温程度まで下がって、基板を固定しているInが固化した段階で、試料ホルダーを成長室から交換室へ移動させ取り出す。

本研究において用いた各成長条件を以下に示す。各K-cellは、各々超高真空中で良く脱ガス処理されたもので、GaがPBN(Pyrolytic Boron Nitride)製、Asは400℃程度までしか上げる必要がないので安価な石英製である(ULVAC製)。Siドーピング用のセルはSiウェハを直接抵抗加熱するものを作製した(北野精機製)。

Gaセル温度指示値	870~930°C
Alセル温度指示値	1060~1100°C
Asセル温度指示値	240~260°C
成長レート	0.5~1.0 $\mu\text{m/h}$

成長レートは、GaAsのホモエピタキシャル成長における標準的な値である0.5~1.0 $\mu\text{m/h}$ とした。MBE法におけるGaAs系の成長レートは、Ⅲ族であるGa/Alの付着係数がほぼ1.0であるためGa/Alビームのフラックスのみに依存する。また、Ⅲ族原子の基板表面におけるマイグレーションを促進させるために、As圧は鏡面な成長表面が得られる範囲でできるだけ低いことが望ましい。しかし、MBE装置にフラックスモニターが付属していないため、本研究においては、成長中にRHEED観察を行いながら、GaAs(100)-2×4リコンストラクションパターンが観測される最低のAs圧を成長条件として採用した。この条件でのヌードイオングージによる測定真空度は $8 \times 10^{-8} \sim 1 \times 10^{-7}\text{Torr}$ であった。




図 2.3 AlGaAs/GaAs成長ダイアグラム

【BaMgF₄のソース作製方法】

BaMgF₄の成長プロセスに関しては第4章で詳しく述べるので、ここではBaMgF₄のソースの作製方法について簡単に述べる。

BaMgF₄はBaF₂(分子量:175.323)とMgF₂(62.301)を等モル量混合して焼結することで、容易に作製することができる⁴⁾。BaMgF₄は弗化物系の強誘電体グループBaMF₄(M=Co, Zn, Ni, Mg)に属するが、これらの物質のうちでも図2.4に示すようにBaF₂とMgF₂の蒸気圧曲線が非常に近いため⁵⁾、この両者の混合物を蒸発させても化学量論的組成(ストイキオメトリ)のずれが小さいと予想される。この点からも、BaMgF₄は本研究に用いる強誘電体材料として適しているといえる。




図2.4 各弗化物の蒸気圧曲線

本研究においては、当初電気炉を用いてN₂雰囲気で坩堝中で焼結を行っていたが、現在では作製したソースの純度を上げる目的でMBEのK-cell中で焼結を行っている。ここで焼結時に用いる坩堝にはPBN製ではなく、脱ガス処理した高純度のグラファイト製のものを用いている。これは、一般的に弗化物薄膜においてはPBN坩堝からのB汚染が薄膜のクラックの発生原因となるからである⁶⁾。K-cellの温度は、PIDにより制御されている。また、基板加熱用にはTiヒーターを用い、熱電対にはW-WReを用いている。

本研究においては、K-cellの容量等の制限から、まず電子天秤によりBaF₂を2.80g、MgF₂を1.00gはかり、K-cellにいれて超高真空中で1100℃で5時間焼結させた。用いたBaF₂とMgF₂はレアメタリック社製の99.99%のものである。弗化物は、弗化物同士の分離が困難であるため、通常4N～5N程度の純度である。

2.3 評価方法

2.3.1 X線回折法

薄膜結晶を作製したときに、それがどのような構造をしているか、すなわち、どのような原子の3次元配列をしているか調べることは、その薄膜の物理的性質を知るまでの出発点である。本研究で用いた BaMgF_4 のように、どのような配向性を示すか全く未知である材料を用いた場合には特に重要となる。よく知られているように、薄膜の構造解析は電子線の回折を用いて行われる。これは電子線の散乱振幅が大きく、薄膜の構造を知るのに適しているからである。特に薄膜結晶（超格子）の成長中に、その電子線回折パターンをその場(*in-situ*)観察して、单原子層ごとの結晶の構造的性質を評価することができる。しかし、電子線回折実験においては、その回折強度の精密な測定が困難で、薄膜構造の定量的な議論が難しい場合がある。

ここでは、回折強度の測定が比較的容易で薄膜（超格子）の構造に関する定量的な議論ができるX線回折について述べる。

X線回折法は、結晶の周期性によるX線の回折条件（Braggの回折条件）を利用した評価方法である。X線は波長が \AA 程度の電磁波で、その原子による散乱は \AA 程度に広がった電子雲 $\rho(r)$ によって起こる。次に、その測定原理を示す。




図 2.5 ブラッグの回折条件

1枚の格子面でのX線の干渉について考える。角度 α でX線が入射し、角度 β で散乱するとき、格子面上で距離 x だけ離れた2点からの行路差は $x(\cos \alpha - \cos \beta)$ であり、次式のように、行路差が波長の正数倍のとき強めあう。

$$x(\cos \alpha - \cos \beta) = n\lambda \quad (2.1)$$

ここで、格子面のすべての点からの散乱X線が同位相であるとすれば、

$$n\lambda = 0 \quad \therefore \quad \alpha = \beta \quad (2.2)$$

が得られる。したがって、1枚の格子面で最大強度を与える干渉現象は、入射角と散乱角が等しいときである。（鏡の入射、反射の条件と全く同一である。）

図2.5で示される第1面での反射X線は、第1面を基準に考えれば全て同位相である。第2面での反射X線も第2面で考えれば同位相である。したがって第1面と第2面とのX線の干渉には、面間隔による行路差だけが問題となる。第1面と第3面その他の平行な面での干渉も同じように面間隔による行路差だけが問題となる。図2.5より第1面と第2面との行路差は $2d \sin \theta$ となり、波長の整数倍のとき強めあう。

$$2d \sin \theta = n\lambda \quad (2.3)$$

d :面間隔 λ :使用したX線の波長 n :反射次数

θ : ブラッグ角(Bragg angle)で、入射角 = 反射角 = θ

これをブラッグの公式(Bragg's formula)という。

さてブラッグの公式から、

$$\sin \theta = n\lambda / (2d) \leq 1 \quad (2.4)$$

であるから、少なくとも、 $\lambda < 2d$ でなければ回折は起こらない。 n は反射次数を表しているが、この代わりに面間隔が d/n であるような仮想的な面(hkl)からの1次反射と考える習慣になっている。

本研究で用いた一結晶X線回折装置では対陰極として銅(Cu)を用いている。Cuの $K_{\alpha 1}$ の波長は 1.5405 \AA であり、上記の条件を満たしていることが分かる。 K_{β} 線のフィルターとしては Ni($\lambda_K = 1.488 \text{ \AA}$) を用いている。

2.3.2 フォトルミネッセンス(PL)法

フォトルミネッセンス(PL)法は、光により励起を行いその発光スペクトルにより評価を行う方法で、半導体の評価の極めて有力な手段である。

本研究においては、PL測定により $\text{Al}_x\text{Ga}_{1-x}\text{As}$ 層の組成制御及び $\text{BaMgF}_4/\text{HEMT}$ 間の界面特性の評価を行った。GaAsはSiとは異なり直接遷移型の半導体であるためにPL法を用いた評価が行えるわけである。また、直接遷移型のGaAsと間接遷移型のAlAsの混晶である $\text{Al}_x\text{Ga}_{1-x}\text{As}$ も、図2.6に示すように $x=0.45$ 程度までは Γ 帯が伝導帯の底であり、直接遷移半導体となる⁷⁾。このために、PL法は $x=0.3$ 程度の $\text{Al}_x\text{Ga}_{1-x}\text{As}$ 層を用いるHEMT構造の組成制御には非常に有効な測定手段である。




図 2.6 $\text{Al}_x\text{Ga}_{1-x}\text{As}$ 層におけるバンド端エネルギーのAI組成 x 依存性

本研究においては励起光源には波長514.5nm、出力5-50mWのArイオンレーザを用いている。また、測定はキャリアの熱振動による静電ポテシシャルの影響を抑制し、キャリアの再結合確率の割合を増加させるために低温で行うことが有効である。本研究においても、低温測定用の真空デュアを利用した試料台を用いて、34Kおよび90K程度で測定を行った。

2.3.3 高速電子線回折(RHEED)法

高速電子線回折(RHEED)はMBE成長における有力なその場観察の手段であり、表面の平坦性やリコンストラクションを知る有効な測定法である。RHEEDは、図2.7に示すように試料表面に数十keVの電子線を 2° 程度で入射し、結晶格子により散乱された電子線を蛍光スクリーン上に投影して、結晶表面の構造を評価する方法である。本研究では、2.2でも述べたように、AlGaAs/GaAs層の成長時にRHEED観察を行った。

GaAs基板は、最初に有機洗浄され、硫酸系エッティング液で表面をエッティングした後、MBE装置内に搬入される。しかし、その後の水洗工程および空気中にさらされることによりアモルファス状の酸化膜に覆われているため、搬入直後のRHEEDパターンは同心円状のハローパターンである。As分子線を基板に当てながら580°C程度まで基板温度を上げると、表面酸化膜は蒸発し、GaAsの結晶表面が現れる。As分子線が基板に当てられているために、基板からAsが昇華して表面が荒れることはなく、また、超高真空中であるために、チャンバー内の残留ガスの付着も極め




図 2.7 RHEEDとそのパターン

て少ないため、GaAsの清浄表面が得られるわけである。成長前のGaAs表面はエッティングによって多少凹凸があり、入射した電子線はこれらの凹凸を透過して回折パターンを生じるため、RHEEDパターンにはバルクの格子周期に対応するスポットが確認できる。

MBE成長が進むにつれて、表面が次第に平坦化し、スポットが上下方向に延びてストリーク状になる。GaAs(100)表面では(2×4)のリコンストラクションパターンを示すことが知られている。表面が平坦化すれば、表面の格子に対応する逆格子は上下方向に延びたロッド状になる。この逆格子ロッドがEwald球と交叉するところに回折が生じる。RHEEDの場合、電子線の加速電圧が10keV以上と大きいので、Ewald球の半径が逆格子ロッドの間隔に比べて十分大きい。したがって、図2.7に示すようにEwald球と逆格子ロッドの交点は、結晶表面に垂直なストリークとなる。

実空間で基本ベクトル a, b, c で表される単結晶の格子を考える。この表面にベクトル k_0 の電子線を入射させたとき、散乱された電子線のベクトルを k_1 とする。

Laueの式により、

$$\begin{aligned} (k_1 - k_0) \cdot a &= q \\ (k_1 - k_0) \cdot b &= r \\ (k_1 - k_0) \cdot c &= s \quad (q, r, s \text{ は整数}) \end{aligned} \tag{2.5}$$

が成り立つときに回折が生じる。ここで、逆格子ベクトル p^* を用いると、


$$k_1 - k_0 = p^* \tag{2.6}$$

のときに回折条件が満足される。すなわち、結晶の回折パターンは結晶格子の逆格子を表している。

図2.7において、黒点は逆格子点を表し、ベクトル k_0 は入射電子線の方向に逆格子点の一点で終わるようにかかる。この半径 $|k_0|$ の球をEwald球という。これが、逆格子の他の点と交叉しているところでLaueの式を満足し、回折ビームの現れる点となる。RHEEDでは低角度で電子線が入射するため試料表面のみが主に散乱に寄与する。そのため2次元格子と考えられ、回折条件が二つになる。これは、Ewald球上では2次元周期性のある面に垂直な方向に無限に延びる1次元ロッドとして考えられることに対応する。すなわち、電子線回折像は結晶表面の逆格子を表

しているので、これを逆変換することにより試料表面の結晶構造を解析できるのである。

ただし、ここで注意すべきことはRHEEDパターンが示す“平坦”な表面が必ずしも“原子レベルで完全に平坦な表面”を意味するものではないという点である。結晶表面が完全に平坦であれば、図2.7の逆格子ロッドは太さのない線となり、Ewald球との交点は点になるはずである。RHEEDパターンがストリーク状であることは、逆格子ロッドがある太さの幅を持っていることであり、これは結晶表面が完全に平坦ではなく、ある程度モノレイヤーステップ^{*}に覆われていることを意味している。表面のモノレイヤーステップを除き、完全に平坦な表面のRHEEDパターンはスポットになる。このような完全平坦に近い表面のスポットパターンは、成長中断したGaAs表面、熱アニールしたSi表面において実際に観測される。図2.8に代表的なGaAs(100)面の(2×4)パターンを示す。



(a) (b)
図 2.8 GaAs(100)-2×4表面のRHEEDパターン
電子線の入射方向 (a) (110)、(b) (1T0)

* ここでモノレイヤーとは、GaAsの場合にはGa原子から(001)方向の隣接Ga原子までの距離で単分子層(2.83 Å)に相当する。すなわち格子定数(5.65 Å)の半分の値である。

2.3.4 移動度測定法

序論でも述べたように、化合物半導体の特長の一つは高移動度である点にある。特に本研究で用いるHEMT構造では重要となる。したがって、作製した構造において移動度を評価することは非常に重要となる。以下に、本研究で用いた移動度評価法について述べる。

【ホール効果測定】

キャリア移動度は通常ホール効果測定から求められるが、特にエピタキシャル層のような薄膜状あるいは薄片状の半導体のホール効果測定にはvan der Pauw法が適している。本研究においても作製したHEMT構造などの移動度及びキャリア濃度の評価をvan der Pauw法を用いて行った。

評価用の試料としては、図2.9(a)に示すように7mm角程度の正方形に基板を切り出し、四隅に0.5mm程度のInを押しつけて電極とする。さらに良好なオーミック特性を得るために、電気炉を用いて高純度窒素ガス中で、400°C・5分のシンタリングを行った後に測定を行う。印加する磁界は5k gaussである。





図 2.9 van der Pauw法に用いる試料

(a) 室温測定、(b) 低温測定

本研究で用いたホール効果測定装置には低温測定用のアタッチメントが付属している。これは、ゾルベーサイクルを利用しておおり、30Kでの測定が可能である。低温測定を行うときは、さらに測定を正確に行う目的で、テフロンシートを用いて図2.9(b)のように成長層をエッティングしクローバー型に近づけて測定を行った。

【非接触測定】

前述したホール効果測定は非常に簡便である反面、電極付け及びシンタリングのプロセスを経るため、測定したサンプルを他の評価に用いることは困難である。また、 $\text{BaMgF}_4/\text{HEMT}$ 構造のように絶縁体を積層している場合には、弗化物層を酸等でエッティングする必要があるため、 AlGaAs 表面の劣化によるオーミック性の低下が懸念される。



(a) リング内に生じたホール電圧 (b) ホール電圧の検知方法

図 2.10 非接触測定法の原理

ここでは非接触移動度測定装置（MODEL6600 ミナトエレクトロニクス製）を利用して非接触で移動度を評価する方法について述べる⁸⁾。この測定法は、非破壊測定であるため実際の生産ラインで考えると、移動度を測定したウエハーをそのままデバイス作製に用いることができるという利点を持つ。

非接触法は、RF磁束をかけたときにウエハー内に生ずる渦電流を利用したものである。半導体ウエハーを半径 r 、幅 dr 、厚さ t のリングが同心円上に集まつたものと考えると、そのリング内を流れる渦電流は次式で表される。

$$|dI_e(r)| = \begin{cases} \frac{\sigma t f \phi r dr}{a^2} & (0 \leq r \leq a) \\ \frac{\sigma t f \phi dr}{r} & (r \geq a) \end{cases} \quad (2.7)$$

a:磁束の半径、 ϕ :磁束、 σ :導電率、f:駆動周波数

このように、微小半導体リング中に渦電流が生じている状態に、さらに一定磁場を印加することにより半導体リングの内側と外側の間にホール電圧が生じる。その模式図を図2.10(a)に示す。ここで、 $r \gg dr$ のとき次式が成り立つ。

$$|dV_H(r)| = \frac{dI_e(r) \cdot B}{ent} \quad (2.8)$$

e:電荷量、n:キャリア濃度

よって、式(2.7)を式(2.8)に代入することにより次式となる。

$$|dV_H(r)| = \begin{cases} \frac{\mu B f \phi r dr}{a^2} & (0 \leq r \leq a) \\ \frac{\mu B f \phi dr}{r} & (r \geq a) \end{cases} \quad (2.9)$$

$$\sigma = e n \mu$$

以上より、式(2.9)からホール電圧を次式のように求めることができる。

$$|V_H(r)| = \begin{cases} \int_0^r dV_H = \frac{\mu B f \phi r^2}{2a^2} & (0 \leq r \leq a) \\ \int_0^a dV_H + \int_a^r dV_H = \mu B f \phi \left(\frac{1}{2} + \ln \frac{r}{a} \right) & (r \geq a) \end{cases} \quad (2.10)$$

式(2.10)からホール電圧が移動度 μ に比例していることが分かる。このようにして生じたホール電圧は、図2.10(b)に示すようなウエハ下部の電極により検知される。

2.3.5 容量-電圧($C-V$)測定法

容量-電圧($C-V$)測定法は、その簡便さから、ショットキーダイオードを用いて半導体のキャリア濃度を測定したり、MISダイオードを用いて界面準位などの評価を行うことができる。本研究に用いた $BaMgF_4$ 薄膜の強誘電性の評価にはMISダイオードにおけるヒステリシスが重要となるので、ここではその点について説明する。

図2.11に理想MISダイオード（仕事関数差0、界面準位0、絶縁膜中の電荷0）ダイオードの $C-V$ 特性（理想 $C-V$ 曲線）を示す。少数キャリアが十分に追従する場合には、理想曲線（低周波 $C-V$ ）を求めることができる。実際には、ゲート電極に用いる金属の仕事関数と半導体の仕事関数の差だけシフトさせたものが理想 $C-V$ 曲線となる。測定周波数が高くなり、反転電荷が交流電圧に追従できなくなると、反転条件における容量値 C_{min} でほぼ一定となり、これ以上バイアス電圧を増加しても変化しなくなる（高周波 $C-V$ ）。

このような理想曲線に対して、絶縁膜中にトラップやイオンが存在すると、 $C-V$ 特性にヒステリシスが現れるようになる。図2.12に典型的なヒステリシス特性を示す。ヒステリシスは、その向きによって電荷注入型とイオンドリフト型（分極型）とに分類される。





図 2.11 理想MISダイオードのC-V曲線

電荷注入型に関しては様々な解釈が報告されているが、最も一般的な解釈としては、界面準位へのキャリアの捕獲確率と放出確率が異なるためにこのようなヒステリシスが起こると考えられている。界面準位の応答時定数は1~10ms程度であり、このようなヒステリシスを示す場合には、デバイス動作の不安定性の原因となる。

一方、イオンドリフト型（分極型）ヒステリシスは、絶縁膜中のイオンが印加電圧に応答して配置を変えるために起こる現象である。絶縁膜が強誘電体の場合には、その強誘電体の抗電界以上に電界をかけると、イオンが動いた状態（分極）を保持することができる。つまり、電界をかけた方向でのバンド構造を維持しようとする訳である。この分極型のヒステリシスを得ることが本研究の目的の一つである。



(a)

(b)

図 2.12 MIS C-V特性におけるヒステリシス

(a) 電荷注入型、(b) イオンドリフト型(分極型)

2.3.6 分極-電界($P-E$)測定法

作製したBaMgF₄薄膜の強誘電特性（残留分極、抗電界）を評価するために、本研究ではSawyer-Tower回路⁹⁾を用いた分極-電界($P-E$)測定を行った。図2.13に Sawyer-Tower回路を用いた測定回路図を示す。図に示した回路において参照コンデンサ C_0 は試料の容量より十分大きく（本研究では $C_0=10\text{nF}$ ）設定されているため、発振器の電圧はほぼ試料両端に印加される。したがって、参照コンデンサの両端の電圧の変化を測定することにより、試料両端に誘起されている電荷の量が分かる。

電界が0 V/cmの時の、試料と直列に接続された参照コンデンサ C_0 の両端の電圧を測定すれば、自発分極によって誘起された電荷量から残留分極値を求めることができる。




図 2.13 Sawyer-Tower回路

2.3.7 その他の測定法

【二次イオン質量分析(SIMS)法】

1-10keVのイオンを固体試料に照射すると、そのイオンの一部は表面の原子によって後方散乱され、残りは固体内部で衝突を繰り返しながらエネルギーを失う。このとき固体試料の原子はスパッタされ、中性またはイオンの状態で放出される。最初に試料表面に照射したイオンを一次イオンといい、それによって放出されたイオンを二次イオンという。二次イオンの質量分析を行うと、それを放出した試料の組成を求めることができる。この方法をSecondary Ion Mass Spectrometry(SIMS)法という。

SIMS法は一次イオンにスパッタ機能があるため破壊分析であるが、深さ方向の組成分布は容易に得られる。一次イオンのイオン種は、希ガスイオン、酸素イオン、セシウムイオン等であるが、本研究においては用いた各材料の原子の検出しやすさから、酸素イオンのうちの O_2^+ を用いた。また、SIMSの面分解能は $1 \mu m$ 程度で、深さ方向の分解能は $5-10 nm$ である。図2.14にSIMS装置の基本構成を示す。




図 2.14 SIMS装置の基本構成

【電流-電圧($I-V$)測定法】

作製した BaMgF_4 薄膜の漏れ電流や絶縁耐圧の評価を、電流-電圧($I-V$)測定により行った。DC電源としてはヒューレット・パッカード社製のHP4142Bを用いている。

【原子間力顕微鏡(AFM)】

作製した BaMgF_4 薄膜の表面モフォロジーの評価を、原子間力顕微鏡(AFM)を用いて行った。AFMは、トンネル電流を試料との間に流す必要のあるSTMと異なり、試料と探針の間のファンデアワールス力を検知するという原理であるため、本研究で用いたような絶縁膜の評価を行うことができる。

2.4 おわりに

本研究を遂行する際に用いた、 $\text{BaMgF}_4/\text{AlGaAs/GaAs(100)}$ 構造の作製方法と、結晶性及び電気的特性に対する主な評価手法について述べてきた。本研究で着目した評価対象と用いた各評価方法との関係をまとめると、表2.3のようになる。

表 2.3 評価対象と本研究で用いた主な評価方法

評価対象	評価内容	評価方法
HEMT構造	組成制御性	PL法
	移動度	ホール効果測定法
BaMgF ₄ 薄膜	結晶性、配向性	X線回折法
	強誘電性	P-E測定法
BaMgF ₄ /HEMT構造	移動度	非接触移動度測定法
	界面特性	PL法
	強誘電性	C-V法

ここに述べた評価方法は、すべて試料作製後に用いられる評価方法である。しかし、一般にMBE法を用いて積層構造を作製する場合には、成長初期段階、つまりヘテロ界面をいかに制御するかが重要である。従って、今後はMBE法の特徴でもあるin-situでの評価を用いて、界面状態及び成長メカニズムを明らかにすることが、良好な $\text{BaMgF}_4/\text{HEMT}$ 構造の作製、さらにはデバイス特性の向上を図る最良の方法であろう。

参 考 文 献

- 1) 生駒俊明、谷口光弘：応用物理 **51** (1982) 1226.
- 2) 塩崎忠、阿部東彦、武田英次、津屋英樹：強誘電体薄膜メモリ サイエンス フォーラム。
- 3) J. Massies and J.P. Contour : *J. Appl. Phys.* **58** (1985) 806.
- 4) S. Sinharoy, H. Buhay, M.G. Burke, D.R. Lampe and T.M. Pollak : *IEEE Trans. Ultrason. Ferroelectr. Freq. Control* **38** (1991) 663.
- 5) 神山雅英、塙輝雄：薄膜ハンドブック 日本学術振興会 オーム社.
- 6) L.J. Schowalter, R.W. Fathauer, R.P. Goehner, L.G. Turner, R.W. Deblois, S. Hashimoto, J.L. Peng, W.M. Gibson and J.P. Krusius : *J. Appl. Phys.* **58** (1985) 302.
- 7) H. Kroemer : *Surf. Sci.* **174** (1986) 299.
- 8) F. Horiguchi, H. Matsumura, S. Furukawa and H. Ishiwara : *Jap. J. Appl. Phys.* **18** (1979) 165.
- 9) H. Diamant, K. Drenck and R. Pepinsky : *Rev. Sci. Instr.* **28** (1957) 30.

本研究で用いた結晶成長方法及び評価方法に関する一般的な説明は以下の文献を参考にされたい。

伊藤糾次、犬塚直夫: : 結晶の評価 コロナ社

河東田隆：半導体評価技術 産業図書

カリティ：*X線回折要論* アグネ社

榎裕之、江崎玲於奈：超格子ヘテロ構造デバイス 工業調査会

第3章

HEMT構造の作製と 2次元電子ガス移動度の評価

- 3.1 はじめに
- 3.2 AlGaAs/GaAs系HEMT構造における
2次元電子ガス(2DEG)の伝導機構
- 3.3 HEMT構造の作製
- 3.4 ホール効果測定による2DEG移動度の
評価
- 3.5 おわりに

3.1 はじめに

本研究では第一章でも述べたように、AlGaAs/GaAs系HEMTの高速性と強誘電体BaMgF₄薄膜の強誘電性による機能性を融合したデバイスの作製を目的としている。そのためには、まず良好なHEMT構造を作製する必要がある。AlGaAs/GaAs(100)ヘテロ構造を用いたHEMT構造は、その格子整合の良好さから2次元電子ガス(2DEG)の研究初期から用いられており、1982年には富士通がデバイス化に成功し現在では商品化しているほどである。しかし、報告されているような特性が、実際に本研究で用いたMBE装置により作製したHEMT構造で得られるかどうかを評価する必要がある。そこで本章では、本研究におけるHEMT構造の作製プロセスおよび作製したHEMT構造の評価について述べる。

本研究では、AlGaAs/GaAs系の2次元電子ガスを用いたHEMT構造の高速性を利用する。良好なHEMT構造を作製するには、まず、基本的な原理、物性を理解することが、重要なポイントであると考える。そこで、3.2では、AlGaAs/GaAs系2次元電子ガスの物理について詳細に述べる。次に、3.3においてHEMT構造を実際に作製する際に重要な膜厚制御性、Al_xGa_{1-x}As層の組成制御性、アンドープGaAs層の不純物濃度制御性について述べる。3.4では、実際に2DEG移動度を評価しながら、変調ドープAlGaAs/GaAsヘテロ構造の最適な成長条件を求める。

3.2 AlGaAs/GaAs系HEMT構造における 2次元電子ガス(2DEG)の伝導機構

3.2.1 エネルギー準位と波動関数

まず、通常の単一量子井戸構造における量子閉じ込め効果について考える。図3.1に示すように、厚さ L_w のGaAs薄膜を十分に厚いAl_xGa_{1-x}Asで挟んだ量子井戸構造では、GaAs中の電子はヘテロ界面に沿う(x,y)面内で2次元的な自由粒子(電子ガス)として振る舞い、これと垂直なz方向には界面で反射されるため定在波状態を形成する。

このときの電子の固有関数 $\phi(\mathbf{r})$ と固有エネルギー E は各々、

$$\phi(\mathbf{r}) = \varphi_n(z) \exp\left\{i(k_x x + k_y y)\right\} \quad (3.1)$$

$$E(k_z, k_y : n) = \frac{\hbar^2}{2m_{\parallel}} (k_x^2 + k_y^2) + E_{ze}(n) \quad (3.2)$$

で表される。ここで、 $\varphi_n(z)$ と $E_{ze}(n)$ はz方向の運動に関するn番目の固有状態に対応した波動関数とエネルギーであり、次の方程式の解として求められる。

$$-\frac{\hbar^2}{2m_z} \frac{d^2\varphi_n(z)}{dz^2} + V(z)\varphi_n(z) = E_{ze}(n)\varphi_n(z) \quad (3.3)$$




図 3.1 単一量子井戸における量子準位と波動関数

この方程式の解は、GaAs中では正弦波関数 ($A \cos k_z z$ または $A \sin k_z z$) 、AlGaAs 中では指数関数 ($B \exp(\pm \beta z)$) で与えらる。界面で $\varphi_n(z)$ とその微分を連續に接続させる条件から、 k_z は、

$$k_z \begin{Bmatrix} \tan(k_z L_w / 2) \\ -\cot(k_z L_w / 2) \end{Bmatrix} = \left[\frac{2m^* \{ V_0 - (\hbar^2 / 2m^*) k_z^2 \}}{\hbar^2} \right]^{1/2} \quad (3.4)$$

の解でもあることが導かれる。ただし、上下の式は各々 \cos 型または \sin 型の状態に対応している。 V_0 が無限大の場合には、 n 番目の固有状態の波数、エネルギー、波動関数は各々、

$$k_z(n) = (n\pi / L_w) \quad (3.5)$$

$$E_z(n) = (\hbar^2 / 2m_z) (n\pi / L_w)^2 \quad (3.6)$$

$$\varphi_n(z) = \sin \{ (n\pi / L_w)(z + L_w / 2) \} \quad (3.7)$$

で与えられる。 V_0 が有限の場合には波動関数が障壁中に滲み出し、 L_w が実効的に広がった形となり、 k_z も $E_z(n)$ も減少する。

$m_z = 0.067 m_0$ の GaAs 量子井戸の場合、膜厚 L_w が 10nm、30nm および 100nm に対応して、 $E_z(n)$ が $55 \text{ meV} \times n^2$ 、 $6 \text{ meV} \times n^2$ 、 $0.55 \text{ meV} \times n^2$ となる。したがって、 L_w が 30nm 以下の場合には量子準位の離散性が顕著となり、2 次元電子ガスが形成されるのに対し、 L_w が 100nm 以上の場合には $E_z(n)$ が準連続状態に近くなり、電子の運動はほぼ 3 次元的な自由電子状態に留まると考えられる。

さて、特定の量子準位 $E_z(n)$ に属する 2 次元電子は、膜中を自由に運動する。その運動エネルギー E_{kin} ($= \hbar^2 / 2m_{\parallel} (k_x^2 + k_y^2)$) が、 E から $E + dE$ までにある状態数 $D_2(E)dE$ は、

$$D_2 = 2.8 \times 10^{11} [\text{cm}^2 \text{meV}]^{-1} \times (m_{\parallel} / 0.07 m_0) \quad (3.8)$$

で与えられ、エネルギーに依存しない一定の値をとる。実際の状態密度は、複数の準位に対応した状態密度を加算して求められるから、図 3.3(c) に示すように階段状になる。また、 n 番目の量子準位にある 2 次元電子の数 $N_2(n)$ はフェルミ準位を E_F として、

$$\begin{aligned}
 N_2(n) &= \int_{E_z(n)}^{\infty} D_2 / \{1 + \exp(E - E_F)/k_B T\} \\
 &= (m_e/\pi\hbar^2) k_B T \ln \{1 + \exp(E_F - E_z(n))/k_B T\}
 \end{aligned} \tag{3.9}$$

で与えられる。

GaAs/AlGaAsからなる超薄膜系では電子と同様に正孔もGaAs内で定在波化され、式(3.5)と同様の量子準位 $E_{zh}(n)$ が形成される。 $E_{zh}(n)$ は式(3.5)の m_e^* の項に、正孔の有効質量 m_e^* を代入することによって得られる。ただし、価電子帯の複雑なバンド構造のために、(100)面上の量子井戸に対してもz方向の質量を異にする重い正孔($m_{hhz}^* \sim 0.38 m_0$)と軽い正孔($m_{lhz}^* \sim 0.09 m_0$)状態が生ずる¹⁾。




図 3.2 電子の状態密度 $\rho(E)$ と次元性

- (a) バルク半導体(3次元電子) $E^{0.5}$ に比例、(b) 超格子、(c) 量子井戸(2次元電子)
- (d) 量子細線(1次元電子) $E^{-0.5}$ に比例、(e) 量子箱(0次元電子)デルタ関数




図 3.3 変調ドープGaAs/AlGaAsヘテロ接合のバンド模式図

以上单一量子井戸における量子閉じ込め効果について述べてきた。しかし、実際のHEMTでは、図3.3に示すように、单一ヘテロ接合が用いられている。そこで次に、なぜ单一ヘテロ接合だけでも同様な閉じ込め効果が得られるのかについて述べる。

図3.4(a)、(b)、(c)は、量子井戸の厚さが10nm,30nm,50nmの変調ドープ量子井戸の基底準位の波動関数を理論的に求めたものである²⁾。ここで、量子井戸内の2次元電子の密度 N_s は $10^{12}/\text{cm}^2$ であり、ヘテロ界面の電界強度 $F(\doteq eN_s/E)$ は $7.5 \times 10^4 \text{V/cm}$ である。図3.4より、電子の波動関数の界面への編曲が $L_w \doteq 10 \text{nm}$ の場合には極めて小さいが、 L_w を増すにつれて顕著になり、 $L_w = 50 \text{nm}$ ではほぼ完全に独立な二つの山に分離することが分かる。

図3.4(c)から明らかなように、電子は各々のヘテロ界面に形成される空間電荷層で、量子力学的な閉じ込めを各々独立に受けており、これはGaAsの膜厚を更にましても変わらない。したがって、n⁺-AlGaAsと高純度(またはp⁺型)GaAsからなる変調ドープ单一ヘテロ接合においても同様な量子力学的閉じ込めが可能なわけである。




図 3.4 変調ドープ N -AlGaAs/GaAs 量子井戸構造におけるポテンシャル分布

$V(z)$ 、エネルギー固有値 E と波動関数 ϕ 。GaAs の膜厚は (a) 10 nm, (b) 30 nm, (c) 50 nm

3.2.2 移動度の温度依存性

半導体中の電子の移動度が温度に依存するのは、つまりは各種散乱機構が温度依存性を持つからに他ならない。結晶中の電子散乱が伝導に及ぼす効果は、ボルツマン方程式の衝突項として取り入れられ、緩和時間あるいは移動度に集約される。本節では移動度の温度依存性について検討するので、その前に、その本質である散乱機構について検討する。散乱機構の本質に入る前に、衝突項について検討する。ある散乱過程によって電子が波数 k の状態から k' の状態に単位時間に遷移する確率を $W_{kk'}$ とする。 $W_{kk'}$ は散乱を引き起こす相互作用の行列要素 $\langle f | H_{\text{int}} | i \rangle$ により、

$$W_{kk'} = \frac{2\pi}{\hbar} | \langle f | H_{\text{int}} | i \rangle |^2 \delta(E_f - E_i) \quad (3.10)$$

と表される。デルタ関数はエネルギーの保存を表している。単位時間当たりに k の状態から他の状態へ遷移する電子の数は、 $f(k) \int W_{kk'} \{1-f(k')\} dk'$ で与えられる。 $\{1-f(k')\}$ は、遷移していく先の状態が空いている割合を表す因子である。一方、単位時間に k の状態に散乱されてくる電子の数は、 $\{1-f(k)\} \int W_{k'k} f(k') dk'$ で与えられるから、差し引きで、

$$\left(\frac{\partial f}{\partial t} \right)_{\text{collision}} = \int [W_{k'k} \{1-f(k)\} f(k') - W_{kk'} f(k) \{1-f(k')\}] dk' \quad (3.11)$$

となる。等方的な系でかつ弾性散乱が支配的であるような簡単な場合には、式 (3.11) は緩和時間近似の形に書くことができ、緩和時間は、

$$\frac{1}{\tau(k)} = \int W_{kk'} (1 - \cos \theta) dk' \quad (3.12)$$

によって遷移確率 $W_{kk'}$ と関係づけられる。 $(1 - \cos \theta)$ という因子は、前方散乱が電気抵抗にはあまり効かないと言うことを意味している。

次に電子散乱を引き起こす様々な機構について考察する。半導体における電子散乱機構は大別して、格子振動によるものと結晶格子の乱れによるものがある。

格子振動(フォノン)には、結晶の単位胞に含まれる一般に複数の原子が互いに同位相で振動するモード(音響フォノン)と、異なる位相で振動するモード(光学フォノン)とがある。格子振動による格子の伸び縮みは、局所的バンド構造を変化させる。すなわち、格子振動は結晶の局所的な体積変化を通して電子エネルギーに運動を与える。この機構による電子散乱を変形ポテンシャル機構と称し、関与するフォノンによって音響フォノン変形ポテンシャル散乱(Acoustic Phonon Deformation Potential Scattering)と無極性光学フォノン散乱(Non-Polar Optic Phonon Scattering)とがある。Ge や Si など等極性の半導体ではこれが電子格子相互作用として唯一のものである。これに対して、GaAs のような化合物半導体では結合にある程度のイオン性が含まれるので、光学モードの格子振動は局所的な分極電場を伴う。この電場と電子との相互作用による散乱機構は、極性光学フォノン散乱(Polar Optic Scattering)と呼ばれる。また、閃亜鉛鉱(Zincblende)型やウルツ鉱(Wurzite)

型のように、反転対称性のない結晶構造をもつ半導体では音響フォノンも分極電場を伴うので極性散乱に寄与する。これは、ピエゾ分極散乱(Piezoelectric Scattering)と呼ばれる。

結晶の不完全性による電子散乱の代表的なものは不純物によるものである。不純物がイオン化している場合には、その電荷がつくるクーロン場が電子に対する散乱ポテンシャルを与える。中性不純物の場合には電子との相互作用はもっと複雑であるが、一般に散乱ポテンシャルの到達距離は短く、散乱断面積は小さい。電子散乱をもたらす結晶の乱れとしては、不純物の他に格子欠陥(点欠陥・転位)、結晶粒界などがある。 $\text{Al}_x\text{Ga}_{1-x}\text{As}$ のような3元化合物半導体ではⅢ族の格子位置をAlとGaとがランダムに占めるため、不規則ポテンシャルが生じている。この不規則ポテンシャルによるものは合金散乱(Alloy Scattering)と呼ばれる。また、界面電子系に特有のものとして界面の凹凸による電子散乱(Surface Roughness Scattering)があることを付け加えておく。

なお、電子散乱過程としてこのほかに重要なものとして電子・電子散乱(あるいは電子・正孔散乱)があるが、半導体の輸送現象においては通常あまり重要ではない。上記の各散乱過程のうち、不純物散乱などのポテンシャル散乱は厳密な意味で弾性散乱である。また、音響フォノン散乱の場合も、通常はフォノンのエネルギーが電子のエネルギーに比べてずっと小さいので、ほぼ弾性的と考えて良い。先に述べたように、この場合には緩和時間近似が有効であり、移動度を解析的な形に書くことができる。これに対して、光学フォノン散乱の場合は、フォノンのエネルギーは電子と同程度になるので散乱は非弾性的となる。特に極性光学フォノン散乱については、緩和時間近似が使えず、まともに扱うには数値的な方法によるしかない。ただし、光学フォノンのエネルギーに比べて低い温度では、光学フォノンの数を表すボーズ因子 $[\exp(\hbar\omega_{op}/k_B T)-1]^{-1}$ の温度変化が他の量に比べて圧倒的に大きいので、移動度の温度依存性はこの因子に支配される。光学フォノンのエネルギーは数100K程度なので、液体窒素温度(77K)以下では、光学フォノン散乱の寄与は急速に小さくなる。表3.1に代表的な散乱機構について緩和時間と非縮退系の場合のドリフト移動度を示す³⁾。

表 3.1 主な電子散乱機構

電子散乱機構	緩和時間 $\tau (\varepsilon)$	非縮退系のドリフト移動度 $\mu = e \langle \tau \rangle / m^*$
音響フォノン散乱	$\frac{\pi \rho v_s^2 \hbar^4}{\sqrt{2} \Xi^2 m^{3/2} k_B T} \varepsilon^{-1/2}$	$\frac{\Gamma(d-1)}{\Gamma(d)} \frac{\pi \rho v_s^2 \hbar^4 e }{\sqrt{2} \Xi^2 m^{5/2} (k_B T)^{3/2}}$
	$\frac{2\sqrt{2}\pi\varepsilon^2\rho v_s^2 \hbar^2}{(eK_{pz})^2 m^{1/2} k_B T} \varepsilon^{1/2}$	$\frac{\Gamma(d+1)}{\Gamma(d)} \frac{2\sqrt{2}\pi\varepsilon^2\rho v_s^2 \hbar^2 e }{(eK_{pz})^2 m^{3/2} (k_B T)^{1/2}}$
光学フォノン散乱	一般に緩和時間の形には書けない	$\propto \left[\exp\left(\frac{\hbar\omega_{op}}{k_B T}\right) - 1 \right]$
不純物散乱		
イオン化不純物散乱	$\frac{16\sqrt{2}\pi\varepsilon^2 m^{1/2}}{N_i Z^2 e^4 k_B T} F_{imp}(\varepsilon)$ $F_{imp}(\varepsilon) = \varepsilon^{3/2} \left\{ \log\left(1+4k^2\lambda^2\right) - \frac{4k^2\lambda^2}{1+4k^2\lambda^2} \right\}$	$\frac{\Gamma(d+3)}{\Gamma(d)} \frac{16\sqrt{2}\pi\varepsilon^2 (k_B T)^{3/2}}{N_i Z^2 e ^3 m^{1/2}}$
中性不純物散乱	$\frac{m^*}{20a_0\hbar N_N}$	$\frac{ e }{20a_0\hbar N_N}$
合金散乱	$\frac{\pi\hbar^4}{\sqrt{2}N_0x(1-x)(\Delta V)^2 m^{3/2}}$	$\frac{\Gamma(d-1)}{\Gamma(d)} \frac{\pi\hbar^4 e }{\sqrt{2}N_0x(1-x)(\Delta V)^2 m^{5/2} (k_B T)^{1/2}}$

d : 系の次元

$\Gamma(n)$: ガンマ関数, ($\Gamma(n)=n\Gamma(n-1)$, $\Gamma(0)=1$, $\Gamma(1/2)=\pi^{1/2}/2$)

Ξ : 音響フォノン変形ポテンシャル定数, Z : イオン化不純物の有効電荷,

ρ : 物質の密度,

λ : デバイ遮蔽定数,

v_s : 音速,

N_N : 中性不純物濃度,

K : ピエゾ分極定数,

a_0 : ポア半径,

ε : 誘電率,

N_0 : 結晶の原子数,

$\hbar\omega_{op}$: 光学フォノンのエネルギー,

x : 合金の組成 (モル分比),

N_I : イオン化不純物濃度,

ΔV : バンド端のエネルギーの差

3.3 HEMT構造の作製

前節で、HEMT構造における2DEGの振る舞いについて述べてきたことから分かるように、実際にHEMT構造を作製する場合には、膜厚、 $\text{Al}_x\text{Ga}_{1-x}\text{As}$ 層におけるAlの組成およびアンドープGaAs層の不純物濃度の制御が重要となる。そこで本節では、これらの内容に関して実際にどの程度制御できるかについて述べる。

3.3.1 アンドープGaAs層の不純物濃度

MBEが開発された初期の頃は、GaAsやAlGaAsに取り込まれる残留不純物(O_2 、C)や欠陥によって、移動度の高い結晶はできなかった。その後、MBE装置の改善や成長技術の進歩により移動度の改善が進み、3.2で述べたように、現在では高純度GaAs上にN-AlGaAsを成長した单一ヘテロ構造を用いることにより、当時では考えられないような高移動度が実現されている。このことからも分かるように、单一ヘテロ構造により高移動度を得るために、電子が走行するGaAs層が高純度である必要がある。そこで、まず、本研究で用いたMBE装置により作製したアンドープGaAs層の残留不純物濃度を評価した。

通常、不純物濃度は移動度とともに評価できるホール測定を用いて評価しているが、アンドープであるために良好なオーミック性が得られないと考えらる。実際、本研究においても、良好なオーミック特性が得られるのは 10^{16}cm^{-3} 以上であることが分かっている。したがって、ここではC-V法を用いて評価を行った。C-V法により不純物濃度を評価するためには、as-grownの試料でどの程度空乏層が開くかを検討してから試料を作製することが必要である。

一般的に、MBE法を用いて作製したアンドープGaAs層は、主に炭素アクセプタによりp-GaAsとなることが知られている。その不純物濃度はMBE開発当初の 10^{16}cm^{-3} 以上から、現在では 10^{14}cm^{-3} 程度となり、LPEと同等かそれを凌ぐレベルに達している¹⁾。ここでは、この値を参考にして検討した。




図 3.5 アンドープGaAs層の不純物濃度評価用試料

空乏層幅は、ショットキー接合の式から次式で表される。

$$l_0 = \sqrt{\frac{2\epsilon\epsilon_0}{qN_D}(\Phi_D - V)} \quad (3.13)$$

式(3.13)に $\epsilon = 13.1$ 、 $\epsilon_0 = 8.854 \times 10^{-14}$ F/cm、 $q = 1.6 \times 10^{-19}$ C、 $N_D = 1.0 \times 10^{14}$ cm⁻³、 $\Phi_D = 0.8$ eV、 $V = 0$ Vの各値を代入すると空乏層幅は、 $l_0 = 3.4 \mu m$ と計算される。したがって、空乏層幅を外部電圧により変化させるためには、 $3.4 \mu m$ 以上の膜厚を必要とする。

アンドープGaAs層の不純物濃度を評価するために作製した試料の構造を図3.5に示す。アンドープ層がp型になると予想されたので、p⁺-GaAs(100)基板を用いた。アンドープ層を $4 \mu m$ 成長した後、図3.5に示すように、上部電極(Al $\phi 200 \mu m$)および下部電極(In)を用いてC-V測定を行った。GaAs層の成長条件は図中に示すとお

りである。上部電極のAlは真空蒸着法を用いて作製した。また、下部電極のInはMBE成長時に基板をMoホルダーに取り付ける際に用いたInを、そのままオーム電極として用いている。電極の作製方法は、以後のC-V測定およびP-E測定において、全て同一である。

図3.6に、C-V測定の結果を示す。この結果から良好なショットキー型のC-V特性を示していることが分かる。また、この測定結果の $1/C^2$ -V特性を同図に示す。この $1/C^2$ -V特性の傾きから、次式により不純物濃度を求めることができる。

$$C = \frac{dQ}{d(-V)} = \sqrt{\frac{q\epsilon\epsilon_0 N_A}{2}} \cdot \frac{I}{\sqrt{\Phi_D - V}}$$

$$\therefore \frac{I}{C^2} = \frac{2}{q\epsilon\epsilon_0 N_A} (\Phi_D - V) \quad (3.14)$$

まず、 $1/C^2$ -V特性から、内蔵電位 Φ_D は約0.9Vと求められる。この値はGaAsの内蔵電位の値としては妥当である。次に、アンドープ層の不純物濃度を求める。




図 3.6 アンドープGaAs層のC-V特性

図3.6の $1/C^2$ プロットから得られた傾きの値と、p型のGaAsであることを考慮して、式(3.14)の係数とを比較すると、

$$\frac{2}{q\epsilon\epsilon_0 N_A} \approx 1.4 \times 10^{16} \quad (3.15)$$

$$\therefore N_A \approx 7.9 \times 10^{14} \text{ cm}^{-3}$$

と求められ、本研究で用いるのに十分高純度なGaAs薄膜が得られていることが分かる。また、この値は、チャンバーおよびソースの徹底的なガス出しを行うことにより、さらに低減できるものと考えられる。

3.3.2 $\text{Al}_x\text{Ga}_{1-x}\text{As}$ 層の組成制御

$\text{Al}_x\text{Ga}_{1-x}\text{As}/\text{GaAs}$ 単一ヘテロ構造を作製した場合に、次に重要なのが $\text{Al}_x\text{Ga}_{1-x}\text{As}$ 層の組成制御である。図3.7に2DEGの電子移動度と電子濃度のAlAs組成 x 値依存性を示す。




図 3.7 移動度およびシートキャリア濃度のAlAs組成 x 値依存性

この実験では、スペーサー層厚 $\Delta t=6\text{nm}$ 、Siのドープ量 $2\times 10^{18}\text{cm}^{-3}$ である。x値の增加に伴い、電子移動度は急激に増大し、 $x=0.25$ で最大値 $2.43\times 10^5\text{cm}^2/(\text{V}\cdot\text{s})$ (4.2K)、 $1.07\times 10^5\text{cm}^2/(\text{V}\cdot\text{s})$ (77K)を示す。

$x=0.2$ 以下で移動度が著しく低くなるのは、ヘテロ界面でのポテンシャル障壁が低くなるため($x=0.3$ で0.3eV、 $x=0.1$ で0.1eV)、 $\text{Al}_x\text{Ga}_{1-x}\text{As}$ 側への2DEGの波動関数のしみ出しが顕著になり、それだけイオン化したドナー不純物と2DEGの空間分離が不完全となりイオン化不純物散乱が増大することや、 $\text{Al}_x\text{Ga}_{1-x}\text{As}$ 中でのアロイ散乱が増加することによると考えらる。 $x>0.25$ での緩やかな移動度の減少は、MBEで成長した $\text{Al}_x\text{Ga}_{1-x}\text{As}$ 層のAlの含有量が増加して、結晶性が悪くなることによるものと考えらる。一方、2DEGの電子濃度はx値に対して、移動度ほど大きく変化せず、 $x=0.25$ 付近に緩やかなピーク($n_s=6\times 10^{11}\text{cm}^{-2}$)を示す。

このように、 $\text{Al}_x\text{Ga}_{1-x}\text{As}$ の組成は2DEGの特性に大きく影響するため、正確に制御する必要がある。HEMTデバイスへの応用という観点からみれば、移動度が大きいだけでなく電子濃度も高いことが重要であり、一般的には $x=0.3$ の $N\text{-Al}_x\text{Ga}_{1-x}\text{As}/\text{GaAs}$ ヘテロ接合が用いられている。この場合、それぞれの格子定数は、 $a_{\text{GaAs}}=5.654\text{\AA}$ と $a_{\text{AlGaAs}}=5.656\text{\AA}$ であり、GaAsとAlGaAsの間の格子不整は0.04%と非常に小さいため、そのヘテロ界面には転位などの格子欠陥は発生せず、格子不整は弾性的に格子がわずかに歪むことにより吸収される。それゆえ、GaAsと $\text{Al}_{0.3}\text{Ga}_{0.7}\text{As}$ のヘテロ界面は、理想的といつても良いほどきれいな界面となっている。

そこで、本研究においても $x=0.3$ とすることとし、 $\text{Al}_x\text{Ga}_{1-x}\text{As}$ 層の組成制御に関する検討を行った。一般的に $\text{Al}_x\text{Ga}_{1-x}\text{As}$ 層の組成の評価は、GaAsとの格子不整が小さいため、X線回折法ではなくPL測定により行っている。図2.6で示したように、 $\text{Al}_x\text{Ga}_{1-x}\text{As}$ の伝導帯の下端は、 $x=0.43$ 付近で Γ 帯からX帯に変化する、つまり、直接遷移から間接遷移半導体に変化するため、バンドギャップの式は全領域での1次近似式は得られない。一般的には、 $x=0.43$ までの場合に対してのみ次式で近似している⁹⁾。

$$E_{\text{AlGaAs}}(x, T) = E_{\text{GaAs}}(T) + 1.247x \text{ (eV)} \quad (3.16)$$

式(3.16)からも分かるように、バンドギャップには温度依存性があるために、PL




図 3.8 GaAsのバンドギャップの温度依存性




図 3.9 $\text{Al}_x\text{Ga}_{1-x}\text{As}$ 組成制御評価用の試料構造

測定においては常にGaAsのピークをリファレンスとして測定する必要がある。GaAsのバンドギャップの温度依存性は次式で表される¹⁰⁾。

$$E_{\text{GaAs}}(T) = 1.519 - \frac{5.405 \times 10^{-4} T^2}{(T + 204)} \text{ (eV)} \quad (3.17)$$

式(3.17)は、 $0 < T < 1000\text{K}$ で成立するので、本研究で行ったPL測定結果の評価に用いるには十分である。図3.8に式(3.17)の計算結果を示す。

PL測定のための試料は、図3.9に示すように、 $\text{Al}_x\text{Ga}_{1-x}\text{As}$ 層の成長レート測定も同時に行えるように、S.I.GaAs(100)基板上に直接 $\text{Al}_x\text{Ga}_{1-x}\text{As}$ 層を成長した。成長条件としては基板温度580°C、Ga(930°C)とAs(240°C)のセル温度は一定とし、Alのセル温度を変化させて $\text{Al}_x\text{Ga}_{1-x}\text{As}$ の組成を制御した。このようにして作製した試料について、PL法を用いて評価を行った。その結果を図3.10に示す。なお、ここでは3.3.3の量子井戸構造の評価との対応をとる目的で、34Kでの測定結果を掲載する。測定はAr⁺レーザ(514.5nm)を用いて行い、励起エネルギーは50mWである。




図 3.10 PLスペクトルのAlAs組成x値依存性

図3.10より、AIのセル温度を変化させることにより $\text{Al}_x\text{Ga}_{1-x}\text{As}$ 層の組成制御が良好に行えていることが分かる。また、34KでのGaAs層からの発光ピークがおよそ1.516eVであることを考慮すると、この両者の組成は式(3.17)からそれぞれ、 $x=0.30$ および 0.35 と求めることができる。さらに、この発光ピークの半値幅は、 $x=0.30$ のとき17meV、 $x=0.35$ のとき25meVと良好な値を示しており、結晶性の良い $\text{Al}_x\text{Ga}_{1-x}\text{As}$ 層が得られていることが分かる。ここで、 x 値が大きい場合に半値幅が大きくなっているのは、混晶化が進むにつれて結晶性が劣化することによるものである。

3.3.3 膜厚制御性に関する検討

前節でも述べたように、HEMT構造の作製においては、各層の膜厚の精密制御を行うことが重要である。通常のMBE法においては、フラックスモニターにより各構成原子の蒸気圧を測定し、成長中にRHEED振動を測定しながら膜厚の制御を行っている。しかし、本研究で用いたMBE装置にはこの両者とも付属していないため、ある程度厚く積んだ試料の膜厚を表面荒さ計により測定し、成長レートを成長時間から算出するという方法をとっている。そこで本節においては、このようにして作製したエピタキシャル層の膜厚がどの程度正確に制御されているかを評価するために、以下のような検討を行った。

【試料構造】

図3.11のように、GaAsをAlGaAsで挟んだ構造では、GaAsとAlGaAsのバンド構造の差のために、伝導電子に対し、あるいは価電子帯のホールに対しGaAsの領域がポテンシャルが低く、ちょうど井戸のようになり伝導電子あるいはホールが集まりやすくなる⁶⁾。この井戸の幅を狭くして10nm程度以下にしていくと、伝導電子の波長程度になり量子力学的な効果が現れるようになる。狭いポテンシャルの中に閉じこめられた電子は、量子力学的な効果によって離ればなれの準位を作る。電子と

ホールによるこれらの準位の間で遷移が起こり、PLのピークとして観測される。このような現象を利用して、ここでは、図3.11に示すような10nmから3nmまで4種類のサイズの独立した、つまり、相互作用のない多重量子井戸構造を連続して作製し、PLのピーク値を理想的な場合の各井戸幅から求めた理論値と比較することにより、膜厚制御性さらには界面の急峻性を評価した。

作製した試料の成長条件を以下に示す。

成長温度 580°C

成長レート GaAs 1.0 μ m/h、 AlGaAs 1.4 μ m/h

基板 S.I. GaAs(100)




図 3.11 多重量子井戸構造

このようにして作製した量子井戸構造のPL測定の結果を図3.12に示す。測定は Ar^+ レーザ(514.5 nm)を用いて、34Kで行った。励起エネルギーは50mWである。図 3.12において各井戸幅に対応したPLスペクトルが観測されていることから、量子井戸が良好に形成されていることが分かる。また、本研究で用いた成長方法でも、1 nm程度の膜厚制御が可能であることが分かる。

以後、HETM構造を作製する際には、この $x=0.30$ の条件を用いて $\text{Al}_x\text{Ga}_{1-x}\text{As}$ 層の成長を行った。




図 3.12 多重量子井戸構造のPLスペクトル

3.4 ホール効果測定による2DEG移動度の評価と考察

3.4.1 $N\text{-Al}_x\text{Ga}_{1-x}\text{As}$ 層ドーピング濃度依存性

前節までにGaAs/AlGaAs各層に関しての検討を行ってきた。ここでは、その結果をもとに、実際にHEMT構造を作製し高移動度を有するHEMT構造を作製することを目的とする。

まず、HEMT構造を作製する際の $N\text{-AlGaAs}$ 層のSiドーピング濃度依存性に関する検討を行った。通常HEMT構造に用いる $\text{Al}_x\text{Ga}_{1-x}\text{As}$ 層には 10^{18}cm^{-3} 程度のSiをドーピングするが、AlAsの組成が $x=0.3$ 程度になるとDXセンタの影響が顕著になり特性が劣化するため、移動度を評価しながらドーピング濃度を決定する必要がある。

図3.13に作製したHEMT構造と作製条件を示す。 $n\text{-GaAs}$ のcap layerは、良好なオーム性を得るためのものである。基板温度 580°C で作製している。ここで、本研究で用いたMBE装置においては、前述したようにSi基板を通電加熱法で加熱してドーピングを行っているため、通電電流をパラメーターとして変化させて試料を作製した。これらの試料についてホール効果測定により移動度を評価した。

n-GaAs	5 nm	Tsub. 580°C
N-AlGaAs	50 nm	Si:5.3–8.0 A
U-AlGaAs	15 nm	
u-GaAs	500 nm	
S.I.GaAs(100)		

図 3.13 試料構造




図 3.14 移動度のドーピング濃度依存性

図3.14に作製したHEMT構造のホール測定による室温での移動度の測定結果を示す。この結果から分かるように、Siセルの通電電流が8.0Aの場合には、シートキャリア濃度 $9 \times 10^{12} \text{ cm}^{-2}$ で、移動度 $3500 \text{ cm}^2/(\text{V}\cdot\text{s})$ 程度とHEMT構造としては低い移動度となっている。それに対して、通電電流を下げていくにつれて移動度が向上し、5.3Aでは、 $3 \times 10^{11} \text{ cm}^{-2}$ で $6800 \text{ cm}^2/(\text{V}\cdot\text{s})$ となり、良好なHEMT構造における高移動度を示している。以上のことから、 $\text{Al}_x\text{Ga}_{1-x}\text{As}$ 層へSi原子を高濃度（ 10^{18} cm^{-3} 以上）にドープすると、DXセンタの影響により移動度の劣化が起こるものと考えられる。このため、Si濃度は $7 \times 10^{17} \text{ cm}^{-3}$ 程度とする必要があると考える。

3.4.2 スペーサー層厚依存性

図3.4に示したように、2DEGの波動関数はAlGaAs/GaAs間の ΔE_c が有限であることから、当然AlGaAs層側にしみ出す。したがって不純物散乱の影響を受けてしまう。これに対し、両者の間にスペーサー層としてアンドープAlGaAs層を導入すると、波動関数のしみだしにより生じる散乱を抑制することができ、移動度の向上が期待できる。そこで、HEMT構造の移動度に対するスペーサー層厚の依存性について検討した。

図3.15に作製した試料の構造を示す。成長条件としては、図3.13と同じであるが、N-AlGaAs層のドーピング濃度は $7 \times 10^{17} \text{ cm}^{-3}$ とし、スペーサー層の厚さを0~15nmと変化させてHEMT構造を作製した。これらの試料について室温でのホール効果測定により、移動度およびシートキャリア濃度を評価した。その結果を図3.16に示す。




図 3.15 試料構造




図 3.16 移動度のスペーサー層厚依存性

図3.16に示すように、スペーサー層厚 Δt が0nmの場合には、シートキャリア濃度が $7 \times 10^{11} \text{ cm}^{-2}$ で移動度が $6300 \text{ cm}^2/(\text{V}\cdot\text{s})$ であるのに対して、スペーサー層を入れることにより、 Δt が15nmの場合にはシートキャリア濃度 $3.5 \times 10^{11} \text{ cm}^{-2}$ で移動度は $7000 \text{ cm}^2/(\text{V}\cdot\text{s})$ 程度まで向上していることが分かる。室温測定であるために移動度にはあまり顕著な向上は見られていないが、スペーサー層をいれることにより移動度が向上していることが確認されたので、以後のHEMT構造作製時には $\Delta t=15 \text{ nm}$ とする。

3.4.3 成長温度依存性

これまで、HEMT構造の作製は一般的にGaAsの成長温度として用いられ、また、本研究においても良好なGaAsの移動度(約 $3500\text{cm}^2/(\text{V}\cdot\text{s})$: $1\times 10^{17}\text{cm}^{-3}$)が得られている 580°C で成長を行ってきた。しかし、 $\text{Al}_x\text{Ga}_{1-x}\text{As}$ 層の品質は成長温度が高いものほど良いとされており、半導体レーザを作製する場合には 700°C 以上の成長温度がしばしば用いられている。したがって、GaAs層の成長後に基板温度を上げて $\text{Al}_x\text{Ga}_{1-x}\text{As}$ 層の成長を行えばよいと考えられるが、HEMT構造においては $\text{Al}_x\text{Ga}_{1-x}\text{As}/\text{GaAs}$ 界面を2DEGが走行するために、成長中断の間に界面に不純物が付着すると、移動度が劣化する可能性があり、連続成長が望ましい。ここでは、このような問題を検討するために成長温度を変化させてHEMT構造を作製し、移動度の評価を行った。

図3.17に作製した試料の構造を示す。成長条件としては、N-AlGaAs層のドーピング濃度は $7\times 10^{17}\text{cm}^{-3}$ 、スペーサー層の厚さを 15nm とし、成長温度のみを $550\sim 610^\circ\text{C}$ と変化させてHEMT構造を作製した。これらの試料について室温でのホール効果測定により、移動度およびシートキャリア濃度を評価した。その結果を図3.18に示す。

n-GaAs	5 nm	$T_{\text{sub.}}$ $550\text{--}610^\circ\text{C}$
N-AlGaAs	50 nm	
U-AlGaAs	15 nm	
u-GaAs	500 nm	
S.I.GaAs(100)		

図 3.17 試料構造




図 3.18 移動度の成長温度依存性

図3.18から分かるように、基板温度が550°Cと低い場合には移動度が $5200\text{cm}^2/(\text{V}\cdot\text{s})$ 程度と低くなっている。これは、低温で成長したためにGaAs層の結晶性が劣化したためであると考えられる。また、基板温度を610°Cに上げた場合にも、 $5800\text{cm}^2/(\text{V}\cdot\text{s})$ 程度と顕著な移動度の向上は見られなかった。これに対して、基板温度が580°Cの場合では $7000\text{cm}^2/(\text{V}\cdot\text{s})$ 程度と良好な移動度を示し、室温の移動度測定の結果からは、成長温度は580°C程度とすることにより、高移動度が得られるものと考えられる。

3.4.4 低温における2DEG移動度の評価と考察

3.4.3においては、成長温度を変化させたときのHEMT構造における移動度を、室温でのホール測定により評価し、HEMT構造の特長である高移動度が得られていることを明らかにした。ここでは、2DEGの移動度の最大の特長としての低温での移動度の顕著な増大を評価するために、低温におけるホール効果測定を行った。

低温ホール測定は、2.3.4でも述べたように低温ホール測定用のアタッチメントを用いて行った。この装置を用いることにより30K程度まで冷却した状態でホール測定を行うことができる。また、低温測定時には冷却時に各温度でホール測定を行い、移動度の温度依存性の評価を行った。

まず、室温測定で最も移動度が高かった成長温度580°Cで作製した試料について低温測定を行った。図3.19に低温測定の結果を示す。




図 3.19 移動度の低温測定（成長温度580°C）

この結果から分かるように、室温では高移動度を示した構造であったが、冷却することによる急激な移動度の上昇は見られず、100K程度で $15000\text{cm}^2/(\text{V}\cdot\text{s})$ で飽和しその後徐々に減少するというバルク的な移動度の温度依存性を示した。

そこで次に、3.4.3で作製した成長温度を変えた試料についても低温測定による評価を行った。その結果を図3.20に示す。この図から分かるように、基板温度550°Cで作製した試料の移動度は図3.19と同様な振る舞いをしているのに対して、基板温度610°Cで作製した試料に関しては、他の二つの試料と異なり冷却開始時から急激に移動度が上昇し始め、さらに100K以下に冷却しても徐々に移動度が上昇し30Kで $78000\text{cm}^2/(\text{V}\cdot\text{s})$ の高移動度を示した。このことから、不純物散乱の影響が抑制され、かなり良好な2DEGが形成されているものと考えられる。




図 3.20 移動度の低温測定（成長温度550,610°C）

図3.20では、基板温度610°Cで作製した試料に関しては78000cm²/(V·s)という高移動度を示したが、まだ、一般に報告されている2DEG移動度の値までにはいたっていない。そこで、その原因を探るために各種散乱要因を考慮したフィッティングを行った。この計算においては、数万～数十万cm²/(V·s)程度の移動度に最も影響が大きいと考えられる(1)イオン化不純物散乱、(2)光学フォノン散乱、(3)空間電荷散乱の3種類を考慮した。計算に用いた各種散乱機構に対する式を以下に示す¹²⁾。

(1)イオン化不純物(ionized impurity)散乱

半導体中に不純物が存在するとキャリアを散乱させる原因となるが、特にドナー やアクセプタとして電子あるいは正孔を放出してイオン化した不純物は、散乱の大きな原因となる。本研究で作製したHEMT構造においても、アンドープGaAs層中に10¹⁴cm⁻³台のアクセプタが存在する。一般には不純物の中には2価あるいは3価にイオン化したものもあるが、1価にイオン化しているときの緩和時間 $\tau_n(x)$ は次式で与えられる。

$$\frac{1}{\tau_n(x)} = 2.4149 \left[\frac{2N_a + n}{\epsilon_0^2} \right] \left(\frac{m^*}{m} \right)^{1/2} T^{-3/2} g(n^*, T, x) x^{-3/2} \quad (3.18)$$

ここで、xはkT単位で表した電子のエネルギー、gはイオン化した不純物がキャリアにより遮蔽される効果を考慮した係数である。

$$g(n^*, T, x) = \ln(1+b) - \left(\frac{b}{1+b} \right) \quad (3.19)$$

$$b = 4.3085 \times 10^{13} \left(\frac{\epsilon_0}{n^*} \right) \left(\frac{m^*}{m} \right) T^2 x \quad (3.20)$$

$$n^* = n + \left\{ \frac{(n+N_a)(N_d - N_a - n)}{N_d} \right\} \quad (\text{cm}^{-3}) \quad (3.21)$$

ただし、 N_a および N_d は、それぞれ浅いアクセプタおよびドナーの密度、nはキャリア密度である。GaAsの場合の移動度は次式で与えられる。

$$\mu_n = 1.87 \times 10^{18} T^{3/2} / N_d \left\{ \ln \left(\frac{1.17 \times 10^{14} T^2}{n^*} \right) - 1 \right\} \quad [\text{cm}^2 / (\text{V} \cdot \text{s})] \quad (3.22)$$

ここで、 N_i はイオン化した不純物の密度で、これはイオン化したドナー不純物とアクセプタ不純物の和、つまり、 $N_i = N_d^+ + N_a^-$ である。

(2) 有極性光学フォノン(polar optical phonon)散乱

キャリアは格子振動によって散乱を受けるが、その中でイオン性半導体では室温付近の移動度に大きな影響を与えるのが、有極性光学姿態による散乱である。この散乱による緩和時間 $\tau_{po}(x)$ は次式で与えられる。

$$\frac{1}{\tau_{po}(x)} = 1.404 \times 10^{14} \left(\frac{\epsilon_0 - \epsilon_\infty}{\epsilon_0 \epsilon_\infty} \right) \left(\frac{m^*}{m} \right)^{1/2} \theta_l^{1/2} \frac{(\theta_l/T)^\gamma}{[\exp(\theta_l/T) - 1]} x^\gamma \quad (\text{s}^{-1}) \quad (3.23)$$

ここで、 ϵ_0 および ϵ_∞ は、それぞれ低周波および高周波における誘電率である。また、 θ_l は縦方向光学フォノンの温度で、GaAsの場合には416Kである。 γ は温度に位存しないパラメータで、次式で与えられる。

$$\frac{1}{2} \theta_l^{1/2-\gamma} \Gamma \left(\frac{5}{2} + \gamma \right) = G^{(l)} e^{-\xi} \quad (3.24)$$

$G^{(l)} e^{-\xi}$ については Ehrenreich¹³⁾により数値計算が行われており、その結果を用いた。GaAsの場合の移動度は次式のようになる。

$$\mu_{po} = 5.31 \times 10^3 x \left(\frac{\theta_l}{T} \right) \left(e^{\theta_l/T} - 1 \right) \left(\frac{\theta_l}{T} \right)^{1/2} \quad [\text{cm}^2 / (\text{V} \cdot \text{s})] \quad (3.25)$$

ここで、 $x(\theta_l/T)$ は T の関数で、GaAsに関しては Petritz と Scanlon¹⁴⁾ が数値計算を行っている。

(3) 空間電荷(space charge)散乱

不純物密度が必ずしも高くはないが、キャリア移動度が小さく、一般に結晶性が悪いといわれる半導体結晶に含まれる散乱機構である。イオンや不純物が結晶欠陥などを中心に集まって作る空間電荷がその原因であるとの報告がある¹⁵⁾。しかし、電子顕微鏡などによっても、まだ像としてはとらえられていない。この場合の緩和時間 $\tau_{sc}(x)$ は次式で与えられる。

$$\frac{1}{\tau_{sc}(x)} = N_s Q \left\{ \left(\frac{m^*}{m} \right) \frac{1}{2kT(x-x_0)} \right\}^{1/2} \quad (\text{s}^{-1}) \quad (3.26)$$

ここで、 x_0 はバンド端のエネルギー、 N_s と Q はそれぞれ空間電荷散乱中心の密度と散乱断面積である。GaAsの場合の移動度は次式で表される。

$$\mu_{sc} = 5 \times 10^9 T^{-1/2} \left(\frac{I}{N_s Q} \right)^{-1/2} [\text{cm}^2 / (\text{V} \cdot \text{s})] \quad (3.27)$$

以上述べてきた各種散乱機構で決まる移動度と、実際に測定された移動度を比較することにより、測定した試料の散乱機構および不純物密度を評価することができる。一般的に各種散乱機構は、図1.20に示したように異なる温度依存性をもつ。これらの散乱機構が同時に存在する場合のキャリア移動度は次式で近似できる。

$$\frac{1}{\mu} = \sum_i \frac{1}{\mu_i} \quad (3.28)$$

式(3.28)の関係は定量的には正確ではないが、各温度領域において最も小さい移動度を与える散乱機構が、全体で決まるキャリア移動度を支配することを示している。ここで注意すべき点は、ドリフト移動度とホール移動度の関係である。各々の散乱機構で決まる移動度 μ_i と、それに対応するホール移動度 μ_{Hi} には次式の関係がある。

$$\mu_i = \mu_{Hi} / \gamma_i \quad (3.29)$$

表3.2にGaAsの場合の各種散乱機構における γ_i の値を示す。

表 3.2 GaAsの場合の γ_i 値

散 亂 機 構	γ_i
有極性光学フォノン散乱	1.05-1.18
音響フォノン散乱	1.18
イオン化不純物散乱	1.93
空間電荷散乱	~ 2.0

以上述べてきた、式(3.18)～(3.29)を用いて移動度の計算を行った。ここで、有極性光学フォノン散乱で決まる移動度は、物質により一義的に決定されるので、イオン化不純物密度および空間電荷散乱中心の密度と散乱断面積の積($N_s Q$)をパラメータとして、測定された移動度の温度依存性に最も近い曲線を描くようにフィッティングを行った。

図3.21に基板温度610°Cで作製した試料に関する計算結果を示す。この結果から、空間電荷散乱の影響が最も顕著であると結論できるが、これはGaAsの結晶性があまり良くないためと考えられ、結晶性の向上を図る必要があると考えられる。




図 3.21 移動度の温度依存性に基づく散乱機構の解析

図3.21の結果から、GaAs層の結晶性を向上させる必要があることが分かった。

そこで、次に、この内容に関する検討を行う。MBE法において、結晶性の向上に最も効果があると考えられるパラメータは成長レートである。超高真空蒸着であるため、成長レートを遅くすれば、基板表面に到達した各原子の表面マイグレーションが促進され、それぞれのサイトに入りやすくなり、結晶性が向上するものと考えられる。そこで、成長レートを下げてHEMT構造を作製し低温ホール効果測定により、移動度を評価した。

試料は、これまでと同様の構造で、n-GaAs:5nm/N-AlGaAs:50nm/U-AlGaAs:15nm/u-GaAs:500nm/S.I.GaAs(100)であるが、GaAs層の成長レートをこれまでの約1/2の $0.56\mu\text{m}/\text{h}$ とした。図3.22に、この試料についての低温ホール測定の結果を示す。この図より明らかなように、30Kでの移動度は $104000\text{cm}^2/(\text{V}\cdot\text{s})$ となり、また、100-300Kにおける移動度の温度依存性は、

$$\mu \propto T^{2.0} \quad (3.30)$$

と表され、他の文献の結果と比較してもほぼ満足できる値と判断された。これは、成長レートを下げたことによりGaAs層の結晶性が向上したものと考えれ、以後この条件によりHEMT構造を作製することとした。




図 3.22 成長レートを下げる作製したHEMT構造の移動度の低温測定

3.5 おわりに

本章で得られた結果を以下にまとめます。

- ① 本研究で用いたMBE装置により 1 nm 程度の膜厚制御が可能であることが分かった。
- ② 作製したアンドープGaAs層の不純物濃度は $7 \times 10^{14} \text{ cm}^{-3}$ 程度であり、良好な 2DEG が形成できると考えられる。
- ③ 成長温度 580°C で作製したHEMT構造における 2DEG の室温での移動度は、標準で $7000 \text{ cm}^2/(\text{V}\cdot\text{s})$ 、最高で $7900 \text{ cm}^2/(\text{V}\cdot\text{s})$ と良好な値を示した。
- ④ 成長温度 580°C で作製したHEMT構造における 2DEG の場合は良好な低温移動度が得られなかったのに対して、成長温度 610°C で作製した試料では 30K で移動度 $78000 \text{ cm}^2/(\text{V}\cdot\text{s})$ が得られた。
- ⑤ 測定した移動度の温度依存性の結果に対して、各種散乱機構を考慮して フィッティングを行ったところ、結晶性に起因するといわれる空間電荷散乱が支配的であることが分かった。そこで、GaAs層の結晶性を向上させる目的で、成長レート $0.56 \mu \text{m/h}$ の条件で作製した試料では 30K で $104000 \text{ cm}^2/(\text{V}\cdot\text{s})$ という高移動度を示した。

本章では、 $\text{BaMgF}_4/\text{HEMT}$ 構造の基板となる HEMT 構造に関する検討を行ってきました。2DEG の移動度として現在報告されている値としては 1 千万 $\text{cm}^2/(\text{V}\cdot\text{s})$ というものもあるが、一般的には数十万 $\text{cm}^2/(\text{V}\cdot\text{s})$ でありかなり近い値まで向上できたと考えている。しかし、まだ改善の余地はあると考えられ、成長条件の更なる最適化により、一層の高移動度が得られるものと期待される。

参考文献

- 1) 楠裕之、菅野卓雄：応用物理 **44** (1975) 1131.
- 2) H.Sakaki : *Proc. Int. Symp. Foundations of Quantum Mechanics, Tokyo, 1983* (1984) 94.
- 3) 江崎玲於奈、楠裕之 超格子ヘテロ構造デバイス 工業調査会 (1988).
- 4) C.M.Wolfe, G.E.Stillman and W.T.Lindley : *J. Appl. Phys.* **41** (1970) 3088.
- 5) K.Hirakawa and H.Sakaki : *Phys. Rev.* **B33** (1986) 8291.
- 6) S.Hiyamizu, J.Saito, K.Nanbu and T.Ishikawa : *Jpn. J. Appl. Phys.* **22** (1983) L609.
- 7) H.Kawai, K.Kaneko and N.Watanabe : *J. Appl. Phys.* **56** (1984) 463.
- 8) J.Saito, K.Nanbu, T.Ishikawa and S.Hiyamizu : *Jpn. J. Appl. Phys.* **22** (1983) L79.
- 9) H.C.Casey, Jr. and M.B. Panish : *Heterostructure Lasers*, Academic, New York, 1978.
- 10) J.S. Blakemore : *J. Appl. Phys.* **53** (1982) R123.
- 11) C.Weisbuch, R.Dingle, A.C.Gossard, W.Wiegmann : *Solid State Commun.* **38** (1981) 709.
- 12) 河東田隆 半導体評価技術 産業図書 (1989).
- 13) H. Ehrenreich : *J. Phys. Chem. Solids.* **8** (1959) 130.
- 14) R.L. Petritz and W.W. Scanlon : *Phys. Rev.* **97** (1955) 1020.
- 15) L. Nordheim : *Ann. Phys.* **9** (1931) 607.

第4章

GaAs基板上へのBaMgF₄薄膜の成長

- 4.1 はじめに
- 4.2 BaMgF₄薄膜の成長に関するこれまでの経緯と問題点
- 4.3 BaMgF₄薄膜の成長方法と結晶性の評価
- 4.4 *P-E*法による強誘電特性の評価
- 4.5 おわりに

4.1 はじめに

第3章では、基板となるHEMT構造の作製に関する検討を行い、本研究で用いたMBE装置により良好な2DEGが形成されることについて述べた。本章ではHEMT構造上へのBaMgF₄薄膜の成長に関する知見を得るために、GaAs基板上へのBaMgF₄薄膜の成長に関して検討を行う。第1章で述べたように、BaMgF₄は斜方晶という特殊な結晶系であり、閃亜鉛鉱構造（立方晶）であるGaAs上に分極特性を示すa軸配向のBaMgF₄薄膜が得られるかどうか、さらには、GaAs上に得られた薄膜が実際に強誘電特性を示すかどうかを評価する必要がある。

本章では、GaAs基板上にどのような方法でBaMgF₄薄膜を成長すれば、所望の結晶性つまり強誘電性を持つBaMgF₄薄膜が得られるのかについて検討する。まず4.2では、BaMgF₄薄膜の半導体上への成長に関するこれまでの経緯と問題点について述べる。Si基板上に関してはアメリカのWestinghouse¹⁾から報告があり、トランジスタ動作まで確認しているが、GaAs基板上ではまだそのような電気的特性までは報告されていないことを述べる。次に、4.3でMBE法によるBaMgF₄薄膜の成長方法について述べ、4.4で結晶性の評価を行い、その配向性から予想される強誘電特性に関して検討する。また、4.5では、表面モフォロジーの評価を行う。そして、最後に4.6でBaMgF₄薄膜に関する強誘電特性の評価を行い、得られた分極特性により目的であるBaMgF₄/HEMT構造においてデバイスの制御が可能かという点について考察する。

本章で取り上げるBaMgF₄/GaAs系は、単に本研究の目的とするBaMgF₄/HEMT構造への応用という点のみならず、閃亜鉛鉱型の有極性共有（一部イオン性）結合結晶と斜方晶の有極性イオン結晶との組み合わせという、全く異なる結晶のヘテロ成長という点で、結晶物理学的にも非常に興味深い内容であると考える。

4.2 BaMgF₄薄膜の成長に関するこれまでの経緯と問題点

半導体基板上へのBaMgF₄薄膜の成長に関しては、序論で述べたように強誘電体メモリーへの応用を目的として主にSi基板上で研究されてきた¹⁾。Sinharyらはp型Siのエピタキシャル基板上に、MBE法によりBaMgF₄薄膜を成長し、さらにcap層としてSiO₂を堆積した構造を用いたトランジスタを作製し、メモリー効果を確認している^{1,2)}。さらに、會澤らにより同様にSi(111)基板上でメモリー効果が確認されている。このように、メモリーデバイスへの応用が有望であるBaMgF₄薄膜であるが、GaAs基板上への成長に関しては、まだ所望の結晶性および電気的特性を有する薄膜は得られていない⁴⁾。ここでは、BaMgF₄薄膜の半導体基板上への成長に関するこれまでの経緯について述べる。




図 4.1 BaMgF₄の結晶構造




図 4.2 分極時の各原子の変位状態

序論で述べたように、弗化物系の強誘電体グループ BaMF_4 ($M=\text{Co}, \text{Ni}, \text{Zn}, \text{Mg}$)の中でも、 BaMgF_4 は BaF_2 と MgF_2 の蒸気圧が非常に近いため、MBEのように超高真空中で薄膜を作製する場合には最も適した材料であるといえる。実際、Sinhariyらの報告においてもMBE法を用いて BaMgF_4 薄膜を成長している。ここで問題となるのが薄膜化したときの BaMgF_4 薄膜の配向性である。図4.1に報告されている BaMF_4 グループの結晶構造を、また図4.2に分極時の各原子の変位状態を示す⁵⁾。

図4.1に示すように BaMgF_4 は斜方晶であり、その a 軸方向にのみ分極特性を示す。したがって、MISデバイスに応用するためには成長方向に対して分極方向が配向するような薄膜を得る必要がある。これまでのSi基板上へ成長した BaMgF_4 薄膜の配向性に関しては、Si(100)基板上では(011)配向の膜が得られているが、(011)配向膜中では a 軸が基板に対して水平方向に向いており、ゲート下部の絶縁体として用いた場合、分極方向には電界がかからず分極特性が期待されない。これに対して、Si

(111)基板上では(120)配向というa軸が基板に対して51°傾いて成長した膜が得られており、分極特性を示すものと期待される。

一方、GaAs基板上ではどうであろうか。これまでの報告例ではGaAs(100)基板上に300°CでアモルファスのBaMgF₄薄膜を堆積した後に、600°Cでアニールした試料では(040)配向、つまりb軸配向膜が得られている。b軸配向膜の場合についても、やはりa軸が基板表面と水平になっており、分極特性は期待できない。したがって、まず、a軸配向のBaMgF₄薄膜をGaAs基板上に作製することが次節以後での第一の目的となる。

4.3 BaMgF₄薄膜の成長と結晶性の評価

4.3.1 低温予備堆積法により成長したBaMgF₄薄膜の配向性と問題点

GaAs基板上にBaMgF₄の配向膜を得るためには、成長時の基板温度（成長温度）が重要なファクターとなる。しかし、第2章で述べたように、本研究で用いたMBE装置のBaMgF₄成長チャンバーには、Asセルが付属していないため高温（400°C以上）で成長した場合にAs抜けによる基板表面の劣化が懸念される。そこで、まず初期層(initial layer)を低温で成長した後第2層(succeeding layer)を高温で成長する低温予備堆積法を用いて試料を作製した。この成長方法は、CaF₂/Si(111)等のエピタキシャル成長系において、結晶性および配向性の制御に優れた方法である⁶⁾。図4.3に低温予備堆積法の成長ダイアグラムを、また、図4.4に作製した試料の構




図 4.3 低温予備堆積法の成長ダイアグラム




図 4.4 試料構造

造を示す。ここでは初期層を200°Cで17nm成長した後、第2層を500°Cで83nm成長した。成長レートは100nm/hである。

以上のようにして作製した $\text{BaMgF}_4/\text{GaAs}(100)$ 構造の試料について、粉末X線回折法を用いて配向性を評価した。その結果を図4.5に示す。この結果からも分かるように、低温予備堆積法を用いて作製した BaMgF_4 薄膜は、(040)配向つまり b 軸配向の膜であることが分かった。これは、図4.1の単位胞を見ると b 軸方向が BaMgF_4 結晶の劈開方向で安定であると考えられ、アモルファスの状態からアニールすることにより安定な(040)配向の膜になるものと考えられる。この b 軸配向の膜の場合は、成長した薄膜中で BaMgF_4 の単位胞が図4.6のような状態で成長しており、分極方向である a 軸は基板に対して水平方向に向いている。つまり、成長方向に対しては a 軸成分を含まないために、この構造を用いてMISデバイスを作製した場合、 a 軸方向に電界がかからないため、 BaMgF_4 薄膜の分極特性によりデバイス特性を制御するというような応用に利用することは困難である。したがって、本研究で目的としているデバイスを実現するためには、さらに成長条件を変化させて a 軸配向成分を含む BaMgF_4 薄膜を得る必要がある。




図 4.5 X 線回折パターン




図 4.6 b 軸配向膜中の単位胞

4.3.2 単一温度成長法における配向性の成長温度依存性

4.3.1において、 BaMgF_4 成長時におけるGaAs基板表面からのAsの脱離を抑制する目的で行った低温予備堆積法では、 a 軸配向の膜が得られないことが分かった。そこで、次に通常のMBEによる成長方法（単一温度成長法）により BaMgF_4 薄膜の成長を行い、その結晶性を評価した。なお、これまでの研究結果から成長温度が300°C以下の場合にはアモルファスであることが分かっているため、400°C以上の成長温度で試料を作製した。図4.7に単一温度成長法の成長ダイアグラムを、図4.8に試料構造を示す。成長温度を450~650°Cと変化させて BaMgF_4 薄膜を200nm成長した。成長レートは400nm/hである。




図 4.7 単一温度成長法の成長ダイアグラム




図 4.8 試料構造

このようにして作製した試料のX線回折測定の代表的な結果を図4.9に示す。ここで、図4.7に示す成長温度まで上げる昇温時間 t が90min以上の場合には配向性を示さないが、60min程度とすることにより良好な結晶性のBaMgF₄薄膜が得られることが分かった⁷⁾。この結果から、GaAs(100)基板上に直接成長した場合には、成長温度が450°C以下ではアモルファスとなるが、成長温度が500~650°Cでは主に(140),(120),(040)配向成分を含む多結晶薄膜が得られることが分かった。特にピーク強度から(140)方向に強く配向していると考えられる。この(140)配向膜の場合では成長方向に対してa軸成分を含むため、デバイスへの応用に有望である。また、結晶性を(140)ピークのロッキングカーブの半値幅から求めると、成長温度500~550°Cで成長したBaMgF₄薄膜では0.6~0.7°であるのに対して、600°Cで成長した場合には1°程度と劣化することが分かった⁸⁾。これは、基板温度を上げることにより、基板表面からのAs原子の脱離または各原子の相互拡散等によりBaMgF₄薄膜の結晶性が劣化するためであると考えられる。

以上のことから、成長温度を500~600°Cとすることでa軸配向成分を含むBaMgF₄薄膜を得ることができることが分かった。




図 4.9 X 線回折パターン (a)450°C、(b)500°C




図 4.9 X 線回折パターン (c)550°C、(d)600°C

Intensity (arb. units)




図 4.9 X 線回折パターン (e) 650°C

4.3.3 Si 基板上に成長した BaMgF_4 薄膜との比較

4.3.2においてGaAs(100)基板上に成長温度500°C以上で、分極特性の期待できる(140)配向の BaMgF_4 薄膜が得られることが分かった。この結果について、これまで報告されているSi基板上へ BaMgF_4 薄膜を成長した結果と比較することは、結晶成長学的に重要であると考える。ここでは、Si基板上とGaAs基板上での BaMgF_4 薄膜の配向性について比較検討を行う。

まず、これまで報告されているSi(100)基板上への BaMgF_4 薄膜のX線回折測定の代表的な結果を図4.10に示す。この結果から、Si(100)基板上の場合にはGaAs(100)基板上と異なり、 a 軸配向成分を含まない(011)配向を示していることが分かる。したがって、Si(100)基板を用いた場合には良好な分極特性を示す BaMgF_4 薄膜は得られないものと考えられる。




図 4.10 Si(100)基板上に成長した BaMgF_4 薄膜のX線回折パターン

次に、Si(111)基板上に成長したBaMgF₄薄膜のX線回折測定の代表的な結果を図4.11に示す³⁾。これは基板温度500°Cで成長したBaMgF₄薄膜に対する測定結果である。この結果からも分かるようにSi(100)基板上の場合とは異なり、*a*軸配向成分を含む主に(120)配向の多結晶膜が得られている。したがって、Si基板を用いる場合には、(111)基板を用いることにより強誘電特性を示すBaMgF₄薄膜が得られるものと考えられる。

このように、Si基板上ではBaMgF₄薄膜は基板の面方位に大きく依存した配向性を示すことが分かった。




図 4.11 Si(111)基板上に成長したBaMgF₄薄膜のX線回折パターン

では、GaAs基板の場合にはどうであろうか。そこで次にGaAs(111)基板上のBaMgF₄薄膜のX線回折測定の代表的な結果を図4.12に示す⁸⁾。成長温度は540°Cで膜厚は210nmである。この図から分かるように、GaAs(111)基板上に成長したBaMgF₄薄膜はGaAs(100)基板上と同様に主に(140)配向の多結晶膜となることが分かった。また、(140)ピークのロッキングカーブから求めた半値幅は約0.5°であり、GaAs(100)基板上に成長した場合よりも結晶性の良い膜となっている。この結果から、GaAs基板を用いた場合にはSi基板の場合とは異なり、BaMgF₄薄膜の配向性は、少なくとも成長方向に対しては基板の面方位による依存性がないことが分かった。このような配向性の違いを論じるためには、BaMgF₄/GaAsおよびBaMgF₄/Si界面における各原子の結合状態を詳細に評価する必要がある。本研究においては、その点までは言及できていない。しかし、SiとGaAsにおける物性的な違いを考えると、Siが完全な共有結合性結晶であるのに対して、GaAsは共有結合性とイオン結合性が混在した結晶である点があげられる。BaMgF₄がイオン結合性の結晶であることを考えると、このような基板のイオン性が成長したBaMgF₄薄膜の配向性に影響しているのではないかと考えられる。




図 4.12 GaAs(111)基板上に成長したBaMgF₄薄膜のX線回折パターン

4.3.4 (140)配向膜における優先配向性と強誘電特性の予測

GaAs基板上に主に(140)配向したBaMgF₄薄膜が得られることが分かった。しかし、多結晶薄膜であるため(140)配向の結晶粒が薄膜中でどの程度の割合を占めるのかという点について評価する必要がある。X線の各ピークは各面ごとに結晶構造因子に起因する回折強度を有する。そこで、まず作製したBaMgF₄ソースの粉末X線回折測定を行い各ピークの強度比を求め、この値を実際にGaAs基板上に成長したBaMgF₄薄膜のX線回折パターンのピーク強度比と比較することにより、薄膜中の結晶粒の割合を見積もった。ここでは、得られた薄膜中で特にピーク強度の強かつた(140)および(040)ピークに着目した。

図4.13にBaMgF₄ソースの粉末X線回折測定の結果を示す。




図 4.13 BaMgF₄の粉末X線回折パターン

この結果から得られた(040)ピークと(140)ピークの強度比は、以下のようになる。

$$I_{040}:I_{140}=100:27 \quad (4.1)$$

次に図4.9(c)から求めた強度比は以下のようになる。

$$I_{040}:I_{140}=46:85 \quad (4.2)$$

以上の結果から(040)ピークと(140)ピークに着目した場合の、得られたBaMgF₄薄膜中の結晶粒の割合は、

$$(040):(140)=1:7 \quad (4.3)$$

となり、BaMgF₄薄膜中で非常に強く(140)方向に配向していることが分かる。

このようにして得られたBaMgF₄薄膜によって、実際にどの程度の分極特性を示すことが期待されるであろうか。まず、(140)配向膜中におけるBaMgF₄の単位胞の成長状態を図4.14に示す。




図 4.14 (140)配向膜中の単位胞

図4.14に示すように、(140)配向膜に着目すると単位胞における a 軸が基板表面に対して、約32°傾いた状態で成長している。このことからも成長方向に対して分極特性を示すことが期待されることが分かる。ここで、BaMgF₄薄膜中において、全ての結晶粒が(140)方向に配向していると仮定すると、期待される分極量はバルクの約53%つまり約4.0 μC/cm²と計算され、MISデバイスへの応用上十分な値であると考えられる。

次に、この(140)配向のBaMgF₄薄膜における比誘電率を考える。誘電率はテンソルであるから、式(4.4)に示すような各結晶軸方向の比誘電率を考慮した楕円体(誘電率楕円体)を考えることにより、各面方位にたいする誘電率を求めることができる。

$$\frac{x^2}{\epsilon_a} + \frac{y^2}{\epsilon_b} + \frac{z^2}{\epsilon_c} = I \quad (4.4)$$

図4.15にBaMgF₄(140)の場合の誘電率楕円体を示す。この図からBaMgF₄(140)薄膜の比誘電率を求めるとき、

$$\epsilon_{140} = 12.2 \quad (4.5)$$

となり、Al_xGa_{1-x}As(x=0.3)の12.1およびGaAsの13.1とほぼ等しい値となり、この薄膜を用いてMISデバイスを作製した場合にも、印加電圧が各層の膜厚に対応した割合でかかると考えられ、非常に有望な材料であると考えられる。




図4.15 誘電率楕円体

4.4 P-E法による強誘電特性の評価

4.4.1 基板上に直接成長したBaMgF₄薄膜の評価と問題点

前節までにGaAs基板上に成長したBaMgF₄薄膜の結晶性・配向性について評価を行い、分極特性の期待できる(140)配向のBaMgF₄薄膜が得られることを示した。本節では作製したBaMgF₄/GaAs構造において、実際に分極特性が得られるのかどうかについて、図2.13に示したSwayer-Tower回路を用いたP-E測定により評価を行った。

図4.16に作製したMFS(Metal/Ferroelectrics/Semiconductor)ダイオードの試料構造を示す。電極は基本的に図3.7に示した試料と同様であり、上部電極にAl(ϕ 200 μm)、下部電極にInを用いている。ここで、(140)配向膜の分極の効果を明らかに




図 4.16 試料構造

するために、基板温度450°Cでn-GaAs(100)基板上に成長したアモルファスのBaMgF₄薄膜および基板温度500～550°CでBaMgF₄薄膜を成長した(140)配向のBaMgF₄薄膜を作製し、それぞれの試料についてP-E測定により強誘電性の評価を行った。

式(4.6)に分極と電界の関係式を示す。(140)配向のBaMgF₄が強誘電性を持つと

$$D = \epsilon_0 E + P \quad (4.6)$$

すれば、式(4.6)より、P-E特性において、図4.17に示すようなヒステリシス曲線を描くはずである。ここで、P_sは自発分極、P_rは残留分極、E_cは抗電界である。また、強誘電性を示さない場合、つまり常誘電体の場合にはP-E特性が直線となる。




図 4.17 強誘電体のP-E特性

まず、比較検討のために、基板温度450°Cで成長したアモルファスのBaMgF₄薄膜に関してP-E測定により評価した。測定条件は1MHz、Darkで行った。その結果を図4.18に示す。まず、アモルファスのBaMgF₄薄膜の試料の測定結果は、予想通り強誘電特性を示さず、常誘電体と同様のヒステリシスを描かない直線を示すこと、つまり比誘電率が変化していないことが分かった。この直線の傾きから求めたアモルファスのBaMgF₄薄膜の比誘電率は、約35であり報告されている結晶軸方向の比誘電率の値よりも大きくなることが分かった。

次に基板温度550°Cで作製した(140)配向のBaMgF₄薄膜についての評価を行ったところ、リーク電流が大きく測定不能であった。これは、基板温度を上げることにより界面が劣化するため、または、多結晶膜として結晶化することにより結晶粒界を介してのリーク電流が生じるためであると考えられる。




図 4.18 アモルファス BaMgF₄/n-GaAs(100)の P-E測定の結果

そこで、次にX線回折測定より得られた結晶性が、(100)基板上と比較して良好であった(111)基板上に基板温度540°Cで成長した(140)配向のBaMgF₄薄膜についてP-E測定を行った。その結果を図4.19に示す。図4.19から分かるように、アモルファスのBaMgF₄薄膜の測定結果とは異なり、明瞭なヒステリシス曲線を示していることが分かる。これは、X線回折測定による半値幅の結果から(100)基板上の結果と比較して結晶性が良いことからも分かるように、BaMgF₄薄膜の耐圧が向上しているためであると考えらる。このP-E測定の結果から求められる抗電界はE_c=190kV/cm、残留分極量はP_r=0.4 μC/cm²である。




図 4.19 BaMgF₄(140)/n-GaAs(111)のP-Eヒステリシス曲線

以上述べてきたように、強誘電特性を評価するためにはBaMgF₄薄膜の耐圧が重要であり、また、(100)基板上と(111)基板上でその耐圧が異なっていることが予想される。そこで次に、上記の各試料についてのI-V特性を評価した。図4.20にI-V特性の評価結果を示す。この図からも分かるように結晶性の良い、(111)基板上に成長したBaMgF₄薄膜に関しては耐圧が300kV/cm以上あるのに対して、(100)基板上のBaMgF₄薄膜では50kV/cm以下であり、顕著な差があることが分かった。この顕著な差は、やはり基板の違いによるBaMgF₄薄膜の結晶性の違いが最大の原因であると考える。X線回折測定の結果を考えると成長方向に対しては同様の配向性を示していると考えられるが、面内方向には異なった配向性を示していることが考えられる。また、硫酸過水系の基板洗浄時において、(111)基板よりも(100)基板のほうが表面のラフネスが大きくなるという報告もあり⁹⁾、そのような表面状態が影響を及ぼしている可能性もある。いずれにせよ(100)基板を用いる場合にはBaMgF₄薄膜の耐圧の向上が必須となる。





図 4.20 BaMgF₄(140)/n-GaAs の I-V 特性

4.4.2 表面モフォロジーの評価

4.3でも述べたようにデバイス応用を考えた場合、作製したBaMgF₄薄膜の結晶性は重要である。また、特に表面モフォロジーやクラックの有無は電気的特性に与える影響が大きいと考えられる。本研究で様々な成長温度で作製したBaMgF₄薄膜について、微分干渉顕微鏡（ノマルスキーピー顕微鏡）を用いて表面観察を行った結果、膜厚が300nm程度までの試料については非常に平坦な表面状態を示しており、クラックなどは存在していなかった。そこでさらに詳細な表面状態を観察するために、原子間力顕微鏡(AFM)を用いて表面状態の評価を行った。試料はGaAs(100)および(111)基板上に成長した(140)配向のBaMgF₄薄膜である。図4.21に測定したAFM像を示す。図4.21(a)がBaMgF₄(140)/GaAs(100)、(b)がBaMgF₄(140)/GaAs(111)に対する評価結果である。左右の像はそれぞれ、(a) $5 \times 5 \mu\text{m}$ および $1 \times 1 \mu\text{m}$ 、(b) $5 \times 5 \mu\text{m}$ および $500 \times 500 \text{nm}$ の範囲を評価したものを表わしている。

X線回折測定の結果では、(100)基板上および(111)基板上のBaMgF₄薄膜については、ほとんど明確な差は見いだせなかったのに対して図4.21に示すAFM像においては明瞭な違いを観測することができた。


まず第1にX線回折測定における配向性、つまり成長方向における配向性は同様であったが、図4.21から面内方向の配向性が異なるという点が上げられる。(a)と(b)を比較すると明らかにGaAs(100)面の2回対称性と(111)面の3回対称性を反映した結晶構造をとっているものと考えられる。また、各結晶粒の大きさは $2 \mu\text{m}$ 程度であり、結晶化が進んでいるものと考えられる。次に注目すべき点は表面ラフネスの度合いである。図4.21では(a)と(b)でフルスケールが異なっており、(111)面上のBaMgF₄薄膜の方がラフネスが小さく、(100)面上のBaMgF₄薄膜においてはピンホールのようなものも確認できる。この点からも4.4で(111)面上に成長したBaMgF₄薄膜の方が耐圧が良好であることが理解できる。



1 μm

0.2 μm

(a) $\text{BaMgF}_4(140)/\text{GaAs}(100)$



1 μm

0.1 μm

(a) $\text{BaMgF}_4(140)/\text{GaAs}(111)$

図 4.21 BaMgF_4 薄膜表面のAFM像

(a) (100)基板上、(b) (111)基板上

4.4.3 アンドープバッファー層の効果

これまで、(140)配向の BaMgF_4 薄膜に関する評価を行ってきたが、HEMT構造を用いたデバイスを実現するためには、GaAs(100)基板上で強誘電性を示す BaMgF_4 薄膜を作製しその強誘電特性を評価する必要がある。

前節までの(100)基板上での BaMgF_4 薄膜の問題点は、結晶性および表面の平坦性が(111)基板上の BaMgF_4 薄膜と比較して悪いために耐圧が低下し強誘電特性を評価できないという点である。そこで、結晶性および平坦性の向上を目的としてアンドープGaAs層及びアンドープAlGaAs層をバッファー層として用いることを考えた。このようにエピタキシャル層を成長することで、 BaMgF_4 薄膜成長時の基板表面は基板洗浄後の状態よりも平坦な状態となり、 BaMgF_4 薄膜の結晶性の向上が期待できる。

図4.22に作製した $\text{BaMgF}_4/\text{u-GaAs}/\text{n-GaAs}(100)$ および $\text{BaMgF}_4/\text{U-AlGaAs}/\text{n-GaAs}(100)$ の試料構造を示す。成長温度580°Cでアンドープ層を20nm成長した後に、基板温度550°Cで(140)配向の BaMgF_4 薄膜を200nm成長した。




図 4.22 試料構造




図 4.23 P - E ヒステリシス曲線

(a) $\text{BaMgF}_4/\text{u-GaAs}/\text{n-GaAs}(100)$ 、

(b) $\text{BaMgF}_4/\text{U-AlGaAs}/\text{n-GaAs}(100)$

次にこれらの試料についてのP-E測定の結果を図4.23に示す。図4.23から分かるように、u-GaAs上およびU-AlGaAs上のどちらの試料に対しても、GaAs(100)基板上に直接BaMgF₄薄膜を成長した構造では得られなかった、強誘電体特有の明瞭なヒステリシス曲線を示していることが分かる。これは、エピタキシャル層をバッファー層として用いることにより、BaMgF₄薄膜成長時の基板表面が平坦化されBaMgF₄薄膜の結晶性および薄膜の平坦性が向上し、さらには耐圧が向上したためであると考えられる。実際、図4.24に示すように、AFM像により観察された表面は、図4.21の基板上に直接成長した場合と比較して、平坦性が向上していることが分かる。また、X線回折測定による半値幅の結果は(100)基板上に直接成長した結果と比較して向上し、0.5°程度となっている。結晶性が良いことからも明らかのように、ヒステリシス特性が得られたのはBaMgF₄薄膜の耐圧が向上しているためであると考えらる。また、ヒステリシス曲線が非対称となる原因は、(111)基板上の結果も同様であるが、上部電極と下部電極の非対称性（電極材料、電極面積）によるものと考えている。




図4.24 アンドープGaAsバッファー層上に成長したBaMgF₄薄膜表面のAFM像

このP-E測定の結果から求められる抗電界および残留分極量はどちらもほぼ等しく、 $E_c=200\text{ kV/cm}$ 、 $P_r=1.3\mu\text{C}/\text{cm}^2$ であり、デバイス応用上有望である。求められた P_r の値は、4.3.4で予測した値よりもかなり低い値（約1/3）となっている。この原因としては、まず得られた薄膜が多結晶薄膜であるという点が挙げられる。また、結晶性もバルクと比較して劣っているためではないかと考えている。

4.4.4 BaMgF₄/HEMT構造への応用に対する知見

前節までに、(140)方向に強く配向したBaMgF₄薄膜が、GaAs(100)基板上および(111)基板上のどちらの場合でも強誘電特性を示し、その残留分極量は(100)基板上で $1.3\mu\text{C}/\text{cm}^2$ 、(111)基板上で $0.4\mu\text{C}/\text{cm}^2$ であることを示した。この残留分極量の値が実際にHEMT構造上にBaMgF₄薄膜を成長した際に、2DEGを制御するのに十分な値であるのか否かを判断する必要がある。ここでは、HEMTデバイスの実情と照らし合わせて、検討を行う。

本研究で用いているAlGaAs/GaAs系HEMTは、前述したように、その格子整合性の良好さから、これまで盛んに研究がなされ、実用化にいたっている。この場合、2DEGのシートキャリア濃度は一般的に $8\times10^{11}\text{ cm}^{-2}$ 程度である。また最近、従来構造のAlGaAs/GaAs系HEMTのAlGaAsとGaAsの間に $\text{In}_y\text{Ga}_{1-y}\text{As}$ を導入したPseudomorphic HEMT(Strained layer Quantum well HEMT)が盛んに研究されている¹⁰⁾。これは、InGaAsの室温での移動度がGaAsやSiよりも高いことのほかに、従来のHEMTは $\text{Al}_x\text{Ga}_{1-x}\text{As}(x=0.3)$ を用いるためにDXセンタが多量に存在し、素子特性に悪影響を及ぼしていたが、Pseudomorphic HEMTでは $x=0.15, y=0.15$ 程度とするため、DXセンタの影響はなく、さらにはAlGaAsとInGaAsとの間に十分大きなコンダクションバンドオフセットが存在し、デバイス動作に必要なキャリア密度が確保されるという特徴を持つためである。この場合でも2DEGのシートキャリア濃度は $1\times10^{12}\text{ cm}^{-2}$ 程度である。

では、4.4.3で得られた残留分極量 $P_r = 1.3 \mu C/cm^2$ でどの程度のキャリアの制御が可能であろうか。ここで、この P_r の値全てがキャリアを誘起するのに使われたとすると、この P_r の値で誘起されるキャリアの量は、

$$N_s = \frac{1.3 \times 10^6}{1.6 \times 10^{19}} = 8.1 \times 10^{12} cm^{-2} \quad (4.7)$$

と計算され、デバイス応用に際して十分な値であるといえる。

4.5 おわりに

本章で得られた結果を以下にまとめる。

- ① 低温予備堆積法を用いて成長した BaMgF_4 薄膜は、強誘電特性の期待できない(040)配向を示すことが分かった。
- ② 単一温度成長法を用いることにより、基板温度500°C以上で分極特性の期待できる(140)配向の BaMgF_4 の薄膜を、GaAs(100)基板上および(111)基板上に成長することに成功し、さらに、得られた BaMgF_4 薄膜が(140)方向に高配向していることを示した。
- ③ アンドープバッファー層を導入することで、GaAs(100)基板上に成長した(140)配向の BaMgF_4 薄膜が強誘電特性を示すことを明らかにした。このとき、抗電界は200kV/cm、残留分極量は $1.3 \mu \text{C}/\text{cm}^2$ であった。

本章では、強誘電特性を示す BaMgF_4 薄膜を、GaAs基板上に成長する際の問題点と解決法について述べてきた。ここでは、(140)配向の BaMgF_4 薄膜について検討したが、さらに良好な強誘電特性を得るためにには、究極的には完全なa軸配向の薄膜を得る必要がある。そのためには、 $\text{BaMgF}_4/\text{GaAs}$ 間の界面制御、さらにはバッファー層の導入などが有効ではないかと考えられる。

参 考 文 献

- 1) S.Sinharoy, H.Buhay, M.G.Burke, D.R.Lampe and T.M.Pollak : *IEEE Trans. Ultrason. Ferroelectr. Freq. Control* **38** (1991) 663.
- 2) H. Becke and J. White : *Electronics*, June (1967) 82.
- 3) K.Aizawa and H.Ishiwara : *Jpn. J Appl. Phys.* **33** (1994) L5178.
- 4) K.Aizawa and H.Ishiwara : *Jpn. J Appl. Phys.* **31** (1992) L3232.
- 5) E.T.Keve, S.C.Abrahams and J.L.Bernstein : *J. Chem. Phys.* **51** (1969) 4928
- 6) S. Ohmi, K. Tsutsui and S. Furukawa : *Jpn. J. Appl. Phys.* **33** (1994) 1121.
- 7) 吉原誠：卒業論文「強誘電体薄膜を用いたGaAs/AlGaAs系二次元電子ガスの制御に関する研究」、東京工業大学 (1994).
- 8) 岡本武郎：卒業論文「強誘電体BaMgF₄/GaAs構造の作製に関する研究」、東京工業大学 (1995).
- 9) 八尾他：第42回応用物理学関係連合講演会 (1995年3月) 29a-D-5
- 10) A.Ketterson, M.Moloney, W.T.Masselink, C.K.Peng, R.Fischer, W.Kopp and H.Morkoc : *IEEE Electron Device Lett.*, EDL-6 (1985) 682

第5章

BaMgF₄/HEMT構造の作製と評価

- 5.1 はじめに
- 5.2 HEMT構造上への BaMgF₄薄膜の成長
- 5.3 非接触法による移動度の評価
- 5.4 成長温度の上昇による移動度の劣化に関する検討
- 5.5 C-V法による強誘電特性の評価
- 5.6 おわりに

5.1 はじめに

前章では、GaAs基板上に分極特性の期待できる(140)配向のBaMgF₄薄膜を成長することに成功し、さらにその強誘電特性の評価からデバイス応用に対して十分な残留分極量が得られることを示した。これまで、HEMT構造およびBaMgF₄薄膜に関する検討を独立して行ってきたわけであるが、BaMgF₄/HEMT構造を用いたデバイスを作製するためには、この両者を組み合わせた状態での評価を行い最適な作製条件などを求める必要がある。そこで本章では、第3章と第4章の各々の結果をふまえて、本研究の目的であるHEMT構造上へのBaMgF₄薄膜の成長を試み、BaMgF₄/HEMT構造の諸特性の評価を行う。第3章で得られたHEMT構造における移動度が、BaMgF₄薄膜を成長した後の構造においても維持されるのか否か、また、BaMgF₄薄膜の強誘電特性により実際に2DEGの制御を行えるのかという点について検討する必要があると考える。

まず5.2でHEMT構造上に成長したBaMgF₄薄膜の配向性について述べた後に、5.3でBaMgF₄薄膜の成長温度を変化させたときの2DEGの移動度を非接触法を用いて評価する。非接触法を用いることでBaMgF₄薄膜を成長した状態での移動度を評価することが可能となる。さらに、5.4ではBaMgF₄薄膜を高温で成長した際に、移動度が劣化する現象に関する検討を行う。最後に5.5において、デバイス応用に際して重要な評価であるC-V特性に関する検討を行い、デバイス作製に向けての知見を得る。


5.2 HEMT構造上へのBaMgF₄薄膜の成長

5.2.1 成長プロセス


BaMgF₄/HEMT構造の成長は、HEMTに関しては第3章で求めた成長条件、BaMgF₄に関しては第4章で求めた条件を用いて超高真空一貫プロセスで行った。成長プロセスの概略を図5.1に示す。この成長プロセスは、本章の各節においてほぼ同様である。

まず、AlGaAs/GaAs成長チャンバー内でHEMT構造(N-AlGaAs:50nm/U-AlGaAs:15nm/u-GaAs:500nm/S.I.GaAs(100)sub.)を作製する。成長レートはGaAs層が0.5 μm/h、AlGaAs層が0.8 μm/hである。その後、超高真空一貫でBaMgF₄成長チャンバーに搬送する。搬送中の真圧度は10⁻⁸ Torr台である。BaMgF₄成長チャンバーにおいて、成長温度を450-600°Cと変化させてBaMgF₄薄膜を200nm成長させる。成長レートは0.4 μm/hである。このようにしてHEMT構造上に作製したBaMgF₄薄膜の配向性をX線回折法により評価した¹⁾。基板上に直接成長したBaMgF₄薄膜における配向性とほぼ同様な傾向を示すものと考えられるが、GaAsエピタキシャル成長層の膜厚が500nm以上あるため、BaMgF₄成長時の基板表面の平坦性が向上していると考えられ、結晶性の向上が期待される。

S.I. GaAs(100) sub.



T_{sub.} : 600°C
50 nm 0.8 μm/h
15 nm
500 nm 0.5 μm/h



200 nm T_{sub.} : 450–600°C
0.4 μm/h

図 5.1 超高真空一貫プロセスによる BaMgF₄/HEMT構造作製プロセス

5.2.2 結晶性の成長温度依存性

BaMgF_4 の成長温度を変化させながら、5.2.1に示した超高真空一貫プロセスを用いて成長した $\text{BaMgF}_4/\text{HEMT}$ 構造に関する X 線回折測定の結果を図5.2に示す。この測定結果から HEMT 構造上においても、基板上に直接成長した場合と同様に、成長温度 500°C 以上において(140)配向の BaMgF_4 薄膜が得られていることが分かる¹⁾。また、成長温度 550°C の試料におけるロッキングカーブから求めた(140)ピークの半値幅は 0.35° で、予想されたように基板上に直接成長した薄膜よりも結晶性が著しく向上していることが分かる。また、成長温度 450-500°C の試料について(011)ピークが観測された。これは、基板の平坦性の差によるものと考えられる。

以上の結果から HEMT 構造上においても、 BaMgF_4 の成長温度を 500°C 以上とすることで分極特性の期待できる(140)配向の BaMgF_4 薄膜が得られることが分かった。




図 5.2 BaMgF₄/HEMT構造のX線回折パターン

(a) 450°C、(b) 500°C




図 5.2 $\text{BaMgF}_4/\text{HEMT}$ 構造の X 線回折パターン

(c) 550°C 、(d) 600°C

5.3 非接触法による移動度の評価

5.3.1 非接触移動度測定装置の較正

5.2において、HEMT構造上においても成長温度500°C以上で、分極特性の期待できる(140)配向のBaMgF₄薄膜が得られることが分かった。しかし、BaMgF₄を成長した後には何らかの要因によりHEMT構造が劣化し、第3章で得られた高移動度特性が損なわれている可能性もある。そこで本節においては、BaMgF₄成長後の2DEGの移動度に関して検討を行う。ここで、移動度測定を通常のホール測定で行うためには、オーミック電極を形成するためにBaMgF₄薄膜を酸等によりエッティングする必要がある。しかし、ウェットエッティングプロセスを行うことにより、BaMgF₄/HEMT構造の劣化が懸念される(BaMgF₄薄膜の剥離等)。そこで、ここでは第2章で述べた非接触移動度測定装置を用いてBaMgF₄薄膜を成長した状態での、BaMgF₄/HEMT構造における移動度の評価を行うこととした²⁾。

ここで用いた非接触移動度測定装置（ミナトエレクトロニクス製MODEL6600）では、測定ウエハーのサイズの規格が2～6インチとなっている。しかし、本研究で用いたMBE装置ではウエハースケールでの試料作製は困難である。したがって、まず測定可能なウエハーサイズの下限を知る必要がある。この測定ウエハーのサイズは図2.10に示した測定検出電極の大きさ（本装置においては18mm φ円形）で決まると考えられ、試料の大きさは最低測定検出電極の大きさ程度は必要であろうと予測された。ここでは、まず、安価なSi基板を用いて測定試料の大きさを決定すると同時に、非接触測定装置の較正を行った。

測定にはn⁺-Si(100)基板（抵抗率0.01 Ω ·cm）を用いた。また、測定は全て室温で行った。まず、この基板の室温での移動度を通常のホール測定により求めるために、ホールパターンを用いてAl電極を蒸着した。また、n⁺基板であるためシンタリングは行わなかった。このホール測定により求めた移動度を基準として非接触移動度測定装置の較正を行った。用いた基板はdmm × dmmの正方形に切りだした。装

置の較正を検出電極に対して十分大きいと考えられる $d=30\text{mm}$ の試料で行った後、測定結果の試料サイズ依存性を調べるために、さらに $d=25\text{mm} \sim 10\text{mm}$ の試料について測定を行った。

まずホール測定による結果は移動度 $226\text{cm}^2/(\text{V}\cdot\text{s})$ 、キャリア濃度 $1.6 \times 10^{18}\text{cm}^{-3}$ であり抵抗率 $0.01\Omega\cdot\text{cm}$ の基板としては妥当な結果である。この結果をもと、非接触移動度測定装置を用いて行った測定結果を図5.3に示す。この結果から試料サイズ 20mm 以上ではほぼ良好に測定されていると考えられるが、 $d=15\text{mm}$ では測定結果の減少傾向が見られ、 $d=10\text{mm}$ のサンプルでは測定不能となった。このことから、本装置を利用するためには $d=20\text{mm}$ 以上のサンプルサイズが必要であると結論される。したがって、非接触測定用の試料サイズは $d=20\text{mm}$ とした。




図 5.3 非接触移動度測定装置における試料サイズ依存性

5.3.2 HEMT構造における移動度の N -AlGaAs 層厚依存性

5.3.1において、Si基板を用いて非接触法の較正を行い、また試料サイズとして20mm角以上の大きさが必要であることが分かった。しかし、この非接触移動度測定法を用いて、本研究の目的とするBaMgF₄/HEMT構造のようなヘテロエピタキシャル層を有する構造を評価した例はこれまで報告されていない。ここでは、BaMgF₄/HEMT構造の非接触移動度測定の信頼性に関する検討を、Petritzのparallel layer conductionのモデルを用いて行う³⁾。

HEMT構造におけるparallel layer conductionモデルとは、図5.4に示すように N -AlGaAs層に中性領域がある場合に、2電極間を低移動度である N -AlGaAs層中の電子(シートキャリア濃度 n_1 ; 移動度 μ_1)と高移動度である2DEG中の電子(n_2 ; μ_2)とのparallel conductionが生じると考えるモデルで、つまり、 N -AlGaAs層の厚さを変化させれば、ホール測定による移動度の測定値が異なるわけである。




図 5.4 HEMT構造におけるparallel layer conductionモデル

作製した試料構造を図5.5に示す。成長温度600°CでN-AlGaAs層の膜厚を35-100nmと変化させてHEMT構造を作製した後、BaMgF₄薄膜を(140)配向膜が得られる下限の成長温度500°C、つまりHEMT作製後のBaMgF₄薄膜成長による移動度への影響が最も少ないと考えられる成長温度で250nm成長した⁵⁾。このようにして作製した試料に関して非接触法を用いて移動度の評価を行った。さらに、この測定結果とparallel layer conductionモデルを用いた計算結果とを比較することにより、非接触法によるBaMgF₄/HEMT構造の移動度測定に関する妥当性を検討した⁵⁾。

まず、BaMgF₄を成長していないHEMT構造のみを用いて装置の較正を行う。この試料は、ホール測定による移動度が7200cm²/(V·s)であったので、この値を用いて装置の較正を行った。ここで実際の測定において注意しなければならないことを付け加えておく。MBE法を用いた場合には通常Inを用いてホルダーに基板を取り付けるため、作製した試料の基板の裏面にも当然のことながらIn層が残っている。したがって、凹凸があるために、基板の裏面を非接触移動度測定装置の検出電極側にセットすると測定不能となってしまう（装置の表面の仕上げ状態の規格は100μm以内）。したがって、図5.6に示すように薄膜成長表面を検出電極側に向けてセットする必要がある。




図 5.5 非接触移動度測定用試料構造




図 5.6 非接触移動度測定における $\text{BaMgF}_4/\text{HEMT}$ 構造の試料セット方法

この場合には磁界印加方向にIn層が向けられることになるが、塩酸を用いてInをエッチングした後に同様に移動度の評価を行った場合でも測定値に変化がなかったことから、この影響は無視できるものと考えられる。

以上のように装置の較正を行った後に、 $N\text{-AlGaAs}$ 層の膜厚 t を変化させて作製した $\text{BaMgF}_4/\text{HEMT}$ 構造の非接触法による移動度測定を行った。その結果を図5.7に示す。この結果から分かるように、 $t=50\text{ nm}$ の試料の移動度が $5000\text{ cm}^2/(\text{V}\cdot\text{s})$ であったのに対して、 t を厚くするにつれて移動度が低下し、 $t=100\text{ nm}$ の試料では、約 $3000\text{ cm}^2/(\text{V}\cdot\text{s})$ まで低下した。この現象は parallel conduction によるものであると考えられる。また、 $d=35\text{ nm}$ および 40 nm の試料に関しては測定不能であった。これは、 AlGaAs 層が完全に空乏化してエンハンスメント型となっているためであると考えられる。

次にその妥当性を図5.4に示したparallel layer conductionモデルを用いて検討した。このモデルを用いると通常のホール測定によって得られる移動度およびシートキャリア濃度はそれぞれ次式のように表される。

$$\mu = \frac{n_1\mu_1^2 + n_2\mu_2^2}{n_1\mu_1 + n_2\mu_2} \quad (5.1)$$

$$n = \frac{(n_1\mu_1 + n_2\mu_2)^2}{n_1\mu_1^2 + n_2\mu_2^2} \quad (5.2)$$




図 5.7 移動度の *N*-AlGaAs層厚依存性

ここで2DEGのシートキャリア濃度 n_2 は第3章における低温Hall測定の結果から、 $n_2=2.0\times 10^{11}\text{cm}^{-2}$ と仮定した。また n_1 はN-AlGaAs層の厚さdの関数であるので次式で近似する。

$$n_1 = n_e(d - d_0) \quad (5.3)$$

また図5.7により、 d_0 はN-AlGaAs層が完全に空乏化し始める膜厚と考えられる40nmとおいた。また n_e はN-AlGaAs中の自由電子濃度で、上式と図5.7のt=50nmの実験結果から得られる値として、 $n_e=5.3\times 10^{17}\text{cm}^{-3}$ を用いた。

以上の値を用いて計算した結果が図5.7の実線で、t=70nm、t=100nmの実験結果とほぼ一致していることから、非接触法による測定結果が妥当な値を示していると結論できる。

次に、N-AlGaAs層中の空乏層幅について検討する。まずAlGaAs/GaAs界面では、空乏層からの電子がすべて2DEGを形成していると仮定すると、空乏層幅は約3nm ($=2.0\times 10^{11}\text{cm}^{-2}/7.0\times 10^{17}\text{cm}^{-3}$)となる。実験結果よりN-AlGaAsが約40nmで完全に空乏化し始めることから、N-AlGaAs中の空乏層の90%以上がBMF/AlGaAs界面に形成されることが分かる。この結果から約 $1\times 10^{12}\text{cm}^{-2}$ の電子がBMF/AlGaAs界面にトラップされていると考えられる。

5.3.3 電子移動度のBaMgF₄成長温度依存性

前節までに非接触法によるBaMgF₄/HEMT構造の測定に関する検討を行い、この構造における移動度を精度良く評価できることが分かった。そこで、本節では本来の目的であるBaMgF₄の成長温度がHEMT構造の移動度に与える影響について検討する。図5.8に作製した試料構造について示す。図に示すように、HEMT構造を600°Cで成長した後に、BaMgF₄薄膜を成長温度550-600°Cと変化させて試料を作製し、非接触法により移動度の評価を行った。




図 5.8 試料構造




図 5.9 移動度の BaMgF₄成長温度依存性

図5.9に、非接触法による移動度の測定結果を示す。この結果から分かるように、 BaMgF_4 の成長温度が550℃では $6400\text{cm}^2/(\text{V}\cdot\text{s})$ 、600℃では $6300\text{cm}^2/(\text{V}\cdot\text{s})$ と若干の劣化に留まっているのに対して、基板温度を650℃まで上げた場合には $3300\text{cm}^2/(\text{V}\cdot\text{s})$ と顕著に劣化していることが分かる。以上の結果から、HEMT構造上への BaMgF_4 薄膜の成長時には600℃以下で成長する必要があると考えられる。

5.4 成長温度の上昇による移動度の劣化原因に関する検討

5.4.1 PL法による界面特性の評価

5.3において、非接触法を用いて BaMgF_4 の成長温度が移動度に及ぼす影響について検討し、成長温度を上げると移動度が低下するという現象を見いだした。ここでは、その原因に関する検討を行う。

まず、5.3.3で作製した構造に関して、PL法による界面特性の評価を行った。測定は、励起光源に514.5nmのArイオンレーザを用いて励起出力30mW、測定温度88Kで行った。図5.10に、u-GaAs層からの発光を観測したPL測定の結果を示す。

さらに、図5.11に得られたピークの強度と半値幅とを成長温度に対してプロットした図を示す。この結果から分かるように、 BaMgF_4 の成長温度を上げることにより、ピーク強度が低下しブロードなピークとなっていくことが分かる。このことから、成長温度を上げることにより $\text{BaMgF}_4/\text{AlGaAs}$ 界面もしくは半導体層の結晶性が劣化していると考えられ、このことにより移動度が劣化したものと考えられる。成長温度を上げると BaMgF_4 薄膜成長前のHEMT基板表面がAs抜けなどによって劣化しているものと考えられ、また構成原子の相互拡散等により結晶性が劣化している可能性もある。




図 5.10 PL測定結果




図 5.11 PL ピーク強度および半値幅の成長温度依存性

5.4.2 SIMS 法による相互拡散の評価

5.4.1において、 BaMgF_4 の成長温度を上げることにより界面特性もしくはGaAs層の結晶性が劣化している可能性があることが推測された。そこで、本節ではSIMS法を用いて、 BaMgF_4 の成長温度が異なる場合の $\text{BaMgF}_4/\text{HEMT}$ 界面における各層のストイキオメトリがどのように異なるかを検討した。

図5.12にSIMS法によるBaMgF₄/HEMT界面近傍の観察結果を示す。BaMgF₄の成長温度は(a)550°Cと(b)650°Cのものである。この結果から分かるように、界面で各元素が相互拡散しているが、成長温度650°Cの試料の方がより急峻性が悪く相互拡散が顕著に起きていることが分かる。特にMg原子に着目すると、650°Cの試料においてHEMT側への拡散が顕著であることが分かる。測定時の一次イオンとしてO₂⁺を用いたため、Baに対する検出感度はMgほど高くなく、図中にはBa原子の顕著な拡散は現れていない。

Mg原子はGaAs層を高抵抗化することが報告されており⁶⁾、この結果からも、良好なBaMgF₄/HEMT構造を作製するためにはBaMgF₄薄膜の成長温度を600°C以下にすることが必要であるといえる。




図 5.12 BaMgF₄/HEMT界面近傍のSIMS観察

5.5 C-V法による強誘電特性の評価

5.5.1 BaMgF₄/HEMT構造におけるC-V特性の特長

前節までにBaMgF₄/HEMT構造の作製条件に関する検討を行ってきた。本節では前節までの結果をもとに、MISデバイスの作製において不可欠であるC-V法による評価を行う。C-V法に用いる試料はHEMTデバイス作製に用いる構造と同様のものであることが望ましい。そこで、n⁺-GaAs(100)基板上に作製したBaMgF₄/HEMT構造についての評価を行った。この構造において、通常のSi-MOSのC-V特性と異なると考えられるのは、BaMgF₄（絶縁体）とGaAs（半導体）の間のN-AlGaAs層の存在である。

図5.13にN-AlGaAs層が(a)薄い場合（完全空乏化）と(b)厚い場合（中性領域が存在）のBaMgF₄/HEMT構造のバンド図を示す。




図5.13 BaMgF₄/HEMT構造のバンド図

(a) N-AlGaAs層が薄い状態、(b) 厚い状態

図5.13(b)のようにN-AlGaAs中に中性領域が存在すると、5.3で述べたようにparallel conductionによる移動度の低下が生じるだけでなく、デバイス動作時の電源電圧が高くなることが懸念される。したがって、実際のデバイス作製時においても、図5.13(a)のようにN-AlGaAs層を完全空乏化させるような膜厚で設計を行う必要がある。以上のことからC-V測定を行う場合にも図5.13(a)のような試料を作製して評価する。すなわち、5.3で非接触法を用いて評価した結果において、エンハンスマント型のデバイスが形成されるN-AlGaAsの膜厚が40nm以下の条件を用いる。このような場合には、理想的には（たとえば低温測定時には）N-AlGaAs層は絶縁体とみなすことができ、通常のC-V特性と同様な特性を示すものと考えられる。また、HEMTの場合には反転層の形成は必要ではなく、わずかな空乏層の制御によって電流のon/offの制御が可能である。したがって、デバイス動作時においては、AlGaAs/GaAs界面付近の数十nmのu-GaAs層の空乏層制御ができればよいわけである。

BaMgF₄/HEMT構造のC-V法による評価においては、空乏層が変化する領域はu-GaAs層である。第3章で述べたように、本研究で用いたMBE法により作製したu-GaAs層の不純物濃度は 10^{14}cm^{-3} 台であるため、このu-GaAs層も負バイアスを数ボルト印加することにより全て空乏化するものと考えられる。したがって、C-V特性の負バイアス側で飽和した容量値はBaMgF₄、AlGaAs、GaAsの各層の容量値を直列に結合した値とほぼ等しいはずである。

5.5.2 C-V特性のBaMgF₄成長温度依存性とP-E特性との比較

5.5.1においてBaMgF₄/HEMT構造のC-V特性の特徴について述べた。ここでは、実際にn⁺基板上にHEMT構造を作製してC-V特性を評価し、BaMgF₄薄膜の分極特性に基づく効果に関して検討を行う。この分極特性の効果を明らかにするために、基板温度500°C以上で作製した(140)配向のBaMgF₄薄膜を用いた場合と、450°Cで

作製した(011)配向の BaMgF_4 薄膜を用いた場合とでC-V特性の比較を行う。 BaMgF_4 薄膜と AlGaAs 層との界面には、一般に準位が存在すると予想されるので、第2章で述べたように、この両者のC-V曲線におけるヒステリシスの回転方向は逆回転であると考えられる。すなわち、(011)配向の BaMgF_4 薄膜の場合には時計回りであるのに対して、(140)配向の BaMgF_4 薄膜では強誘電性の効果が界面準位の効果に打ち勝ち、反時計回りのヒステリシス特性を示すものと考えられる。

図5.14に作製した $\text{BaMgF}_4/\text{HEMT}$ 構造を示す。 $n^+ \text{-GaAs}(100)$ 基板上にHEMT構造($N\text{-AlGaAs}:35\text{nm}/U\text{-AlGaAs}:15\text{nm}/u\text{-GaAs}:500\text{nm}$)を作製した後、成長温度を450-600°Cと変化させて BaMgF_4 薄膜を200nm成長した。その後上部電極にAl、下部電極にInを用いてMISダイオードを作製し、C-V特性を評価した。




図 5.14 試料構造




図 5.15 BaMgF₄/HEMT構造における各層の容量値

図5.15にBaMgF₄/HEMT構造のC-V特性に寄与すると考えられるBaMgF₄膜、AlGaAs層およびu-GaAs層の容量値を示す。ここで、電極面積としては上部電極の面積($3.14 \times 10^{-4} \text{cm}^2$)を用いた。HEMTの場合、AlGaAs/GaAs界面を2DEGが走行する。したがって、AlGaAs層が絶縁体であると仮定すれば、図5.15に示したようにC-V特性における正バイアス側での容量の飽和値は、BaMgF₄膜とAlGaAs層の容量値を直列結合した値($\approx 14 \text{pF}$)と等しいと考えられる。一方、負バイアス側における容量の飽和値は、u-GaAs層が完全空乏化した場合、すなわちBaMgF₄膜、AlGaAs層、u-GaAs層の各容量値を直列結合した値($\approx 4.7 \text{pF}$)であると考えられる。

以上の結果を基に、まず、成長温度450°Cで作製した(011)配向のBaMgF₄薄膜を用いた場合のC-V測定の結果を図5.16に示す。測定は1MHz、Darkで行った。この図から、実線で示した室温でのC-V曲線がヒステリシス特性を示していることが分




図 5.16 BaMgF_4 薄膜の成長温度 450°C の場合の C - V 特性

かる。また、正バイアス側および負バイアス側での容量の飽和値は、前述した値とほぼ一致している。しかし、ヒステリシス曲線の回転方向は、図中に矢印で示すように時計回りであり、電荷注入型のヒステリシス特性となっている。これは、第4章で述べたように成長温度 450°C の場合には BaMgF_4 薄膜が a 軸方向の配向成分を含まないために強誘電性を示さず、 $\text{BaMgF}_4/\text{HEMT}$ 間の界面準位による影響が顕著になっているためであると考えられる。

そこで次に、この現象が界面準位によるものであるかどうかを判断するために、低温での C - V 測定を行った。図5.16において点線で示した結果は、77Kで測定した C - V 曲線である。この結果から分かるように、低温で測定することにより界面準位

の影響が低減され、ヒステリシスがほとんど観測されず、さらに室温特性と比較して急峻なC-V曲線が得られた。

以上のことから、室温におけるC-V特性のヒステリシスはBaMgF₄/N-AlGaAs界面付近のBaMgF₄中のトラップへのキャリアの注入および放出により生じたものであると考えられる。

次に、成長温度600°Cで作製した(140)配向のBaMgF₄薄膜を用いた試料についてのC-V測定の結果を図5.17に示す。測定周波数は1MHzおよび1kHzである。




図 5.17 BaMgF₄薄膜の成長温度600°Cの場合のC-V特性

この結果から、まず測定周波数が1MHzの場合には、成長温度450°Cの場合と異なり反時計回りのヒステリシス曲線を示すことが分かった。これは、(140)配向のBaMgF₄薄膜の分極特性によるものであると考えられる。しかし、容量の変化量が小さくなってしまっており、BaMgF₄の成長温度を上げたためにN-AlGaAs表面が劣化したためであると考えられる。この現象は、1kHzでの測定結果において容量が大きく変化していることからも理解できる。この1kHzの測定結果から求めたメモリーウィンドウの幅は約2Vであった。しかし、高周波測定における特性が劣化していることから、成長温度は下げる必要があると考えられる。

最後に、成長温度550°Cで作製したBaMgF₄薄膜を用いた試料についてのC-V測定の結果を図5.18に示す。測定周波数は1MHzおよび1kHzである。




図 5.18 BaMgF₄薄膜の成長温度550°Cの場合のC-V特性

この測定結果から、C-V特性のヒステリシスの向きは反時計回りであり、どちらの測定周波数においてもほぼ同様の容量変化が観測され、BaMgF₄/N-AlGaAs界面の劣化が、成長温度600℃の場合と比較して改善されていることが分かる。またメモリーウィンドウの幅は1.2Vでありデバイス作製時にしきい値制御が十分可能であると考える。

5.6 おわりに

本章で得られた結果を以下にまとめる。

- ① HEMT構造上にも基板上と同様に成長温度500°C以上で(140)配向のBaMgF₄薄膜が得られた。
- ② 非接触移動度測定の結果からBaMgF₄/HEMT構造における移動度は、BaMgF₄薄膜の成長温度550-600°Cでは $6000\text{cm}^2/(\text{V}\cdot\text{s})$ 以上であるのに対して、650°Cでは $3300\text{cm}^2/(\text{V}\cdot\text{s})$ まで低下することが分かった。
- ③ PL測定およびSIMS測定の結果から、移動度が劣化する原因は構成原子特にMgのHEMT側への拡散のために、GaAs層の結晶性あるいは界面特性が劣化したためであることが分かった。
- ④ 成長温度450°Cで作製した(011)配向のBaMgF₄薄膜の場合には、C-V特性が電荷注入型のヒステリシスを示したのに対して、550および600°Cで作製した(140)配向のBaMgF₄薄膜を用いると、C-V特性が膜の強誘電性によると考えられる分極型のヒステリシスを示した。しかし、600°Cで作製した場合には1MHzの測定結果が劣化しているのに対し、550°Cではほとんど劣化していないことから、HEMT構造上にBaMgF₄薄膜を成長する場合には550°Cが適していると考えられる。

参 考 文 献

- 1) S.Ohmi, E.Tokumitsu and H.Ishiwara : *J. Cryst. Growth* **150** (1995) 1104.
- 2) F.Horiguchi, H.Matsumura, S.Furukawa and H.Ishiwara : *Jap. J. Appl. Phys.* **18** (1979) 165.
- 3) R.L.Petritz : *Phys. Rev.* **110** (1958) 1254.
- 4) S.Hiyamizu, K.Nanbu, T.Mimura, T.Fujii and H.Hashimoto : *Jpn. J Appl. Phys.* **20** (1981) L378.
- 5) S.Ohmi, E.Tokumitsu and H.Ishiwara : *Jpn. J Appl. Phys.* **34** (1995) L603.
- 6) C.E.C.Wood, D.Desimone, K.Singer and G.Wicks : *J. Appl. Phys.* **53** (1982) 112.

第6章

強誘電体ゲートHEMTの作製と 動作特性

- 6.1 はじめに
- 6.2 円環型ゲートデバイスの特徴
- 6.3 2枚マスクによるデバイスの試作
- 6.4 セルフアラインプロセスによる
デバイスの作製と動作特性
- 6.5 おわりに

6.1 はじめに

前章までに、 BaMgF_4 /HEMT構造に関する諸特性、問題点および改善策などについて述べてきた。Ⅲ-V族化合物半導体とりわけGaAsを用いた絶縁ゲート(Insulated Gate:IG)FET開発の歴史は古い。1965年にBecke¹⁾により、CVDの SiO_2 膜を用いて試作した例が報告されている。その構造は、n型活性層をチャネルとしてMESFETと同様に活性層の厚さをゲート電圧で制御する空乏型GaAs-MISFETであった。さらに、1967年には同じBecke²⁾のグループが数百MHzまで動作するIGFETの試作に成功している。しかし、その後きわだった成功はなかった。この理由の一つは同じ1967年にGaAsMESFETという、より単純でIGFETのゲート絶縁膜形成の困難性を回避したデバイスの出現に起因する³⁾。

その後、Si-LSIやVLSIの発展をデバイス面からみれば、キー・デバイスとしてはIG(MOS)FETであるという現実からの単純な類推から、1980年代に再びGaAs集積回路への応用を目指してGaAs-IGFETの果たすべき役割に再び大きな期待がかけられてきた。そしてHEMTの誕生とともに、1982年にはHotta⁴⁾らにより陽極酸化法により作製した Al_2O_3 を絶縁膜として用いたAlGaAs系HEMTが試作され、さらに、近年では1995年には鈴木⁵⁾により、Si界面制御層(Si-ICL)を用いて SiO_2 を絶縁膜として用いたInGaAs系HEMTが報告されるなど、様々なアプローチで研究がなされている。

本章では、前章までの内容をふまえて実際に強誘電体ゲートを有するHEMTデバイス(F-HEMT)の作製を試み、作製プロセスに関する検討を行い、さらには電気的特性の評価を行った。6.2では、まず、本研究で用いた円環型トランジスタの特徴および作製したトランジスタの種々の評価方法について述べる。次に、6.3および6.4では、デバイスの作製プロセスに関する問題点と対策について述べ、実際に作製したデバイスの動作特性と問題点について述べる。

6.2 円環型ゲートデバイスの特徴と評価方法

6.2.1 円環型ゲートデバイスの特徴

本研究で用いたBaMgF₄/HEMT構造のデバイスに関する検討を行うに際して、実際にどのようなデバイスを作製すべきかについて検討した。

本構造のプロセス上の利点としては、

○HEMT等とほぼ同一のプロセス工程で作製可能

という点が挙げられる。

また、欠点としては、

○BaMgF₄薄膜のプロセスに対する耐性が弱い（耐薬品性、超音波洗浄等）

という点が懸念される。

以上のような点を考慮すると、プロセス工程はできるだけ少なくする必要があると考えられる。そこで、本研究では、まず、単体デバイスとしての評価を行うことを目的として、図6.1に示すような円環型ゲートデバイスを用いた⁶⁾。最近ではCaF₂をゲート絶縁膜に用いたダイアモンドMISFETを円環型ゲートを用いて作製したという報告もあり⁷⁾、有望なデバイス構造であると考えられる。




図 6.1 円環型ゲートデバイスの上面図

円環型ゲートデバイスを用いる大きな利点として、理想的にはゲート下部以外の活性層を通してのリーク電流が流れないという特徴が挙げられる。この特徴を有するためにはデバイスのアイソレーションを行う必要がなく、大幅にプロセス工程を減らすことができる。したがって、プロセスによるデバイス特性の劣化を防ぐことが可能となり、デバイス本来の特性を得易いという点で有効である。以上のような利点を持つ円環型ゲートデバイスのプロセス工程について6.3で述べる。

6.2.2 F-HEMTに対するデバイス特性の評価方法

【円環型ゲート構造を有するF-HEMTの基本特性】

本研究で作製したF-HEMTは、その動作メカニズムがSi-MOSFETとほぼ等しいものと考えられる。そこで、本研究で用いた構造を持つトランジスタの電流-電圧特性を、J.S.T.Huangのモデルに従って求めると次式が得られる。

$$I_d = \mu_n \frac{2\pi}{\ln(b/a)} \int_0^{V_D} [qN_D d + C(V_G' - V)] dV \quad (6.1)$$

ここで、aは円環の内側半径、bは外側半径、Cは絶縁体容量と半導体容量の直列容量 $C = C_i C_s / (C_i + C_s)$ 、dは活性層の厚さ、 $V_G' = V_G - V_{FB}$ および V_D はドレイン電圧である。

式(6.1)を、 $V_G' < 0$ の完全なデプレッション型の場合と、 $V_G' > 0$ のエンハンスマント型の二つの場合について、それぞれ考察する。

デプレッション型においてドレイン電圧の式は、

$$I_d = \mu_n \frac{2\pi C}{\ln(b/a)} \left[\left(\frac{qN_D d}{C} + V_G' \right) V_D - \frac{V_D^2}{2} \right] \quad (6.2)$$

となる。

またその飽和状態におけるドレイン電流は、

$$I_d = \mu_n \frac{\pi C}{\ln(b/a)} \left(\frac{qN_D d}{C} + V_G' \right)^2 \quad (6.3)$$

となる。

一方、Enhancement modeにおけるドレイン電流は、

$$I_D = \mu_n \frac{2\pi C}{\ln(b/a)} \left[\left(\frac{qN_D d}{C} + V_G' \right) V_D - \frac{V_D^2}{2} + \frac{C_i}{2C_s} V_G'^2 \right] \quad (6.4)$$

となり、飽和電流は、

$$I_{DS} = \mu_n \frac{\pi C}{\ln(b/a)} \left[\left(\frac{qN_D d}{C} + V_G' \right)^2 + \frac{C_i}{C_s} V_G'^2 \right] \quad (6.5)$$

と表される。

飽和状態での g_{ms} を求めるとき、式(6.3)から、

$$g_{ms} \equiv \frac{dI_{DS}}{dV_G'} \Big|_{V_D=const.} = \mu_n \frac{2\pi C}{\ln(b/a)} \left(\frac{qN_D d}{C} + V_G' \right) \quad (V_G' < 0) \quad (6.6)$$

となり、また式(6.5)から、

$$g_{ms} \equiv \frac{dI_{DS}}{dV_G'} \Big|_{V_D=const.} = \mu_n \frac{2\pi C_i}{\ln(b/a)} \left(\frac{qN_D d}{C_i} + V_G' \right) \quad (V_G' > 0) \quad (6.7)$$

となる。

以上のような計算により、円環型F-HEMTの動作特性を評価することができる。

【しきい値電圧】

しきい値の理論式はnチャネルの場合、次式で表される。

$$V_{th} = V_{FB} + 2|\phi_p| + \frac{\sqrt{2\epsilon_0\epsilon_s q N_a (2|\phi_p|)}}{C_t} \quad (6.8)$$

$$V_{FB} = \phi_{MS} - \frac{Q_u}{C_t} \quad (6.9)$$

ただし、 V_{FB} はフラットバンド電圧、 ϕ_p はフェルミポテンシャル、 ϵ_0 および ϵ_s は各々、真空および半導体の誘電率、 q は電子の電荷量、 N_a は基板の濃度、 ϕ_{MS} は電極と基板間の仕事関数差、 Q_u は界面電荷である。

【電界効果移動度】

キャリア移動度として多くの理論および実験結果が報告されているが、ここでは、移動度の実測データが簡単に求められる電界効果移動度の算出を行った。

電界効果移動度(μ_{FE})は相互コンダクタンス(g_m)から導かれる。FETの線形領域におけるドレイン電流の式は式(6.1)で表され、この場合の相互コンダクタンス g_m は、

$$g_m \equiv \frac{\partial I_D}{\partial V_G} \quad (6.10)$$

と定義される。したがって、電界効果移動度は、

$$\mu_{FE} = g_m \frac{L}{W} \frac{1}{C_t} \frac{1}{V_D} \quad (6.11)$$

の関係式で求められる。

【サブスレッショルド特性】

しきい値電圧近傍またはそれ以下の電圧をゲート電極に印加した状態、つまり、半導体表面が弱反転状態で流れるドレイン電流とゲート電圧の関係をサブスレッショルド特性と呼ぶ⁸⁾。この特性はスイッチング素子としてのFETの性能を決める上で重要な特性である。ここでは関係式の詳細な導出は省略して、界面特性を評価するのに用いたゲート電圧スイング S （ゲート電圧に対するドレイン電流の傾き）についてだけ説明する。 S はサブスレッショルド特性において、電流が 1 枠変化するのに要するゲート電圧として定義される。 S の理論値は次式で表される。

$$S \equiv \frac{dV_g}{d\log I_d} \\ \equiv \ln 10 \cdot \frac{kT}{q} \cdot \left(1 + \frac{C_D}{C_t} \right) \quad (6.12)$$

ここで、 C_D は単位面積当たりの空乏層容量、 C_t は単位面積当たりの絶縁膜容量である。また、界面トラップ密度 D_{it} の影響が無視できない場合には、界面とラップの等価容量 $C_{it}=qD_{it}$ が空乏層容量 C_D に並列に入るため、式(6.12)は次式のように表される。

$$S \equiv \ln 10 \cdot \frac{kT}{q} \cdot \left(1 + \frac{(C_D + C_{it})}{C_t} \right) \quad (6.13)$$

ここで、実測した S 値を式(6.8)に代入して界面トラップ密度を逆算することができ、FETを完成させた後の界面特性を評価することが可能である。


6.3 2枚マスクによるデバイスの試作

本研究では円環型ゲートデバイスという、6.2で述べたような特徴のあるデバイス構造を採用している。この特徴を生かすために、できるだけ工程の少ないプロセスを考える必要がある。

ここでは、以下に示す二つのプロセスについて、それぞれのプロセスにおける利点と問題点について検討し、作製したデバイスの動作特性の評価を行う。なお、本研究においては、まずプロトタイプとしてのデバイスの作製を目的としており、デプレッション型デバイスのみを作製している。したがって、以下に示す作製プロセスもデプレッション型デバイスに対応しており、エンハンスマント型デバイスを作製するためには、別のプロセスを用いる必要がある。


6.3.1 マスクの設計

HEMT、MESFET等の単体デバイス作製時に最低限必要となるプロセスは、素子分離を行わない場合には、(1)ゲートの加工と(2)ソース・ドレインの加工である。デバイス特性を向上させるためには、できるだけデバイスサイズを微細化することが有効である。しかし、本研究で用いた円環型ゲートのデバイスを作製する際には、測定の都合上、図6.1で示したソース部分の直径が $100\mu\text{m}$ 程度必要となる。したがって、ゲート長はフォトリソグラフィーによる制約のみであるが、ゲート幅はこのような制約により下限が決まってしまう。また本研究で用いるマスクアライナは1/1の密着露光であるため、マスクパターンは実際のデバイスのサイズで設計した。以上のような点を考慮して、図6.2に示すようなマスクを設計した。マスク1はソース・ドレイン電極用、マスク2はゲート電極用のマスクである。ゲート長は、5、10、 $20\mu\text{m}$ の3種類のデバイスを設計した。



(a) マスク 1 ソース・ドレイン電極用

図 6.2 マスクパターン



(b) マスク 2 ゲート電極用 (白黒反転)

図 6.2 マスクパターン

6.3.2 2枚マスクを用いたプロセス

はじめに図6.2で示したマスクを2枚とも用いて、フォトリソグラフィによりソース・ドレイン電極とゲート電極を形成するという通常のプロセス（プロセス1）に関して検討した。プロセスの流れを図6.3に示す。なお、用いた試料構造は、HEMT($N\text{-Al}_{0.3}\text{Ga}_{0.7}\text{As}$:35 nm/ $U\text{-Al}_{0.3}\text{Ga}_{0.7}\text{As}$:15 nm/S.I.GaAs(100))を600°Cで作製した構造上に、成長温度550°CでBaMgF₄薄膜を200nm成長したものである。

【プロセス1】

①ソース・ドレイン領域の形成

(a) フォトレジストの塗布

スピナを用いてフォトレジストを塗布する。フォトレジストにはポジ型のOFPRを用い、スピナの回転速度は5000rpmで行った。

(b) プリベイク

レジスト膜に残留している有機溶剤を取り除き乾燥させるために、80°C-20minのプリベイクを行う。

(c) 露光

図6.2に示したマスク1を使用し、マスク合わせを行った後露光する。その後現像を行いマスクパターンを転写する。

(d) ポストベイク

レジスト膜を乾燥硬化し基板との密着性を良くするために、110°C-20minのポストベイクを行う。

(e) ウエットエッティング

ソース・ドレイン領域のBaMgF₄薄膜をウエットエッティングにより除去する。エッティング液には、HCl:H₂O=1:20を用いて室温で90秒程度エッティングする。その後、ノマルスキーピー顕微鏡を用いてエッティングが終了していることを確認する。




図 6.3 2枚マスクを用いたプロセスによるMFSSFETの作製プロセス

(e) フォトレジストの除去

アセトンを用いてフォトレジストを除去する。

② AuGe蒸着

真空蒸着装置でAuGe(Au88-Ge12wt.%)を蒸着し、ソース・ドレイン電極を形成する。この際、フィラメントの熱でフォトレジストが変質しないように、試料とフィラメントの距離を約10cm程度まで離す。また、到達真空度は 5×10^{-6} Torr以下とする。

③ AuGeリフトオフ

アセトンでフォトレジストを溶かし、AuGeをリフトオフする。

④ シンタリング

電気炉において高純度窒素ガス中400°Cで5分のシンタリングを行うことにより、ソース・ドレイン電極のオームックコンタクトを形成する。

⑤ ゲートパターニング

マスク2(図6.2)を用いて①の(a)から(d)の工程によりマスクパターンの転写を行う。

⑥ Al蒸着

真空蒸着装置でゲート電極となるAlを蒸着する。この際、Alの結晶性を良くするため、到達真空度 5×10^{-6} Torr以下で蒸着を行う。

⑦ Alリフトオフ

③と同様の工程を用いて、Alのリフトオフを行う。

以上の工程により、実際にデバイスの試作を行った。

6.3.3 プロセス上の問題点

6.3.2で示したプロセス1を用いて実際にプロセスを行い、作製したデバイスの評価を行った結果、トランジスタ動作を示さなかった。そこで各工程終了後の試料の状態を評価した。その結果、1回目のフォトリソグラフィーの工程で、ゲート電極下部の BaMgF_4 薄膜表面が現像液（弱アルカリ性）等により劣化することが分かった⁹⁾。

図6.4にゲートパターニング後の試料のノマルスキー顕微鏡写真を示す。この図からも分かるように、as-grownの状態では平坦であった BaMgF_4 薄膜の表面が、プロセスを行うことによりクラックの発生が確認された。このクラックのためにトランジスタ動作を示さないものと考えられ、 BaMgF_4 薄膜をプロセスによる劣化から保護するような対策をとる必要がある。




図 6.4 ゲートパターニング後の BaMgF_4 薄膜の表面写真

6.4 セルフアラインプロセスを用いたデバイスの作製

6.4.1 セルフアラインプロセス

6.3.3で問題となったゲート電極下部のBaMgF₄薄膜の劣化によるゲート漏れ電流を防ぐために、ウェットプロセスを行う前にゲート電極用のAlを蒸着するプロセスがプロセス2である。このプロセスの特徴は、MBE法により所望の試料構造を作製後、試料表面にAlを蒸着し、セルフアライン技術とAlのオーバーエッティングの導入により、6.3のマスク1だけで行えるという点にある。このプロセスはMESFETやHEMTのセルフアラインプロセスによる短電極間構造FETの作製プロセスと同様である¹⁰⁾。

図6.5にプロセス2の概略を示す。以下に各工程についての説明を行う。

【プロセス2】

①Al蒸着

6.3.2の⑥と同様に真空蒸着装置でゲート電極となるAlを蒸着する。


②Alオーバーエッティング

ソース・ドレイン電極となる部分のAlをエッティングする。マスク1(図6.2)を用いて6.3.2の①(a)から(d)の工程によりマスクパターンを転写した後、エッチャントにH₃PO₄:H₂O=1:1を用いて、50°CでAlをエッティングする。この際、故意にオーバーエッティングすることにより、ゲート電極との分離を行う。ここが、このセルフアラインプロセスの特徴であり、マスク合わせの精度以上にソース・ゲート間を接近させることができる。

③ソース・ドレイン領域の形成

6.3.2の①(d)と同様にして、BaMgF₄薄膜をウェットエッティングにより除去する。

①②




Photoresist

Al

Al evaporation
Photoresist


2DEG

②③




Al overetching
(H₃PO₄:H₂O = 1:1 50°C)
BaMgF₄ etching
(HCl:H₂O = 1:20 R.T.)

④



Self-aligned
AuGe evaporation

⑤⑥



Lift off
Sintering 400°C-5min
in high quality N₂ gas

図 6.5 セルフアラインプロセスによるMFSFETの作製プロセス

④AuGe蒸着

6.3.2の②と同様にして、真空蒸着装置でAuGeを蒸着し、ソース・ドレイン電極を形成する。

⑤AuGeリフトオフ

6.3.2の③と同様にしてAuGeをリフトオフする。

⑥シンタリング

6.3.2の④と同様にしてシンタリングを行う。

以上の工程により作製したF-HEMTのノマルスキー顕微鏡写真を図6.6に示す。




図 6.6 セルフアラインプロセスを用いて作製したデバイスの表面写真

前述したように、プロセス1の場合と比較してBaMgF₄表面がプロセス中に露出することが無いため、表面状態を評価することはできないが作製したデバイスの表面状態は良好であり、AlによるBaMgF₄薄膜の保護効果が顕著であることが分かる。しかし、AlのオーバーエッチングおよびBaMgF₄薄膜のエッチング時におけるサイドエッチの影響が懸念されるため、実際にリーク特性の評価を行う必要がある。

6.4.2 動作特性

次にセルフアラインプロセスを用いて作製したデバイスの I_D - V_D 特性および I_{GS} - V_{GS} 特性について、図6.7の測定回路により測定を行った。まず、C-V特性において強誘電性を示さなかった試料についての結果を示す。図6.8に典型的な I_D - V_D 特性を示す。同トランジスタのゲート長は $25\ \mu\text{m}$ 、ゲート幅は $490\ \mu\text{m}$ である。同図において、ゲート電圧は-1Vから1Vまで0.4Vステップでかけられており、このデバイスは設計通りにデプレッション型のトランジスタ動作をしていることが分かる。また、図6.9に示す I_{GS} - V_{GS} 特性からも分かるように、ゲートのリーク特性も良好である。これは、セルフアラインプロセスを導入することにより、BaMgF₄薄膜の劣化が抑制されているためであると考えられる。歩留まりは30%程度であった。ここで、 I_D - V_D 特性において図中に矢印で示すようなヒステリシスが観測された。本研究においてプロセス1を用いて作製したHEMTの I_D - V_D 特性では、ヒステリシスが観測されないことから、これはBaMgF₄/HEMT界面の界面準位による影響であると考えられる。




図 6.7 FETの測定回路図




図 6.8 セルフアラインプロセスを用いて作製したデバイスの I_d - V_D 特性





図 6.9 セルフアラインプロセスを用いて作製したデバイスの I_{GS} - V_{GS} 特性

次にこのように正常動作が得られたデバイスについての I_D - V_G 特性を、図6.10に示す測定回路を用いて評価することにより、このトランジスタの電界効果移動度および相互コンダクタンスを評価した。

図6.11に線形領域($V_D=0.1V$)での I_D - V_G 特性を示す。図中に矢印で示すように、このヒステリシスは電荷注入型であることが分かる。また図6.12に対数プロットを示す。この図から7~8桁のon/off電流比が得られていることが分かる。この良好なon/off電流比は円環型ゲートが理想的に形成されているために、漏れ電流が抑制されているためであると考えられる。また、しきい値電圧以下におけるソース・ドレイン間の漏れ電流は約 $2 \times 10^{-11} A$ である。飽和領域($V_D=2V$)における相互コンダクタンスは 2.5 mS/mm 、また、作製したトランジスタの電界効果移動度は約 $1600 \text{ cm}^2/(\text{V}\cdot\text{s})$ である。この値は、第3章でホール効果測定により得られた2次元電



I_D - V_G 特性

図 6.10 FETの測定回路図




図 6.11 線形領域での I_D - V_G 特性




図 6.12 線形領域における I_D - V_G 特性の対数プロット

子ガスの移動度の約1/4である。しかし作製したデバイスサイズを考慮すると、これまで報告されている絶縁膜としてAl₂O₃を用いたAlGaAs/GaAs系の絶縁ゲートHEMTや、Si-ICLを用いたInGaAs系HEMTよりも良好な室温特性を示しており、今後さらにプロセスおよび試料構造を改善することにより特性の向上が期待される。また作製したデバイスのゲート電圧スイングS値を式(6.13)に代入して界面トラップ密度を算出⁹⁾すると $1.1 \times 10^{10} \text{ cm}^{-2}$ となる。この値はBaMgF₄/AlGaAs界面ではなくAlGaAs/GaAs界面のものと考えられ、直流特性においてはBaMgF₄/AlGaAs界面のサブスレッショルド特性への影響は顕著でないものと考えられる。本デバイスにおいて絶縁ゲートとしての効果は確認でき、正バイアスの論理電圧振幅はショットキーゲートの場合と比較して余裕があり、HEMT-ICの基本ゲートとして、回路構成が簡単なDCFL(Direct Coupled FET Logic)回路等への応用が期待できる。

次に、C-V測定において分極型のヒステリシスを示した試料を用いて、セルフアラインプロセスによりデバイスを作製し、その動作特性を評価した。図6.13に I_D - V_D 特性、図6.14に I_D - V_G 特性を示す。図6.13の I_D - V_D 特性において、ゲート電圧は-1Vから1Vまで0.5Vステップでかけられている。この結果から、図6.8と同様にヒステリシスが観測された。しかし、そのヒステリシスの回転方向は図6.8とは異なり、時計回りであることが分かる。さらに、図6.14に示す I_D - V_G 特性において、本研究の目的である強誘電体の分極特性によるヒステリシスが得られた。ここで、得られたしきい値シフト量は約0.3V、電界効果移動度 $2900 \text{ cm}^2/(\text{V}\cdot\text{s})$ 、相互コンダクタンス 2.6 mS/mm であった。得られたしきい値シフト量は、C-V特性の結果と比較すると小さいと考えられるが、BaMgF₄膜の結晶性の向上あるいは作製プロセスを改善することにより向上するものと期待される。

以上の結果から、BaMgF₄/HEMT構造を用いることにより、学習機能を有する高速デバイスであるF-HEMTの作製が可能であるものと考えられる。




図 6.13 F-HEMTの I_D - V_D 特性




図 6.14 F-HEMTの I_D - V_G 特性

6.5 おわりに

本章では、強誘電体であるBaMgF₄薄膜をHEMTのゲート絶縁膜に用いた強誘電体ゲートHEMT構造のデバイスへの応用を目的として、その作製プロセスおよび動作特性に関する検討を行った。

HEMT構造上に550°Cで(140)配向のBaMgF₄薄膜を成長した構造のデバイスへの応用に関して以下に示すような結果が得られた。

- ① ゲート加工用およびソース・ドレイン加工用の2枚のマスクを用いたプロセス1においては、ゲート電極下部のBaMgF₄薄膜表面がウェットプロセス中に各種溶液にさらされることにより劣化することが分かった。また、作製したデバイスはトランジスタ動作を示さなかった。
- ② ゲート電極となるAlを初めに全面に蒸着し、BaMgF₄薄膜の保護膜としたセルフアラインプロセス（プロセス2）により作製したデバイスでは、プロセス1の欠点が改善され良好な I_D - V_D 特性を示し、歩留まりは30%程度であった。また、絶縁ゲートであるために正側の論理電圧振幅が2V程度までとれることが分かった。
- ③ 電界効果移動度2900cm²/(V·s)、相互コンダクタンス2.6mS/mmが得られた。さらに、 I_D - V_G 特性のヒステリシスに関する評価から、このデバイスにおいては分極型のヒステリシスを示し、これは強誘電体の分極による効果であると考えられる。
- ④ I_D - V_G 特性のヒステリシスに関する評価から、このデバイスにおいては電荷注入型のヒステリシスを示し、強誘電体の分極による効果は得られていないということが分かった。これはプロセスを改善することにより実現可能であると考えられる。

参 考 文 献

- 1) H.W. Becke, R. Hall and J.P. White : *Solid State Electron.* **8** (1965) 813.
- 2) H. Becke and J. White : *Electronics*, June (1967) 82.
- 3) W.W. Hooper and W.I. Lehrer : *Proc. IEEE* **55** (1967) 1237.
- 4) T.Hotta, T.Tsuji, H.Sakaki and H.Ohno : *Jpn. J Appl. Phys.* **21** (1982) L122.
- 5) 鈴木他、第56回応用物理学会学術講演会予稿集Ⅲ (1995) 1114
- 6) 金 光浩：博士論文「弗化物を用いたGaAs-MISデバイスに関する研究」、東京工業大学 (1990).
- 7) Y.Otsuka, S.Suzuki, T. Maki, K.Sakuta and T.Kobayashi : *Ext. Abst. of 1995 Int. Conf. Solid State Devices and Materials*, Osaka (1996) 112.
- 8) S.M.Sze : *Physics of Semiconductor Devices*, John Wiley & Sons. (1981).
- 9) 田上政由：卒業論文「適応学習機能を持つ強誘電体ゲート AlGaAs/GaAs HEMTの作製に関する研究」、東京工業大学 (1996).
- 10) T.Furutsuka, T.Tsuji, F.Katano and A.Higashisaka : *Electron Lett.* (1981) 944.

第7章

結論

7.1 本研究で得られた結論

7.2 今後の課題と展望

7.1 本研究で得られた結論

現在のSi-LSIの高速化・高集積化の限界を打破する技術として、近年、ハードウェア上でのニューラルネットワークの構築に関する研究が盛んに行われている。しかし、これまでのような高集積化・高速化の発展が望めないSi-LSIでは、将来のニューラルネットワークの大規模化・高速化に対応することは困難である。そこで、Siと比較して高速性・光結合性にすぐれた化合物半導体上でニューラルネットワークを実現することの意義が大きいことを論じた。

ニューラルネットワークにおいて重要なのが、結合の重みを制御するシナプス部である。このシナプスのような機能を有するデバイスを実現する方法として、強誘電体をゲート絶縁膜に用いたMFSFETが有望であり、その強誘電体材料として、比誘電率が半導体とほぼ等しく、半導体の表面酸化のない弗化物強誘電体の BaMgF_4 が適していることを述べた。さらに、化合物半導体FETとしては、高速性に優れ、キャリア走行面と強誘電体／化合物半導体界面を分離できるAlGaAs/GaAs系HEMTが適していることを述べた。

本研究では、 BaMgF_4 /HEMT構造の成長を通して、本構造の結晶性、電気的特性を評価することにより、各層の最適な成長条件を明らかにし、さらにデバイスを作製し本構造の超高速機能デバイス(F-HEMT)への応用に対する指針を得ることを目的とした。

本研究によって得られた結論を以下に示す。

まず、 BaMgF_4 /HEMT構造の基板となるAlGaAs/GaAs系HEMT構造の作製条件に関する検討を行った。

- (1) 移動度の低温測定の結果から、HEMT構造の成長温度が580°Cの場合には100Kにおいて $15000\text{cm}^2/(\text{V}\cdot\text{s})$ で飽和し、さらに冷却しても移動度が徐々に低下していくのに対して、610°Cの場合には30Kで $78000\text{cm}^2/(\text{V}\cdot\text{s})$ と向上することが分かった。

- (2) (1)の測定結果を各種散乱機構を考慮して解析した結果、空間電荷散乱の影響が大きく、GaAs層の結晶性を向上させる必要があることが分かった。
- (3) GaAs層の結晶性を向上させる目的で、成長レートを約1/2の $0.56\mu\text{m/h}$ で成長したHEMT構造における移動度は、30Kで $104000\text{cm}^2/(\text{V}\cdot\text{s})$ と良好な値を示した。

以上の結果から、HEMT構造を成長温度 600°C 、GaAs層の成長レート $0.56\mu\text{m/h}$ で作製することにより、本研究で用いたような2つの成長室をもつMBEを用いたばあいでも、良好な2次元電子ガスの形成が可能であることが明らかとなった。

次に、GaAs基板上へのBaMgF₄膜の成長似関する検討を行った。

(4) GaAs(100)および(111)基板上に成長温度 500°C 以上で分極特性の期待できる(140)配向のBaMgF₄の多結晶膜が得られることを初めて明らかにした。

(5) P-E測定により、(140)配向のBaMgF₄薄膜が強誘電特性を示すことが分かった。このときの抗電界は 200kV/cm 、残留分極量は $1.3\mu\text{C/cm}^2$ であり、HEMTデバイスへ応用する際に十分な値であることを明らかにした。

分極の保持特性の観点からは、*a*軸方向に配向した単結晶膜を用いることが理想であるが、本研究で得られた(140)配向膜を用いてもデバイス応用上十分な特性が得られることが明らかとなった。

次に、実際にBaMgF₄/HEMT構造を超高真空一貫プロセスで作製し、本構造の電気的特性を評価することにより、最適な成長条件に関する検討を行った。

(6) 非接触法を用いてBaMgF₄/HEMT構造における移動度を評価した結果、BaMgF₄の成長温度が 650°C の場合に $3300\text{cm}^2/(\text{V}\cdot\text{s})$ まで低下することが分かった。

また、SIMS測定より劣化の原因は、成長温度を上げることによってMg原子などがHEMT構造側へ拡散しているためであると推定された。

(7) BaMgF₄/HEMT構造のC-V測定の結果から、BaMgF₄の成長温度が450℃の場合には、電荷注入型のヒステリシスを示すのに対して、500℃以上の場合には分極型のヒステリシスを示すことが分かった。これは、(140)配向のBaMgF₄薄膜の分極特性によるものと考えられる。

さらに、成長温度が600℃の場合には1MHzのC-V特性が劣化するのに対して、550℃では顕著な劣化は見られないことが分かった。これより、成長温度が600℃の場合には、移動度は劣化していないものの、基板表面からのAs抜け等による界面の劣化が生じているものと推定され、BaMgF₄の成長温度は550℃程度が最適であると結論される。また、このときメモリーウィンドウは約1.2Vであった。

最後に、ここまでに得られたBaMgF₄/HEMT構造の最適な成長条件により本構造を作製し、実際にプロセスを通してデバイスを作製し、その動作特性を評価した。

(8) 前章までの結果を基に、セルフアラインプロセスを導入し、できるだけ少ないプロセス工程でデバイスを作製し、この構造を用いてはじめてトランジスタ動作の確認をした。電界効果移動度は2900cm²/(V·s)、g_mは2.6mS/mmであった。また、I_D-V_G特性におけるヒステリシスは分極型を示した。このときの、しきい値シフト量は約0.3Vであった。

本研究は、BaMgF₄/HEMT構造を用いたF-HEMTの作製に関する基礎研究を行ったものである。ここで得られた結果は、F-HEMTのニューロデバイスへの応用に対して大きな可能性を示すものであり、今後にさらなる発展が期待されるものと筆者は考えている。

7.2 今後の課題と展望

本研究は、機能性と高速性・光結合性を融合したデバイスの実現を目指して、全く異なる材料同士の結晶成長から、デバイスの作製にいたるまでの各段階における問題点を明確にし、その解決方法を示すことにより、本研究で用いた構造のみならず他の異なる物性を有する材料に対しても、何らかの指針を与えられるものと考えている。本研究によって得られた今後の課題と展望を以下に示す。

(1) BaMgF₄膜の配向性の制御

本研究においては(140)配向のBaMgF₄膜を用いたが、強誘電体の保持特性を良くするためにには、a軸方向にエピタキシャル成長させることが重要である。そのためには、HEMT構造上へのBaMgF₄膜の成長条件および成長機構に関して詳細に検討する必要がある。

(2) BaMgF₄/HEMT間の界面制御

絶縁体／化合物半導体間の界面制御を行い界面準位を低減させることにより、良好な電気的特性が得られるものと考える。具体的には、BaMgF₄膜成長直前までAs雰囲気とすることで、As抜けによる基板表面の劣化を抑制する、さらには界面制御層(Si-ICL)の導入などの方法が挙げられる。

(3) 集積化に関する検討

本研究ではデバイス単体の動作を確認する目的で用いた円環型ゲート構造であるが、このデバイス構造は集積化には不向きである。したがって、プロセスの改善を行うと同時に、集積化することを念頭において、SiO₂等をパッシベーション膜として用いたデバイスを作製する必要がある。

謝 辞

本論文を結ぶに当たり、単に学問的範囲にとどまらず、研究哲学、研究者としての生き方にも及ぶ広い見地から終始厳しくも暖かく御指導を頂き、さらに私生活の面にまで気を配ってくださいました指導教官の石原宏教授、並びに研究の遂行にあたり常に適切な御助言と励ましをもって御指導いただきました徳光永輔助教授に心から感謝致します。修士課程時代から御指導を頂きました筒井一生助教授に心から感謝いたします。また、機会あるごとに御指導、御助言をいただきました松村正清教授、上羽貞行教授、荒井滋久教授、伊賀健一教授、柊元宏教授をはじめ、本学電子システム専攻、電気系マイクロ波グループ、物理情報工学専攻の諸先生方に感謝致します。SIMS測定に便宜を図っていただきました小田原修助教授、並びに測定に御協力いただきました會澤康治助手に感謝致します。

化合物半導体の専門家の立場から、HEMT作製に関して適切な御助言、御指導を賜りました三島友義氏(日立中研)に感謝致します。また、化合物半導体の成長に関して有益な御助言を頂きました白樺淳一氏(現電総研)をはじめとする小長井・山田研究室の皆様、非接触移動度測定に御協力いただきました資源化学研究所の山本研究室の皆様、フォトルミネッセンス測定に御協力いただきました、柊元・宗片研究室の皆様、二結晶X線回折測定およびフォトルミネッセンス測定に御協力いただきました伊賀・小山研究室の皆様に感謝致します。実験装置の使用などを通じて御助力を頂きました筒井研究室の皆様に感謝致します。HEMT作製プロセスに関して貴重な御助言を頂きました益岡完明氏(現NEC)に心から感謝致します。

本研究の一部は、吉原誠君(修士2年)、岡本武郎君(修士1年)、田上政由君(学部4年)の協力で行ったものであり、ここに記して感謝致します。

研究および生活面でお世話になりました星野智久氏(現TI)、国井明子秘書をはじめとする石原・徳光研究室の皆様に感謝致します。

故古川静二郎名誉教授には、生前、研究の進め方のみならず、研究者としてのあり方など広い見地から御指導いただきまして、深く感謝致します。

最後になりましたが、これまで心の支えとなり、また応援していただいた父と妹そして天国の母に心から感謝致します。

発表論文および学会発表一覧

【発表論文】

[本論文に関する発表論文]

- 1) S. Ohmi, E. Tokumitsu and H. Ishiwara

"Characterization of ferroelectric BaMgF₄ films grown on AlGaAs/GaAs(100) high-electron-mobility transistor structures"

J. Cryst. Growth **150** (1995) 1104.

- 2) S. Ohmi, E. Tokumitsu and H. Ishiwara

"Contactless Measurement of Electron Mobility in Ferroelectric Gate High-Electron-Mobility Transistor Structures"

Jpn. J. Appl. Phys. **34** (1995) L603.

- 3) S. Ohmi, M. Yoshihara, T. Okamoto, E. Tokumitsu and H. Ishiwara

"Electrical Properties of Ferroelectric Gate HEMT Structures"

Extended Abstracts of the 1995 International Conference on Solid State Devices and Materials, Osaka, Japan, 1995, D-6-5 (1995) 956.

- 4) S. Ohmi, M. Yoshihara, T. Okamoto, E. Tokumitsu and H. Ishiwara

"Electrical Properties of Ferroelectric Gate HEMT Structures"

Jpn. J. Appl. Phys. : in press.

[関連発表論文]

- 1) S. Ohmi, K. Tsutsui and S. Furukawa

"Study of Epitaxial Growth of Rotational Twin-Free CaF₂ Films on Si(111)"

Jpn. J. Appl. Phys. **33** (1994) 1121.

2) N.S. Sokolov, T. Hirai, K. Kawasaki, S. Ohmi, K. Tsutsui, S. Furukawa, I. Takahashi, Y. Itoh and J. Harada

"Sm²⁺ Photoluminescence and X-ray Scattering Studies of A- and B-Type Epitaxial CaF₂ Layers on Si(111)"

Jpn. J. Appl. Phys. **33** (1994) 2395.

3) N.S. Sokolov, T. Hirai, K. Kawasaki, S. Ohmi, K. Tsutsui, S. Furukawa, I. Takahashi, Y. Itoh and J. Harada

"Sm²⁺ Photoluminescence and X-ray Scattering Studies of A- and B-Type Epitaxial CaF₂ Layers on Si(111)"

Extended Abstracts of the 1993 International Conference on Solid States Devices and Materials, PB-1-18 (1993) 416.

4) 筒井一生、大見俊一郎、川崎宏治、古川静二郎、N.S. ソコロフ

「ヘテロ成長におけるローテーションナル・ツイン生成機構の解明とその制御」
日本結晶成長学会誌 **21** (1994) S177.

【本研究に関する口頭発表】

〔国際会議発表〕

1) S. Ohmi, E. Tokumitsu and H. Ishiwara

"Characterization of ferroelectric BaMgF₄ films on AlGaAs/GaAs(100) HEMT structures"

8th International Conference on Molecular Beam Epitaxy, Osaka, Japan, 1994.

2) S. Ohmi, E. Tokumitsu and H. Ishiwara

"Electrical Properties of Ferroelectric BaMgF₄ Films Grown on Modulation-Doped AlGaAs/GaAs(100) Structures"

1995 Electronic Materials Conference, Virginia, USA, 1995.

3) S. Ohmi, M. Yoshihara, T. Okamoto, E. Tokumitsu and H. Ishiwara

"Electrical Properties of Ferroelectric Gate HEMT Structures"

1995 International Conference on Solid State Devices and Materials, Osaka, Japan, 1995.

〔国内学会発表等〕

1) S. Ohmi, E. Tokumitsu and H. Ishiwara

"Crystalline Orientation of Ferroelectric BaMgF₄ Films Grown on AlGaAs/GaAs(100) HEMT Structures"

13th Symposium on Alloy Semiconductor Physics and Electronics (1994) F-8

2) 大見俊一郎、徳光永輔、石原宏

「強誘電体BaMgF₄のHEMT構造上への成長と2次元電子ガスの制御」

第13回 法政大学イオン工学研究所シンポジウム (1994年12月) S15

3) 大見俊一郎、徳光永輔、石原宏

「強誘電体BaMgF₄によるAlGaAs/GaAs系2次元電子ガスの制御」

第8回 知能集積化技術大学間合同研究会 (1994年12月) 14

4) 大見俊一郎、吉原誠、徳光永輔、石原宏

「二段階成長法によるBaMgF₄/GaAsヘテロ構造の界面特性の向上」

第54回応用物理学会学術講演会 (1993年9月) 29p-ZH-8

5) 大見俊一郎、吉原誠、林智基、徳光永輔、石原宏

「AlGaAs/GaAs(100)上BaMgF₄膜の配向特性」

第41回応用物理学関係連合講演会 (1994年3月) 28a-S-3

6) 吉原誠、大見俊一郎、徳光永輔、石原宏

「GaAs基板上BaMgF₄膜の配向性の成長温度依存性」

第41回応用物理学関係連合講演会 (1994年3月) 30a-Q-11

7) 大見俊一郎、林智基、吉原誠、岡本武郎、徳光永輔、石原宏

「BaMgF₄/HEMT構造における2DEG移動度の評価」

第55回応用物理学会学術講演会 (1994年9月) 19p-T-14

8) 林智基、岡本武郎、吉原誠、大見俊一郎、徳光永輔、石原宏

「BaMgF₄/GaAs(100)の界面特性の成長温度依存性」

第55回応用物理学会学術講演会 (1994年9月) 22p-M-6

9) 大見俊一郎、林智基、吉原誠、岡本武郎、徳光永輔、石原宏

「BaMgF₄/HEMT構造における移動度のN-AlGaAs層厚依存性」

第42回応用物理学関係連合講演会 (1995年3月) 31p-ZK-5

10)岡本武郎、吉原誠、林智基、大見俊一郎、徳光永輔、石原宏

「GaAs基板上に形成した強誘電体薄膜BaMgF₄の結晶性評価」

第42回応用物理学関係連合講演会 (1995年3月) 29a-D-4

11)林智基、岡本武郎、吉原誠、大見俊一郎、徳光永輔、石原宏

「MBE法によるBaMgF₄/AlGaAs/GaAs(100)構造の作製と界面特性」

第42回応用物理学関係連合講演会 (1995年3月) 29a-D-5

12)大見俊一郎、吉原誠、岡本武郎、田上政由、徳光永輔、石原宏

「強誘電体BaMgF₄/HEMT構造のC-V法による評価」

第56回応用物理学関係連合講演会 (1995年8月) 26a-ZM-9

13)吉原誠、岡本武郎、田上政由、大見俊一郎、徳光永輔、石原宏

「BaMgF₄/AlGaAs/GaAs(100)構造の電気的特性」

第56回応用物理学関係連合講演会 (1995年8月) 28p-ZG-6

【関連発表】

1) S. Ohmi, K. Tsutsui and S. Furukawa

"Mechanism of Epitaxial Growth of CaF₂ on Si(111) by the 2-Step Growth Method"

11th Symposium on Alloy Semiconductor Physics and Electronics (1992) V-1

2) N.S. Sokolov, T. Hirai, K. Kawasaki, S. Ohmi, K. Tsutsui, S. Furukawa, I. Takahashi, Y. Itoh

and J. Harada

"Sm²⁺ Photoluminescence and X-ray Scattering Studies of A- and B-Type Epitaxial CaF₂ Layers on Si(111)"

1993 International Conference on Solid State Devices and Materials (1993) PB-1-18

3) 大見俊一郎、筒井一生、古川静二郎

「二段階成長法によるSi(111)基板上CaF₂のエピタキシャル方位制御機構について」
文部省重点領域研究 原子レベルでの結晶成長機構 第3回研究会 (1992年6月)

4) 大見俊一郎、吉田大介、筒井一生、古川静二郎

「希釈AB液によるGaAs/CaF₂/Si(111)のエッチピット観察」
第53回応用物理学会学術講演会 (1991年10月) 12a-ZD-9

5) 大見俊一郎、筒井一生、古川静二郎

「二段階成長法により成長したSi(111)基板上CaF₂におけるエピタキシャル関係の初期層厚み依存性」

第39回応用物理学関係連合講演会 (1992年3月) 29a-ZC-6

6) 大見俊一郎、筒井一生、古川静二郎

「二段階成長したSi(111)基板上CaF₂におけるエピタキシャル関係の昇温時間依存性」
第54回応用物理学会学術講演会 (1992年9月) 18p-ZG-14

7) 伊藤洋文、高橋功、原田仁平、川崎宏治、大見俊一郎、古川静二郎、N.S.Sokolov

「X線CTR散乱によるCaF₂/Si(111)界面構造と育成条件の研究」
物理学会 平成5年秋季 13a-Y-10

付 錄

A. 基板温度較正

MBE法を用いて薄膜の成長を行う際に、最も問題となるのが基板温度である。本研究においては、赤外線放射温度計（CHINO製）を用いて、Moホルダー部の温度を計測し、RHEEDパターンと比較することにより基板温度の較正を行った。下図に基板温度の較正結果を示す。この結果より、実際の基板温度は熱電対指示値と比べて、100~200°C低いことが分かる。




図 A.1 基板温度の較正

B. Si ドーピング用セルの構造と特性

通常のMBE装置ではSiドーピングのための蒸発源は、GaやAsと同じようにSiソースをK-セルで加熱して行われているが、さらに簡便な方法としてSiウェハーを直接通電加熱してSiの分子線を得る方法が提案された¹⁾。ドーピングに必要な蒸発量は少量であるので、Siを融点(1415°C)まで加熱する必要がないために可能となっている方法である。以下で蒸発量の見積もりをしてみる²⁾。今、1.0 μm/hの成長レートで $1 \times 10^{18}/\text{cm}^3$ のドーピング条件を求めるとき、試料表面に到達すべきSiの分子線束は、 $2.8 \times 10^{10} \text{ atom}/\text{cm}^2\text{s}$ である。蒸発源と試料面の距離を15cmとし、簡単のために面上の蒸発源から半球空間に等方的に蒸発が起こるとすると、必要な蒸発量は $3.9 \times 10^{13} \text{ atom}/\text{s}$ となる。これに対し、Siウェハーを1000°Cに加熱したとき（蒸気圧は約 10^{-8} Torr ）の蒸発量を自由蒸発源の式^{*1}で計算すると $7 \times 10^{16} \text{ atom}/\text{cm}^2\text{s}$ となり、例えば蒸発面積を1mm×1mm程度に小さくしても $7 \times 10^{14} \text{ atom}/\text{cm}^2\text{s}$ であって、まだ十分な蒸発量が得られることが期待できる。




図 A.2 Si ドーピング用ソースの形状 (単位 : mm)

* 蒸発分子線流束 : $J = Ap / (2 \pi MRT)^{1/2}$

A : アボガドロ数、p : 蒸気圧、M : 分子量、R : 気体定数、T : 温度 (K)

実際の蒸発源は、図A.2に示したように、PドープのSiウエハーをエッチングによって加工し、中央に電流を集中させ、この部分のみを高温に加熱するようとする。Siは温度の上昇とともに、その電気抵抗が急激に下がっていくため、安定な加熱をするためには低電流駆動が必要である。これは、冷えている状態からの加熱スタート時には高い端子電圧を必要とすることにもなる。そこで本装置では、駆動回路をスタート用と定常加熱用の二系統に切り替えて使う方法をとっている。スタート時にはまず100Vの電圧がそのままかかり、数秒後、Siの温度が上がると負荷抵抗をかねたパイロットランプが点灯し、この状態で定電流源に切り替える。加熱中の端子間電圧は5V程度である。

セル構造は他の分子線セルに寸法を合わせて、70 ϕ ICFフランジ上にモリブデンで構造部を組み、先端に図A.2のSi蒸発源をモリブデン板およびビスで取り付けた。




図 A.3 AlGaAs層へのSiドーピング特性


実際のエピタキシャル成長層へのドーピングの結果を、図A.3に示す。これは、S.I.GaAs(100)基板上に成長したAlGaAs層へのドーピング濃度を、ホール効果測定により評価した結果である。この結果から、実験上有効な $10^{16}/\text{cm}^3 \sim 1 \times 10^{18}/\text{cm}^3$ の範囲でのキャリア濃度制御が通電電流に対して線形性良く実現できていることが分かる。ドーピングの再現性については、通常の可動コイルでアナログ式の電流計で通電電流を設定する方法で、±10%程度のばらつきの範囲内にはおさまっており、本研究の目的に対しては十分な精度である。

このように、K-セルと比較して低コスト（本体自体に加えて、温度制御装置不要であることも含めて）で実用上十分な特性を持ったセルが実現できるが、この通電加熱によるドーピング法には、2端子間が短絡すると制御不能となるという欠点もある。本研究においても、設置後3年目に何らかの金属がSiのソース上にのってしまい、2端子間が短絡するという現象が起きた。このような場合にはSiソースを交換することにより、との状態に戻す必要がある。

C. 本研究で用いた各装置の概観図

【分子線エピタキシャル結晶成長(MBE)装置】

○チャンバー部




○コントロール部



【粉末X線回折測定装置】




【フォトルミネッセンス(PL)測定装置】




【ホール効果測定装置】


○室温測定用プローバと測定系




○マグネット間に設置した様子




○低温測定用アタッチメントとコントロール部




○マグネット間に設置した様子




【非接触移動度測定装置】




【電気的特性測定系】



【金属蒸着器】



【フォトリソグラフィ等】



参 考 文 献

- 1) 深田他 *MBE用直接通電加熱セルの試作* 第31回応用物理学関係連合講演予稿集(1984) 660.
- 2) 筒井一生：博士論文「アルカリ土類金属弗化物を用いた化合物半導体SOI構造のヘテロエピタキシーに関する研究」、東京工業大学 (1986).

強誘電体による
AlGaAs/GaAs系 2次元電子ガスの制御と
デバイス応用に関する研究

(論文要旨)

平成8年1月

指導教官 石原 宏 教授

提出者 大学院博士課程
電子システム専攻
大見 俊一郎

論文目次

第1章 序論

- 1.1 Si-LSIの限界と高速機能デバイスへの期待
- 1.2 化合物半導体を用いた高速デバイス
 - 1.2.1 化合物半導体の特徴
 - 1.2.2 化合物半導体デバイスの分類と
高電子移動度トランジスタ(HEMT)
- 1.3 強誘電体を用いた機能デバイス
 - 1.3.1 機能デバイスの動向
 - 1.3.2 強誘電体/半導体構造を用いたデバイスの
有用性と問題点
 - 1.3.3 強誘電体の分類とBaMgF₄の採用
- 1.4 高速性と機能性の融合
—超高速機能デバイスを目指して—
- 1.5 本研究の目的と意義
- 参考文献

第2章 試料作製方法及び評価方法

- 2.1 はじめに
- 2.2 試料作製方法
 - 2.2.1 分子線エピタキシー(MBE)法
 - 2.2.2 成長プロセス
- 2.3 評価方法
 - 2.3.1 X線回折法
 - 2.3.2 フォトルミネッセンス(PL)法
 - 2.3.3 高速電子線回折(RHEED)法
 - 2.3.4 移動度測定法
 - ホール効果測定
 - 非接触測定
 - 2.3.6 容量-電圧(*C-V*)測定法
 - 2.3.7 分極-電界(*P-E*)測定法
 - 2.3.8 その他の測定法
 - 二次イオン質量分析(SIMS)法
 - 電流-電圧(*I-V*)測定法
 - 原子間力顕微鏡(AFM)
- 2.4 おわりに
- 参考文献

第3章 HEMT構造の作製と2次元電子ガス移動度の評価

- 3.1 はじめに
- 3.2 AlGaAs/GaAs系HEMT構造における
2次元電子ガス(2DEG)の伝導機構
 - 3.2.1 エネルギー準位と波動関数
 - 3.2.2 移動度の温度依存性
- 3.3 HEMT構造の作製
 - 3.3.1 アンドープGaAs層の不純物濃度
 - 3.3.2 $Al_xGa_{1-x}As$ 層の組成制御
 - 3.3.3 膜厚制御性に関する検討
- 3.4 ホール効果測定による2DEG移動度の評価
 - 3.4.1 N -AlGaAs層ドーピング濃度依存性
 - 3.4.2 スペーサー層厚依存性
 - 3.4.3 成長温度依存性
 - 3.4.4 低温における2DEG移動度の評価と考察
- 3.5 おわりに
- 参考文献

第4章 GaAs基板上への $BaMgF_4$ 薄膜の成長

- 4.1 はじめに
- 4.2 $BaMgF_4$ 薄膜の成長に関するこれまでの経緯と問題点
- 4.3 $BaMgF_4$ 薄膜の成長方法と結晶性の評価
 - 4.3.1 低温予備堆積法における配向性と問題点
 - 4.3.2 単一温度成長法における配向性の成長温度依存性
 - 4.3.3 Si基板上に成長した $BaMgF_4$ 薄膜との比較
 - 4.3.4 (140)配向膜における優先配向性と強誘電特性の予測
- 4.4 P-E法による強誘電特性の評価
 - 4.4.1 基板上に直接成長した $BaMgF_4$ 薄膜の評価と問題点
 - 4.4.2 表面モフォロジーの評価
 - 4.4.3 アンドープバッファー層の効果
 - 4.4.4 $BaMgF_4/HEMT$ 構造への応用に対する知見
- 4.5 おわりに
- 参考文献

第5章 $BaMgF_4/HEMT$ 構造の作製と評価

- 5.1 はじめに
- 5.2 HEMT構造上への $BaMgF_4$ 薄膜の成長
 - 5.2.1 成長プロセス

- 5.2.2 結晶性の成長温度依存性
- 5.3 非接触法による移動度の評価
 - 5.3.1 非接触移動度測定装置の校正
 - 5.3.2 HEMT構造における移動度の $N\text{-AlGaAs}$ 層厚依存性
 - 5.3.3 電子移動度の BaMgF_4 成長温度依存性
- 5.4 成長温度の上昇による移動度の劣化に関する検討
 - 5.4.1 PL法による界面特性の評価
 - 5.4.2 SIMS法による相互拡散の評価
- 5.5 C-V法による強誘電特性の評価
 - 5.5.1 $\text{BaMgF}_4/\text{HEMT}$ 構造におけるC-V特性の特徴
 - 5.5.2 C-V特性の BaMgF_4 成長温度依存性とP-E特性との比較
- 5.6 おわりに
- 参考文献

第6章 強誘電体ゲートHEMTの作製と動作特性

- 6.1 はじめに
- 6.2 円環型ゲートデバイスの特徴
- 6.3 2枚マスクによるデバイスの試作
 - 6.3.1 マスクの設計
 - 6.3.2 2枚マスクを用いたプロセス
 - 6.3.3 プロセス上の問題点
- 6.4 セルフアラインプロセスを用いたデバイスの試作
 - 6.4.1 セルフアラインプロセス
 - 6.4.2 動作特性
- 6.5 おわりに
- 参考文献

第7章 結論

- 7.1 本研究で得られた結論
- 7.2 今後の課題と展望

謝辞

発表文献等

付録

第1章 序論

今まで発展してきたSi-LSIにも限界が見え始めてきている。これまで、微細加工技術の向上のみによって発展してきたSi-LSIであるが、フォトリソグラフィー技術の限界ともいえる $0.5\mu m(16M) \rightarrow 0.15\mu m(1G)$ と今後予定されるメモリの微細化・高集積化とともに、隣接する配線間のクロストークによる誤動作などの各種の技術的困難が予想されるレベルにまで、現在到達している。こうした困難を克服するためには、これまで単にスイッチとしてのみ用いてきたデバイスに何らかの機能を持たせていくことが必要である。

以上のように、これまでの半導体を用いたシステムの歴史を見直し、さらに今後いかなる要素を取り入れていくべきかを考えると、単体デバイスにおいては高速性と機能性が重要である。そこで、本研究ではデバイス単体として高速性と機能性を合わせ持つ新機能デバイスを開発することを提案する。まずデバイス単体の高速化という点に着目し、物性的にSiよりも電子移動度の点で優れている化合物半導体、特に現在の実用化されているデバイスの中では最速をほこるAlGaAs/GaAs系の高電子移動度トランジスタ(HEMT)を利用することとした。一方、機能性という面では現在様々なアプローチがなされているが、近年、不揮発性メモリへの応用を目指して活発に研究が行われている強誘電体を用いることとした。現在、用いられている材料としては酸化物系の強誘電体である $PbZr_{1-x}Ti_xO_3$ や $SrBi_2Ta_2O_9$ 等があげられる。しかしながら、このような酸化物系の材料の場合には、たとえばGaAs上に成長したときには強誘電体/GaAs界面にGaAsの酸化物などが形成され、デバイス特性に悪影響を及ぼすと考えられる。一方、1991年にアメリカの

ウエスティングハウスから報告された材料に BaMgF_4 がある。 BaMgF_4 は弗化物であるために界面に酸化物が形成される恐れが無く、Si基板上に直接形成しても良好なC-V特性が得られる。そこで、本研究においてもHEMT構造上に成長する強誘電体として、 BaMgF_4 を選択した。ただし、 BaMgF_4 はGaAs等とは異なる斜方晶の結晶でありa軸方向のみに強誘電性を示すために、この強誘電性を利用したデバイスを実現するためには、成長方向にa軸配向した膜を得ることが重要である。しかしながら、GaAs上で強誘電性が期待できる良好なa軸配向膜が得られたという報告は無かった。

本研究では、HEMT構造上に BaMgF_4 薄膜を成長させ、その強誘電性によりHEMTデバイスを制御することを第一の目的とし、最終的に強誘電体ゲートを有するHEMTデバイスを作製することを目的とする。

第2章 試料作製方法及び評価方法

本章では、まず本研究の対象となる $\text{BaMgF}_4/\text{AlGaAs}/\text{GaAs}$ 構造の作製に用いたMBE装置と試料の作製方法について述べている。本研究で用いたMBE装置は、GaAs成長用チャンバーと BaMgF_4 成長用チャンバーとが連結されており、 $\text{BaMgF}_4/\text{HEMT}$ 構造を超高真空一貫プロセスで作製することができる。次に本研究で用いた評価方法、X線回折法、非接触移動度測定法、C-V法、P-E法等について述べている。

第3章 HEMT構造の作製と2次元電子ガス移動度の評価

本章では、 $\text{BaMgF}_4/\text{AlGaAs}/\text{GaAs}$ 構造の作製に先だってその基板となる高電子移動度トランジスタ(HEMT)構造の作製条件を、主に2次

元電子ガス(2DEG)の移動度を評価することにより検討している。

図1に作製したHEMT構造を示す。GaAs層の成長レートは $1 \mu\text{m}/\text{h}$ である。まず、成長温度を550-610°Cと変化させて作製した試料について、室温でのホール効果測定により移動度を評価した結果を図2に示す。この結果から、580°Cで成長した試料では移動度が $7000\text{cm}^2/(\text{V}\cdot\text{s})$ 程度と良好な2次元電子ガスが形成されていると考えられる。これに対して、成長温度550°C及び610°Cのどちらの場合にも移動度が $5500\text{cm}^2/(\text{V}\cdot\text{s})$ 程度まで劣化してしまうということが分かった。ところが、2DEGの特長でもある低温での移動度の増大を評価するために、この試料についてホール効果測定により移動度の温度特性を測定したところ、図3に示すように、100Kにおいて移動度は $15000\text{cm}^2/(\text{V}\cdot\text{s})$ で飽和し、その後さらに冷却しても徐々に移動度が低下するというバルク的な温度特性を示した。




図1 試料構造




図2 移動度の成長温度依存性




図3 移動度の温度依存性(580°C)

図4 移動度の温度依存性(550°C、610°C)

一方、他の二つの試料についても低温ホール測定による評価を行ったところ、図4に示すように550°Cの試料については580°Cの結果と同様であったのに対して、610°Cで作製した試料においては、2DEG特有の低温での移動度の増大が観測され、30Kにおいて移動度78000cm²/(V·s)が得られた。したがって、HEMT構造の成長温度は600°C程度が適していると考えられる。しかし、この移動度は一般的に報告されている2DEGの移動度(20万cm²/(V·s)程度)と比較するとやや低い。そこで、この610°Cの測定結果に対して、各種散乱機構を考慮して移動度を計算し実測値とのフィッティングを行った。考慮した散乱機構としては、最も移動度の温度特性に影響を及ぼすと考えられるイオン化不純物散乱、フォノン散乱及び空間電荷散乱である。図5に示した計算結果から、空間電荷散乱の影響が顕著であることが明らかになった。空間電荷散乱は結晶性が良好でない場合に顕著になる散乱機構であるので、低温での移動度を改善するためにはGaAs層の結晶性を向上させる必要があ




図5 散乱機構の解析




図6 移動度の温度依存性

る。そこで、GaAs層の成長レートを約1/2の $0.56\mu\text{m}$ として図1と同様のHEMT構造を作製し移動度の温度依存性を評価した。その結果を図6に示す。この図からわかるように、測定温度を下げるにしたがって、急激に移動度が上昇し、30Kにおいて移動度 $104000\text{cm}^2/(\text{V}\cdot\text{s})$ が得られ、良好な2次元電子ガスが形成されているものと考えられる。以後、この成長条件を用いてHEMT構造を作製した。

第4章 GaAs基板上へのBaMgF₄薄膜の成長

本章では、BaMgF₄薄膜のGaAs基板上への成長に関して、配向性と強誘電性の評価を行い、デバイス応用への知見を得ている。

本研究の目的とするBaMgF₄/HEMT構造を用いたデバイスを実現する




図7 BaMgF₄/GaAs(100)の
X線回折パターン




図8 (140)配向膜中の単位胞の状態

ためには、まず、GaAs基板上にa軸配向成分を含むBaMgF₄薄膜を得る必要がある。ここでは、GaAs(100)基板上に成長温度450-600°Cと変化させてBaMgF₄薄膜を200nm成長し、その配向性を一結晶X線回折法により評価した。成長温度450°C以下の場合には、アモルファスのBaMgF₄薄膜が得られるのに対して、図7に示すように500°C以上で成長を行うと主に(140)配向の多結晶のBaMgF₄薄膜が得られることが明らかになった。この(140)配向のBaMgF₄薄膜においては、単位胞が図8のような状態で成長しており、a軸が基板表面に対して32°傾いている。したがって、バルクのおよそ53%(4 μC/cm²)の強誘電特性が成長方向に對して得られると考えられ、デバイス応用上有望である。

次にこのようにして得られた(140)配向のBaMgF₄薄膜の強誘電性の評価をP-E測定により行った。しかし、GaAs基板に直接成長したBaMgF₄薄膜ではリーク電流が大きく評価に至らなかった。この原因として、前処理後のGaAs基板表面の凹凸による結晶性の劣化が考えられ




図9 P-E特性

る。そこで、基板表面の平坦化を目的として、まず、アンドープGaAs層を20nm成長した後にBaMgF₄薄膜を550°Cで200nm成長し、強誘電性の評価を行った。その結果を図9に示す。また、比較のために、450°Cで成長したアモルファスのBaMgF₄薄膜のP-E測定を行った。図9(a)は、アモルファスのBaMgF₄薄膜については、P-E特性が直線となり常誘電体となっていることがわかる。

これに対して、図9(b)の結果から分かるように(140)配向のBaMgF₄薄膜の測定結果においては、強誘電体特有のヒステリシスを示すことがわかった。以上の結果から、(140)配向のBaMgF₄薄膜は成長方向に強誘電性を示すことが明らかとなり、デバイス応用上有望であると考えられる。ここで、P-E測定の結果から得られた抗電界は200kV/cm、残留分極量は1.3 μC/cm²であった。ここで、この残留分極量が全てキャリアを誘起するのに使われたとすると、誘起できるシートキャリア濃

度は約 $8 \times 10^{12} \text{ cm}^{-2}$ となり、通常のAlGaAs/GaAs系HEMTにおけるシートキャリア濃度が約 $7 \times 10^{11} \text{ cm}^{-2}$ であることを考えると、(140)配向膜の分極量はデバイス応用に対して十分な値であると考えられる。

第5章 BaMgF₄/HEMT構造の作製と評価

本章では、第3章と第4章の結果をもとに、BaMgF₄薄膜をHEMT構造上に作製し、実際にデバイス作製に用いる構造と同様の構造を評価することによって、デバイス設計に対しての指針を得ている。

図10にHEMT構造上のBaMgF₄薄膜の配向性に関するX線回折測定の結果を示す。この結果から、図7と同様に成長温度500°C以上で(140)配向膜が得られているのに対して、成長温度450°Cの試料はアモルファスではなく(011)配向を示すことがわかった。

このようにHEMT構造上のBaMgF₄薄膜はGaAs基板上に直接成長した場合と同様な(140)配向を示すことから、誘電特性に関しては図9に示したような強誘電性を示すものと期待できる。




図10 BaMgF₄/GaAs(100)のX線回折パターン

次に、 BaMgF_4 薄膜を成長することによりHEMT構造に生じる影響を、非接触法を用いた移動度評価により検討した。非接触法は高周波磁界を印加することにより、試料中に渦電流が生じる現象を利用した方法である。非接触法を用いることにより、本研究で用いた $\text{BaMgF}_4/\text{HEMT}$ 構造のように絶縁体がある場合でも、酸などによりエッティングすることなく、すなわち、構造にダメージを与えることなく移動度を評価することができる。図11に作製した試料構造を示す。HEMT構造に関しては作製条件は同じである。このように作製したHEMT構造上に、成長温度を550～650°Cと変化させて BaMgF_4 薄膜を250nm成長した。ホール測定によりあらかじめ移動度を求めておいたHEMT構造を用いて装置の校正を行った後、これらの試料に関して非接触法による移動度の評価を行った。その結果を図12に示す。 BaMgF_4 の成長温度が550°Cでは $6400\text{cm}^2/(\text{V}\cdot\text{s})$ 、600°Cでは $6300\text{cm}^2/(\text{V}\cdot\text{s})$ とほとんど劣化していないのに対して、成長温度を650°Cまで上げると移動度が $3300\text{cm}^2/(\text{V}\cdot\text{s})$ まで低下してしまうことがわかった。この原因としては、成長温度を上げることにより BaMgF_4 成長時の基板表面がAs抜けなどによって劣化したためであると考えられる。以上の結果から、 BaMgF_4 の成長は600°C以下で行う必要があると結論できる。

次に、図12の高温成長で移動度が劣化する原因について検討する。図13にSIMS法による $\text{BaMgF}_4/\text{HEMT}$ 界面近傍の観察結果を示す。 BaMgF_4 の成長温度は(a)550°Cと(b)650°Cである。この結果から分かるように、成長温度650°Cの試料の結果では、相互拡散が顕著に起きていることが分かる。特にMg原子に着目すると、650°Cの試料においてHEMT側への拡散が顕著であることが分かる。測定時の一次イオンは O_2^+ であったので、Baに対する検出感度はMgほど高くなく図中には現

れていはない。以上の結果から、
 BaMgF_4 薄膜の成長温度は600°C以下とすることが、良好な BaMgF_4 /HEMT構造を作製するためには必要であるといえる。

最後に、図9に示した BaMgF_4 薄膜の強誘電特性によりHEMT中の $\text{AlGaAs}/\text{GaAs}$ 界面の空乏層の制御が可能かどうかを評価するためにC-V測定を行った。図14に試料構造を示す。図に示すように、 BaMgF_4 を450°C及び550°Cで成長し、(140)配向膜の強誘電特性による効果と、常誘電体であると考えられる(011)配向膜の場合とで比較検討した。ここで、N-AlGaAs層の膜厚は35nmで完全に空乏化しており、理想的には絶縁体とみなすことができるため、この試料では BaMgF_4 と AlGaAs の2層の絶縁体が直列に結合しているものと考えられる。したがって、電圧をかけたときに得られる容量の変化分は主にu-GaAs層の変化分である。図15にC-V測定の結果を示す。まず、図15(a)の450°Cで BaMgF_4 を成長した試料では、実線で示すように室温では時計回りの電荷注入型のヒステリシスを示した。これは、(011)配向の BaMgF_4 が




図13 BaMgF_4 /HEMT界面近傍のSIMS観察




図14 C-V測定用資料構造

強誘電性を示さず、 $\text{BaMgF}_4/\text{AlGaAs}$ 界面の界面準位の影響が顕著に現れているためであると考えられる。図中に点線で示した77Kでの測定結果にはヒステリシスが見られず、急峻な特性が得られていることからもわかる。このことは、低温での測定結果(点線)で界面準位の影響が抑制されていることからもわかる。




図 15 C-V特性

一方、(b)の550°Cで作製した試料においては、同様にヒステリシスが観察されるが、反時計回りの分極型のヒステリシスであり、ヒステリシスの幅(メモリウインドウ)は約1.2Vである。これは、 BaMgF_4 の強誘電性に起因するものと考えられ、(140)配向膜を用いれば2次元電子ガスの制御が可能であると期待できる。

第6章 強誘電体ゲートHEMTの作製と動作解析

本章では、 $\text{BaMgF}_4/\text{HEMT}$ 構造を用いて実際にデバイスを作製した。弗化物は一般的にウェットプロセスに弱いため、本研究においてもできるだけプロセス工程を減らす目的で、円環型ゲート構造のデバイスをセルフアラインプロセスを用いることにより、フォトリソ工程1回で作製した。作製プロセスを図16に示す。

このようなプロセスを用いて作製したデバイスの I_D-V_D 特性及び I_D-V_G 特性を図17に示す。ここでゲート長は $25\ \mu\text{m}$ である。この結果から作製したデバイスがトランジスタ特性を示していることがわかる。電界効果移動度は約 $1600\text{cm}^2/(\text{V}\cdot\text{s})$ 、また g_m は 2.6mS/mm であった。また、分極型のヒステリシスが観測されており、目的としていた強誘電性によるデバイスの制御が可能であることが分かった。




図16 デバイス作製プロセス




図17 デバイス特性

第7章 結論

本研究では、HEMT構造と強誘電体BaMgF₄薄膜を超高真空一貫プロセスで成長させることにより、初めてHEMT構造上で強誘電性を示す薄膜を作製するとともに、デバイス動作を確認した。以下に本研究で得られた結果をまとめると。

- ①成長温度610°C、GaAs層の成長レート0.56 μm/hで作製したHEMT構造において、30Kでの2DEGの移動度104000cm²/(V·s)が得られた。
- ②GaAs(100)基板上に成長温度500°C以上で、分極特性の期待できる(140)配向膜が得られた。さらに、P-E測定から、この(140)配向膜が強誘電特性を示すことを明らかにした。この(140)配向膜の抗電界は200kV/cm、残留分極の値は1.3 μC/cm²であった。
- ③HEMT構造上においても成長温度500°C以上で(140)配向膜が得られることを明らかにした。

- ④非接触法を用いた移動度測定の結果から、成長温度650°Cの場合には移動度の劣化が顕著になることが分かった。また、この原因が高い成長温度によるMg原子のHEMT側への拡散であることを確認した。
- ⑤BaMgF₄/HEMT構造のC-V測定により、成長温度550°Cの(140)配向膜を用いた場合、分極型のヒステリシスを示すことを確認した。この時のメモリウインドウは約1.2Vであった。
- ⑥BaMgF₄/HEMT構造を用いデバイスを作製し、トランジスタ動作を確認した。このデバイスの電界効果移動度は1600cm²/(V·s)、g_mは2.6mS/mmであった。しかし、I_D-V_G特性は電荷注入型のヒステリシスを示した。これは、プロセスの最適化によって改善されるものと考えられる。

謝辞

本論文を結ぶに当たり、単に学問的範囲にとどまらず、研究哲学、研究者としての生き方にも及ぶ広い見地から終始厳しくも暖かく御指導を頂き、さらに私生活の面にまで気を配ってくださいました指導教官の石原宏教授、並びに研究の遂行にあたり常に適切な御助言と励ましをもって御指導いただきました徳光永輔助教授に心から感謝いたします。また、機会あるごとに御指導、御助言いただきました、松村正清教授、上羽貞行教授、筒井一生助教授、伊賀健一教授、柊元宏教授をはじめ、本学電子システム専攻、電気系マイクロ波グループ、物理情報工学専攻の諸先生方に感謝いたします。

化合物半導体の専門家の立場から、HEMT作製に関して適切な御助言、御指導を賜りました、三島友義氏(日立中研)に感謝いたします。SIMS測定に便宜を図っていただきました小田原修助教授をはじめとする東京工業大学SIMS装置運営委員会の各位、ならびに測定に協力して頂きました

ました會澤康治助手に感謝いたします。実験装置の使用などを通じて、御助力を頂きました筒井研の皆様に感謝いたします。また、化合物半導体の成長に関して有益な御助言を頂きました白樺淳一氏(現電総研)をはじめとする高橋・小長井・山田研究室の皆様、非接触移動度測定に御協力いただきました資源化学研究所の山本研究室の皆様、フォトルミネッセンス測定に御協力いただきました、柊元・宗片研究室の皆様、二結晶X線回折測定及びフォトルミネッセンス測定に御協力いただきました伊賀・小山研究室の皆様に感謝いたします。

本研究の一部は、吉原誠君(修士2年)、岡本武郎君(修士1年)、田上政由君(学部4年)の協力で行ったものであり、ここに記して感謝致します。

研究及び生活面でお世話になりました星野智久技官、国井明子秘書をはじめとする石原・徳光研究室の皆様に感謝いたします。

故古川静二郎名誉教授には、生前、研究の進め方のみならず、研究者としてのあり方など、広い見地から御指導いただきまして、深く感謝いたします。

最後になりましたが、これまで心の支えとなり、また応援していただいた父と妹そして天国の母に心から感謝いたします。

【本研究に関する発表論文】

- 1) S. Ohmi, E. Tokumitsu and H. Ishiwara

"Characterization of ferroelectric BaMgF₄ films grown on AlGaAs/GaAs (100) high-electron-mobility transistor structures"
J. Cryst. Growth 150 (1995) 1104.

- 2) S. Ohmi, E. Tokumitsu and H. Ishiwara

"Contactless Measurement of Electron Mobility in Ferroelectric Gate

"High-Electron-Mobility Transistor Structures"

Jpn. J. Appl. Phys. 34 (1995) L603.

- 3) S. Ohmi, M. Yoshihara, T. Okamoto, E. Tokumitsu and H. Ishiwara
"Electrical Properties of Ferroelectric Gate HEMT Structures"
Extended Abstracts of the 1995 International Conference on Solid State
Devices and Materials, Osaka, Japan, 1995, D-6-5 (1995) 956.
- 4) S. Ohmi, M. Yoshihara, T. Okamoto, E. Tokumitsu and H. Ishiwara
"Electrical Properties of Ferroelectric Gate HEMT Structures"
Jpn. J. Appl. Phys. : in press.

【関連発表論文】

- 1) S. Ohmi, K. Tsutsui and S. Furukawa
"Study of Epitaxial Growth of Rotational Twin-Free CaF_2 Films on Si
(111)"
Jpn. J. Appl. Phys. 33 (1994) 1121.
- 2) N.S. Sokolov, T. Hirai, K. Kawasaki, S. Ohmi, K. Tsutsui, S. Furukawa, I.
Takahashi, Y. Itoh and J. Harada
" Sm^{2+} Photoluminescence and X-ray Scattering Studies of A- and B-
Type Epitaxial CaF_2 Layers on Si(111)"
Jpn. J. Appl. Phys. 33 (1994) 2395.
- 3) N.S. Sokolov, T. Hirai, K. Kawasaki, S. Ohmi, K. Tsutsui, S. Furukawa, I.
Takahashi, Y. Itoh and J. Harada
" Sm^{2+} Photoluminescence and X-ray Scattering Studies of A- and B-
Type Epitaxial CaF_2 Layers on Si(111)"
Extended Abstracts of the 1993 International Conference on Solid States
Devices and Materials, PB-1-18 (1993) 416.
- 4) 筒井一生、大見俊一郎、川崎宏治、古川静二郎、N.S. ソコロフ
「ヘテロ成長におけるローテーションナル・ツイン生成機構の解明とそ
の制御」
日本結晶成長学会誌 21 (1994) S177.

【本研究に関する口頭発表】

[国際会議発表]

1) S. Ohmi, E. Tokumitsu and H. Ishiwara

"Characterization of Ferroelectric BaMgF₄ Films on AlGaAs/GaAs(100)
HEMT Structures"

8th International Conference on Molecular Beam Epitaxy, Osaka,
Japan, 1994.

2) S. Ohmi, E. Tokumitsu and H. Ishiwara

"Electrical Properties of Ferroelectric BaMgF₄ Films Grown on
Modulation-Doped AlGaAs/GaAs(100) Structures"

1995 Electronic Materials Conference, Virginia, USA, 1995.

3) S. Ohmi, M. Yoshihara, T. Okamoto, E. Tokumitsu and H. Ishiwara

"Electrical Properties of Ferroelectric Gate HEMT Structures"

1995 International Conference on Solid State Devices and Materials,
Osaka, Japan, 1995.

[国内学会発表等]

1) S. Ohmi, E. Tokumitsu and H. Ishiwara

"Crystalline Orientation of Ferroelectric BaMgF₄ Films Grown on
AlGaAs/GaAs(100) HEMT Structures"

13th Symposium on Alloy Semiconductor Physics and Electronics (1994)
F-8

その他18件