# T2R2 東京工業大学リサーチリポジトリ Tokyo Tech Research Repository

## 論文 / 著書情報 Article / Book Information

論題(和文)	2ステップゲイン広帯域CMOS増幅ICの試作評価結果
Title(English)	Measurement results of Wideband RF 2 Step Gain Amplifier
著者(和文)	   大鶴 基格, 中島 智也, 天川 修平, 石原 昇, 益 一哉 
Authors(English)	Mototada Oturu Tomoya Nakajima Shuhei Amakawa Noboru Ishihara Kazuya Masu, Tomoya Nakajima, Shuhei Amakawa, Noboru Ishihara, Kazuya Masu
出典(和文)	2010 年電子情報通信学会エレクトロニクスソサイエティ大会, , , pp. 105
Citation(English)	,,,pp. 105
発行日 / Pub. date	2010, 9
URL	http://search.ieice.org/
権利情報 / Copyright	本著作物の著作権は電子情報通信学会に帰属します。 Copyright (c) 2010 Institute of Electronics, Information and Communication Engineers.

### 2ステップゲイン広帯域 CMOS 増幅 IC の試作評価結果

Measurement results of Wideband RF 2 Step Gain Amplifier

大鶴 基格

中島 智也

天川 修平

石原 昇

益 一哉

Mototada Oturu

Tomoya Nakajima

Shuhei Amakawa

Noboru Ishihara

Kazuya Masu

#### 東京工業大学 ソリューション研究機構

Solution Science Research Laboratory, Tokyo Institute of Technology

#### 1 はじめに

多様化する無線サービスを1つの端末で利用するには、複数の無線通信チップを搭載する必要があるが、コストが増大するため様々な周波数帯に対応した広帯域な無線通信用トランシーバチップの実現が期待されている.

その一方で、CMOS プロセスの微細化により電源電圧が低下し、入出力信号のダイナミックレンジが低下してしまう課題がクローズアップされている。今回、これらを踏まえ、受信回路においてダイナミックレンジの拡大を図った広帯域で利得可変な増幅器の試作・評価を 65 nm プロセスを用いて行ったので報告する.

#### 2 広帯域 2 ステップゲイン増幅器の回路構成

図1(a)に今回設計した増幅器の回路構成を示す.基本構成は Cherry-Hooper 構成[1]を応用し、入力整合で広帯域な動作をアクティブ帰還により実現している[2].利得可変幅5dB、帯域4GHz以上を目標として、消費電力の最小化を狙った.負帰還量を最適化することにより入力整合特性を十分確保することができるが、50Ω整合時ではNFや線形性が良くないため入力整合性,帯域,雑音,消費電力のトレードオフを明確にし、回路定数の最適化を行った.さらに測定のための出力バッファにも本構成を採用し、広帯域な特性を得ることで正確な測定を可能にした.可変利得機能はアクティブ帰還回路に併設したトライステートバッファのスイッチ回路をオンオフ制御し、負帰還量を変化させることにより実現した.

#### 3 評価結果

 $65 \, \mathrm{nm} \, \mathrm{CMOS} \, \mathcal{I}$ ロセスによりチップを試作し (図 1(b))、評価を行った. 図 2(a)、図 2(b) に S パラメータの測定結果を示す. $S_{21}$  利得は 8.9,  $12.5 \, \mathrm{dB}$  の利得を取ることを確認し、帯域は  $2.8 \, \mathrm{GHz}$  となった. $S_{11}$  は高利得時の特性が悪化しているが、低利得時にはおよそ帯域内で  $-10 \, \mathrm{dB}$  以下を達成した. また、 $S_{22}$  は広帯域にわたって  $50\Omega$  整合が取れていることを確認し、NF は図 3 に示すように最小で  $5 \, \mathrm{dB}$  であった.

電源電圧  $1.2\,\mathrm{V}$  での消費電力は  $8.0\mathrm{mW}$  で、回路面積は  $0.0010mm^2$  となり低消費電力・小面積を実現した.

#### 4 まとめ

65 nm CMOS プロセスを用いて広帯域 RF2 ステップ ゲイン増幅器の試作・評価を行ない、低電力でかつ広帯域な性能を確認した.


#### 謝辞

本研究の一部は、STARC、文部科学省科研費、日本学術振興会科研費、総務省 SCOPE、NEDO、文部科学省科学技術振興調整費(統合研究院)の支援を受け、東京大学大規模集積システム設計教育研究センターを通し、日本ケイデン

ス株式会社,メンター株式会社,アジレント・テクノロジー株式会社の協力により行なわれた.

#### 参考文献


- [1] E. M. Cherry, D. E. Hooper, IEEE, vol.110, no.2, 1963.
- [2] Tomoya Nakajima, SCS, p.9, 2009.



(a) 検討増幅器の回路図

(b) 試作 TEG のチップ写直

図 1



(a) S<sub>21</sub>の周波数特性

(b) S<sub>11</sub>,S<sub>22</sub> の周波数特性

図2 Sパラメータの周波数特性




図3 NFの周波数特性