

論文 / 著書情報
Article / Book Information

論題(和文)	分母分離形多次元デジタルラティスフィルタの一構成法
Title(English)	A Synthesis of Separable-Denominator Multidimensional Digital Lattice Filters
著者(和文)	渡部英二, 西原明法
Authors(English)	AKINORI NISHIHARA
出典(和文)	電子情報通信学会論文誌(A), Vol. J76-A, No. 11, pp. 1522-1528
Citation(English)	Transactions of IEICE, Vol. J76-A, No. 11, pp. 1522-1528
発行日 / Pub. date	1993, 11
URL	http://search.ieice.org/
権利情報 / Copyright	本著作物の著作権は電子情報通信学会に帰属します。 Copyright (c) 1993 Institute of Electronics, Information and Communication Engineers.

分母分離形多次元デジタルラティスフィルタの一構成法

正員 渡部 英二[†] 正員 西原 明法^{††}

A Synthesis of Separable-Denominator Multidimensional Digital Lattice Filters

Eiji WATANABE[†] and Akinori NISHIHARA^{††}, Members

あらまし 多次元信号処理においてもデジタルフィルタは重要な役割を果たしている。この場合にも有限係数語長による特性の劣化が問題となる。本論文では、1次元デジタルフィルタに用いられて有効性の確認されているラティス構造を利用することにより、実用上有用な分母分離形多次元 IIR デジタルフィルタの統一的な構成法を提案している。最初に、一般の分母分離形 2次元伝達関数について、分母分離形 2次元デジタルラティスフィルタの構成法を与えている。提案する分母分離形 2次元デジタルラティスフィルタの特徴は、通常のタップ方式と注入形タップ方式を併用するところであり、従来の構成法より信号の流れが単純になっている。次に、伝達関数の分子多項式が鏡像多項式である場合、タップ乗算器数を大幅に削減した構成法を示している。更に、分母分離形 3次元伝達関数についても 2次元の場合と同様な考えに基づく構成法を提案している。最後に、例題により本構成法の有効性を実証している。

キーワード 多次元デジタルフィルタ, 多次元信号処理, デジタルラティスフィルタ, デジタルフィルタ

1. まえがき

近年の各種デジタルシステムの普及やソフトウェア、ハードウェア両面におけるデジタル信号処理技術の発展に伴って、画像やレダなどに代表される 2次元信号を、デジタル処理することが盛んに行われている。また、LSI 技術の進歩により大記憶容量をもつ高速計算機が開発され、動画画像や、医療におけるコンピュータ断層写真から得られた 3次元数値など膨大なデータ量をもつ 3次元信号のデジタル処理も可能になりつつある。このようなデジタル信号処理において中心的な役割を演ずるのがデジタルフィルタであり、今後ますます低コスト化、小型化、高精度化に対する要求が高まると考えられる。

デジタルフィルタはその乗算器係数が有限語長に制限されているために特性が無限語長から劣化する。従ってフィルタの構成には有限語長による劣化の少ない回路構造が望まれる。このような要求を満たす係数

感度の低い 1次元デジタルフィルタとして、デジタルラティスフィルタ (DLF) が知られている。DLF による任意の伝達関数の実現法は、Gray および Markel により定式化され⁽¹⁾、後に渡部と西原によってより統一的な構成法が導かれた^{(2),(3)}。更に、文献(4)では分母分離形 2次元伝達関数を DLF として実現する方法が提案されている。

本論文は、文献(4)と同様な考えのもとで、上述のように 1次元で有効性の確認されているラティス構造を用いて、分母分離形多次元デジタルフィルタの統一的な構成法を提案する⁽⁶⁾。対象とする伝達関数を分母分離形としたのは、1次元 DLF の構成法を有効に応用して多次元のデジタルフィルタの構成法を導出するためである。なお、分母分離形伝達関数はその安定性判別の容易さから実用上有用であるとされているので⁽⁶⁾、伝達関数をこの形に限定しても実用性を失うことはないと思われる。本論文では、まず一般の分母分離形 2次元伝達関数について、分母分離形 2次元 DLF の構成法を与える。この分母分離形 2次元 DLF の特徴は、通常のタップ方式と注入形タップ方式を併用するところにある。本構成法の総乗算器数は文献(4)と同じであるが、本構成法の方が信号の流れが単純になっている。次に、伝達関数の分子多項式が鏡像多項式

[†] 芝浦工業大学システム工学部電子情報システム学科, 大宮市 Faculty of Systems Engineering, Shibaura Institute of Technology, Omiya-shi, 330 Japan

^{††} 東京工業大学工学部電子物理工学科, 東京都 Faculty of Engineering, Tokyo Institute of Technology, Tokyo, 152 Japan

である場合、タップ乗算器数を大幅に削減した構成法を示す。更に、分母分離形3次元伝達関数についても2次元の場合と同様な考えに基づく構成法を提案する。最後に、例題により本構成法の有効性を実証する。

2. 分母分離形2次元DLFの構成

分母分離形2次元伝達関数

$$H(z_1^{-1}, z_2^{-1}) = \frac{\sum_{m=0}^M \sum_{n=0}^N a_{m,n} z_1^{-m} z_2^{-n}}{D_M(z_1^{-1}) D_N(z_2^{-1})} \quad (1)$$

を考える。ここで z_1 区間伝達関数を

$$E_n(z_1^{-1}) = \frac{\sum_{m=0}^M a_{m,n} z_1^{-m}}{D_M(z_1^{-1})} \quad (2)$$

とおき、 z_2 区間伝達関数を

$$F_n(z_2^{-1}) = \frac{z_2^{-n}}{D_N(z_2^{-1})} \quad (3)$$

とおけば、式(1)は

$$H(z_1^{-1}, z_2^{-1}) = \sum_{n=0}^N E_n(z_1^{-1}) F_n(z_2^{-1}) \quad (4)$$

と表現される。この表現は文献(7)において提案されている分母分離形2次元伝達関数の分解表現の一形式である。

本論文ではラティス構造を用いて式(1)を実現するために、次のような方針で構成を行う。まず、 $D_M(z_1^{-1})$ と $D_N(z_2^{-1})$ から文献(2)の方法によって z_1 区間および z_2 区間の各2ポートアダプタの反射係数を求め、それぞれの区間の伝達関数の分母部分を実現する。次に、各区間にタップ乗算器を接続することにより各伝達関数の分子部分を実現する。

数の分子部分を実現する。

2.1 z_1 区間の実現

z_1 区間は抽出形タップ方式を用いて実現すると図1のようになる。同図において z_1 区間伝達関数 $E_n(z_1^{-1})$ ($n=0, 1, \dots, N$) は入力節点から節点 E_n までの伝達関数として実現されている。そこで z_1 区間伝達関数ベクトルを

$$[E] = [E_N(z_1^{-1}), E_{N-1}(z_1^{-1}), \dots, E_n(z_1^{-1}), \dots, E_0(z_1^{-1})] \quad (5)$$

のように定義する。また入力節点から節点 G_m ($m=0, 1, \dots, M$) までの伝達関数を要素とするベクトル $[G]$ を

$$[G] = [G_M(z_1^{-1}), G_{M-1}(z_1^{-1}), \dots, G_m(z_1^{-1}), \dots, G_0(z_1^{-1})] \quad (6)$$

のように定義する。更に図1の回路のタップ乗算器係数を要素にして z_1 区間タップ係数行列 $[p]$ を

$$[p] = \begin{bmatrix} p_{M,N} & p_{M-1,N} & \dots & p_{0,N} \\ p_{M,N-1} & p_{M-1,N-1} & \dots & p_{0,N-1} \\ \vdots & \vdots & \ddots & \vdots \\ p_{M,1} & p_{M-1,1} & \dots & p_{0,1} \\ p_{M,0} & p_{M-1,0} & \dots & p_{0,0} \end{bmatrix} \quad (7)$$

と定義すると、 z_1 区間伝達関数ベクトル $[E]$ は、 $[G]$ の $[p]$ による線形変換として

$$[E]^t = [p][G]^t \quad (8)$$

と表すことができる。

2.2 z_2 区間の実現

z_2 区間は注入形タップ方式を用いて実現すると図2




図1 z_1 区間の実現
Fig. 1 Realization of z_1 -section.

と表現される。これを回路実現することにより $(M+1)(N+1)$ 個のタップ乗算器を有する回路が得られる。 $M=N=3$ の場合を図 3 に示す。この回路の総乗算器数は文献 (4) と同じである。しかし、図 3 の回路のタップのシグナルフローグラフはベクトルと行列の積の計算と等価であり、更にこの回路は大きく分けて三つの区間がタンデムに接続された構造となっているので、文献 (4) に比べ信号の流れが単純であると言える。

3. タップ乗算器数を削減した 2 次元 DLF の構成

式 (1) において

$$a_{m,n} = \pm a_{M-m,n} \tag{16}$$

あるいは

$$a_{m,n} = \pm a_{m,N-n} \tag{17}$$

なる関係が存在するとき、すなわち伝達関数の分子多項式は鏡像多項式であるとき、 z_1 区間と z_2 区間の実現を文献 (2) の方法ではなく文献 (3) の方法を用いることが可能である。式 (16) と式 (17) が同時に成立するとき、すなわち

$$a_{m,n} = \pm a_{M-m,n} = \pm a_{m,N-n} = \pm a_{M-m,N-n} \tag{18}$$

であるときの回路は図 4 のようになる。このときのタップ乗算器数 N_{tap} は、

(i) 式 (16) が成立するとき

$$N_{tap} = \begin{cases} \frac{(N+1)(M+1)}{2} & (M = \text{odd}) \\ \frac{(N+1)(M+2)}{2} & (M = \text{even}) \end{cases} \tag{19}$$

(ii) 式 (17) が成立するとき

$$N_{tap} = \begin{cases} \frac{(N+1)(M+1)}{2} & (N = \text{odd}) \\ \frac{(N+2)(M+1)}{2} & (N = \text{even}) \end{cases} \tag{20}$$

(iii) 式 (18) が成立するとき

$$N_{tap} = \begin{cases} \frac{(N+1)(M+1)}{4} & (N = \text{odd}, M = \text{odd}) \\ \frac{(N+2)(M+1)}{4} & (N = \text{even}, M = \text{odd}) \\ \frac{(N+1)(M+2)}{4} & (N = \text{odd}, M = \text{even}) \\ \frac{(N+2)(M+2)}{4} & (N = \text{even}, M = \text{even}) \end{cases} \tag{21}$$

となる。従って、図 4 の回路は図 3 の回路に比べ約 4 分




図 4 タップ乗算器を削減した 2 次元 DLF
Fig. 4 2-D DLF with reduced number of tapmultipliers.

の1にタップ乗算器数が削減されている。

4. 分母分離形3次元DLFの構成

分母分離形3次元伝達関数

$$H(z_1^{-1}, z_2^{-1}, z_3^{-1}) = \frac{\sum_{l=0}^L \sum_{m=0}^M \sum_{n=0}^N a_{l,m,n} z_1^{-l} z_2^{-m} z_3^{-n}}{D_L(z_1^{-1}) D_M(z_2^{-1}) D_N(z_3^{-1})} \quad (22)$$

に対して、2次元のときと同様に考えて

$$H(z_1^{-1}, z_2^{-1}, z_3^{-1}) = \sum_{n=0}^N E_n(z_1^{-1}, z_2^{-1}) F_n(z_3^{-1}) \quad (23)$$

のように、 (z_1, z_2) 区間と z_3 区間に分離する。このとき

(z_1, z_2) 区間伝達関数 $E_n(z_1^{-1}, z_2^{-1})$ と z_3 区間伝達関数 $F_n(z_3^{-1})$ はそれぞれ

$$E_n(z_1^{-1}, z_2^{-1}) = \frac{\sum_{l=0}^L \sum_{m=0}^M a_{l,m,n} z_1^{-l} z_2^{-m}}{D_L(z_1^{-1}) D_M(z_2^{-1})} \quad (24)$$

および

$$F_n(z_3^{-1}) = \frac{z_3^{-n}}{D_N(z_3^{-1})} \quad (25)$$

で与えられる。そして (z_1, z_2) 区間を図3の回路を用いて実現し、 z_3 区間については2次元の場合の z_2 区間と同様に実現して、これらを相互に接続すると図5の回路が得られる。




図5 分母分離形3次元DLFの実現回路
Fig. 5 Realized circuit of separable-denominator 3-D DLF.

5. タップ乗算器数を削減した分母分離形3次元DLFの構成

2次元の場合と同様に、3次元の場合にも伝達関数の分子多項式が鏡像多項式である場合に、タップ乗算器数が一般の伝達関数実現の場合と比較して、約8分の1に削減できる。

6. 構成例

本章では、文献(8)においてLashgariらによって設計された z_1^{-1} と z_2^{-1} の両方に関して3次の伝達関数である

$$H(z_1^{-1}, z_2^{-1}) = \frac{\sum_{m=0}^M \sum_{n=0}^N a_{m,n} z_1^{-m} z_2^{-n}}{\sum_{m=0}^M d^{(1)}_m z_1^{-m} \sum_{n=0}^N d^{(2)}_n z_2^{-n}} \quad (26)$$

をDLFで実現する。この伝達関数の係数値を表1に示す。

文献(2)のPTR=0とする方法に従って分母多項式より各区間の符号パラメータと反射係数を求めると、両区間について同じ値で

$$\varepsilon_1 = -1, \varepsilon_2 = -1, \varepsilon_3 = 1$$

$$\alpha_1 = 9.029 \times 10^{-3}, \alpha_2 = 2.597 \times 10^{-1}, \alpha_3 = -3.133 \times 10^{-1}$$

となる。タップ係数行列は2の方法により

$$[t] = \begin{bmatrix} 9.048 \times 10^{-3} & 3.489 \times 10^{-2} & 1.637 \times 10^{-1} & 6.137 \times 10^{-2} \\ 3.490 \times 10^{-2} & 1.344 \times 10^{-1} & 6.310 \times 10^{-1} & 2.366 \times 10^{-3} \\ 1.637 \times 10^{-1} & 6.308 \times 10^{-1} & 2.960 & 1.147 \\ 6.140 \times 10^{-2} & 2.365 \times 10^{-1} & 1.110 & 4.340 \times 10^{-1} \end{bmatrix} \quad (27)$$

となる。実現回路は図3である。

次に、この回路の有限係数語長によるインパルス応答の誤差を直接形構成のものと比較する。誤差の尺度として以下で定義する平均2乗誤差を用いる。仮数部が16ビットのときのインパルス応答 $Y(n_1, n_2)$ を真値とし、それが B ビットに丸められたときの結果を

$\hat{Y}(n_1, n_2)$ とすると、出力平面上の点 (n_1, n_2) における誤差 $e(n_1, n_2)$ は

$$e(n_1, n_2) = \hat{Y}(n_1, n_2) - Y(n_1, n_2) \quad (28)$$

と表される。そこで平均2乗誤差を

$$V(N_1, N_2) = \frac{\sum_{n_1=0}^{N_1} \sum_{n_2=0}^{N_2} \{e(n_1, n_2)\}^2}{\sum_{n_1=0}^{N_1} \sum_{n_2=0}^{N_2} \{Y(n_1, n_2)\}^2} \quad (29)$$

と定義する。出力平面の大きさを $N_1=N_2=30$ としたときに $V(N_1, N_2)$ の値を計算した結果を図6に示す。これからわかるようにラティス構成は、直接形構成に比べいずれのビット長においても平均2乗誤差が約2けた小さい。ラティス構成は低係数感度を有し、この点でもハード量の削減に寄与するものと思われる。なお、乗算器数は双方とも22個である。

7. むすび

本論文では、1次元ディジタルフィルタに用いられ て有効性の確認されているラティス構成を利用することにより、実用上有用な分母分離形多次元IIRディジタルフィルタの統一的な構成法を提案した。最初に、




図6 有限係数語長における平均2乗誤差
Fig.6 Mean-square error by finite-wordlength coefficients.

表1 実現する伝達関数の係数

$d^{(1)}_0 = 1.0$	$d^{(1)}_1 = -1.8151$	$d^{(2)}_2 = 1.2363$	$d^{(1)}_3 = -0.3133$
$d^{(2)}_0 = 1.0$	$d^{(2)}_1 = -1.8151$	$d^{(2)}_2 = 1.2363$	$d^{(2)}_3 = -0.3133$
$a_{3,3} = 9.048 \times 10^{-3}$	$a_{3,2} = 7.535 \times 10^{-3}$	$a_{3,1} = 2.444 \times 10^{-3}$	$a_{3,0} = 9.250 \times 10^{-3}$
$a_{2,3} = 7.544 \times 10^{-3}$	$a_{2,2} = 6.205 \times 10^{-3}$	$a_{2,1} = 2.127 \times 10^{-3}$	$a_{2,0} = 7.643 \times 10^{-3}$
$a_{1,3} = 2.430 \times 10^{-3}$	$a_{1,2} = 2.108 \times 10^{-3}$	$a_{1,1} = 5.588 \times 10^{-4}$	$a_{1,0} = 2.558 \times 10^{-3}$
$a_{0,3} = 9.266 \times 10^{-3}$	$a_{0,2} = 7.634 \times 10^{-3}$	$a_{0,1} = 2.598 \times 10^{-3}$	$a_{0,0} = 9.430 \times 10^{-3}$

一般の分母分離形2次元伝達関数について、分母分離形2次元DLFの構成法を導出した。提案する分母分離形2次元DLFの特徴は、通常のタップ方式と注入形タップ方式を併用するところにあり、従来の構成法より信号の流れが単純である。次に、伝達関数の分子多項式が鏡像多項式である場合、タップ乗算器数を大幅に削減した構成法を示した。更に、分母分離形3次元伝達関数についても2次元の場合と同様な考えに基づく構成法を提案した。最後に、例題により本構成法の有効性を実証した。

今後の課題としては、分母非分離の伝達関数に対してもDLFが構成できるかどうかの検討がある。

謝辞 本研究に対して有益な御助言を頂いた東京工業大学の木田拓郎教授に感謝する。また、多大な御協力を頂いた東京工業大学大学院生で、現在中部電力の近藤隆氏に感謝する。

文 献

- (1) Gray A. H. Jr. and Markel J. D.: "Digital lattice and ladder filter synthesis", IEEE Trans. Audio Electroacoust., AU-21, 6, pp. 491-500 (Dec. 1973).
- (2) 渡部英二, 西原明法: "デジタルラティスフィルタ構成法の拡張", 信学論(A), J68-A, 11, pp. 1209-1216 (1985-11).
- (3) Watanabe E. and Nishihara A.: "Digital lattice filters with reduced number of tap-multipliers", Electron. Lett., 21, 4, pp. 137-138 (Feb. 1985).
- (4) 田口 亮, 浜田 望: "ラティス構造を持つ分母分離形2次元デジタルフィルタの実現", 信学論(A), J68-A, 12, pp. 1416-1419 (1985-12).
- (5) 渡部英二, 西原明法: "分母分離形多次元デジタルラティスフィルタの一構成法", 第4回回路とシステム軽井沢ワークショップ, pp. 259-264 (1991-04).
- (6) 樋口龍雄: "デジタル信号処理の基礎", 昭晃堂(1986).
- (7) Lin T., Kawamata M. and Higuchi T.: "Decomposition of 2-D separable denominator systems: Existence, uniqueness and applications," IEEE Trans. Circuits & Syst., CAS-34, 3, pp. 292-296 (March 1987).
- (8) Lashgari B., Silverman L. M. and Abramatic J.-F.: "Approximation of 2-D separable denominator filters", IEEE Trans. Circuits & Syst., CAS-30, 2, pp. 107-120 (Feb. 1983).

(平成4年12月7日受付, 5年5月11日再受付)



IEEE 会員.

渡部 英二

昭56電通大・電気通信・電波通信卒, 昭58同大学院修士課程了, 昭61東工大大学院理工・電子物理博士後期課程了, 同年同大学院総合理工・物理情報助手, 平3芝工大講師, デジタルフィルタを中心に離散時間回路網の構成と実現の研究に従事,



員.

西原 明法

昭48東工大・工・電子物理卒, 昭53同大学院博士課程了, 工博, 同年より同大勤務, 現在, 同大工学部電子物理工学科助教, 回路理論, 電子回路, 信号処理等の研究, 教育に従事, 信号処理用プロセッサのソフトウェアにも興味を持つ, IEEE 会