A 8-Gbps Low-Latency Multi-Drop On-Chip Transmission Line Interconnect with 1.2-mW Two-Way Transceivers

論文・著書情報

タイトル

和文:
英文:	A 8-Gbps Low-Latency Multi-Drop On-Chip Transmission Line Interconnect with 1.2-mW Two-Way Transceivers

著者

和文:	伊藤浩之, Makoto Kimura, 岡田健一, 益一哉.
英文:	Hiroyuki Ito, Makoto Kimura, Kenichi Okada, Kazuya Masu.

言語

English

掲載誌/書名

和文:
英文:

巻, 号, ページ

pp. 136-137

出版年月

2007年6月

出版者

和文:
英文:

会議名称

和文:
英文:	IEEE Symposium on VLSI Circuits

開催地

和文:
英文:	Kyoto