大規模へテロスーパーコンピュータ向けデータ並列処理フレームワークの設計と実装

佐藤仁; 白幡晃一; 松岡聡

doi:http://ci.nii.ac.jp/naid/110009536449

論文・著書情報

タイトル

和文:	大規模へテロスーパーコンピュータ向けデータ並列処理フレームワークの設計と実装
英文:

著者

和文:	佐藤仁, 白幡晃一, 松岡聡.
英文:	Hitoshi Sato, Koichi Shirahata, SATOSHI MATSUOKA.

言語

Japanese

掲載誌/書名

和文:	情報処理学会研究報告2013-HPC-138
英文:

巻, 号, ページ

No. 24 pp. 1-7

出版年月

2013年2月21日

出版者

和文:
英文:

会議名称

和文:	第138回ハイパフォーマンスコンピューティング研究発表会,
英文:

開催地

和文:	福井県あわら市温泉3丁目
英文:

公式リンク

http://www.ipsj.or.jp/kenkyukai/event/hpc138.html

DOI

http://ci.nii.ac.jp/naid/110009536449

アブストラクト

我々は,現在,数千〜数万のアクセラレータを搭載したスパコン上でのスケーラブルなデータ並列処理を目指したソフトウェア基盤として Hamar(Highly Accelerated MapReduce) の開発を進めている.本稿では,その初期設計と実装について述べ,アプリケーションとして,MapReduce に基づいた汎用グラフ処理モデルである GIM-V へ適用した事例を述べる.適用した結果,Hamar では,Map,Reduce 処理は CUDA 及び OpenMP で柔軟に記述できることを確認した.また,予備実験として,両実装を 1 台の GPU が搭載された単一計算ノード上で動作させたところ,Map 処理は平均して CUDA 版が OpenMP 版と比較して平均 1.2 倍の性能向上を示し,Reduce 処理は 10 倍以上の性能低下を示した.この構成は,単一計算ノードに GPU 1 台が接続された環境であり,CUDA 版の実装では不利な条件での結果であったものの,更なる大規模計算環境への適用や,性能最適化,自動タスクスケジューリングなどの課題が明らかになった.

Home

各種検索

サポート

T2R2について

関連リンク

論文・著書情報