A 0.6-V 41.3-GHz power-scalable sub-sampling PLL in 55-nm CMOS DDC

論文・著書情報

タイトル

和文:
英文:	A 0.6-V 41.3-GHz power-scalable sub-sampling PLL in 55-nm CMOS DDC

著者

和文:	李尚曄, 高野恭弥, 天川修平, 吉田毅, 藤島実.
英文:	Sangyeop Lee, Kyoya Takano, Shuhei Amakawa, Takeshi Yoshida, Minoru Fujishima.

言語

English

掲載誌/書名

和文:
英文:	IEICE Transactions on Electronics

巻, 号, ページ

出版年月

2023年10月

出版者

和文:
英文:

会議名称

和文:
英文:

開催地

和文:
英文: