Binarized Neural-Network Parallel-Processing Accelerator Macro Designed for an Energy Efficiency Higher Than 100 TOPS/W

論文・著書情報

タイトル

和文:
英文:	Binarized Neural-Network Parallel-Processing Accelerator Macro Designed for an Energy Efficiency Higher Than 100 TOPS/W

著者

和文:	塩津勇作, 菅原聡.
英文:	Yusaku Shiotsu, SATOSHI SUGAHARA.

言語

English

掲載誌/書名

和文:
英文:	IEEE J. Explor. Solid-State Comput. Devices Circuits

巻, 号, ページ

Vol. 11 pp. 25-13

出版年月

2025年3月10日

出版者

和文:
英文:	IEEE

会議名称

和文:
英文:

開催地

和文:
英文:

DOI