論文

• Hyunui LEE, Yusuke Asada, Masaya Miyahara, Akira Matsuzawa. A 6 bit, 7 mW, 700 MS/s Subranging ADC using CDAC and Gate-Weighted Interpolation, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E96-A, No. 2, pp. 422-433, Feb. 2013.
• Daehwa Paik, Yuusuke Asada, Masaya Miyahara, Akira Matsuzawa. An 8-Bit 600-MSps Flash ADC Using Interpolating and Background Self-Calibrating Techniques, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E93-A, No. 2, pp. 402-414, Feb. 2010.

国際会議発表 (査読有り)

• Yusuke Asada, Kei Yoshihara, Tatsuya Urano, Masaya Miyahara, Akira Matsuzawa. A 6bit, 7mW, 250fJ, 700MS/s Subranging ADC, IEEE Asian Solid-State Circuits Conference(A-SSCC), pp. 141-144, Nov. 2009.
• Masaya Miyahara, Yusuke Asada, Daehwa Paik, Akira Matsuzawa. A Low-Noise Self-Calibrating Dynamic Comparator for High-Speed ADCs, IEEE Asian Solid-State Circuits Conference, 9-2, pp. 269-272, Nov. 2008.
• Shintaro Yamada, Yuusuke Asada, Jun-ya Takayama, Shinji Ohyama. Range-Inequality-Based Localization with Comparison of Minimum Hop Count for Sparse Wireless Sensor Networks, Proceedings of the 24th Sensor Symposium, pp. 441-444, Oct. 2007.

国内会議発表 (査読なし・不明)

• 白 戴和, 浅田 友輔, 宮原 正也, 松澤 昭. 補間技術とバックグランド補償技術を用いた 8-bit 600-MSps並列型ADCに関する研究, 集積回路研究会, 電子情報通信学会技術研究報告. ICD, 集積回路, 社団法人電子情報通信学会, Vol. 109, No. 214, pp. 99-104, Oct. 2009.
• 浅田友輔, 宮原正也, 岡田健一, 松澤昭. 並列型A/Dコンバータにおけるエンコーダの高速化の検討, 電子情報通信学会 ソサイエティ大会, 電子情報通信学会 ソサイエティ大会, Vol. C-12-22, Sept. 2007.

[ BibTeX 形式で保存 ]    [ 論文・著書をCSV形式で保存 ]    [ 特許をCSV形式で保存 ]