|
石井隆宏 研究業績一覧 (15件)
![2024 2024](/ls_arrow.gif)
![2024 2024](/ll_arrow.gif)
![2020 2020](/l_arrow.gif)
- 2019
- 2018
- 2017
- 2016
- 2015
![2018 2018](/r_arrow.gif)
![2014 2014](/rr_arrow.gif)
- 全件表示
論文
-
Hiroyuki Ito,
Makoto Kimura,
Kazuya Miyashita,
Takahiro Ishii,
Kenichi Okada,
Kazuya Masu.
A Bidirectional- and Multi-Drop-Transmission-Line Interconnect for Multipoint-to-Multipoint On-Chip Communications,
IEEE Journal of Solid-State Circuits,
IEEE,
Vol. 43,
No. 4,
pp. 1020-1029,
Apr. 2008.
国際会議発表 (査読有り)
-
Kazuya Miyashita,
Takahiro Ishii,
Hiroyuki Ito,
Noboru Ishihara,
Kazuya Masu.
An Over-12-Gbps On-Chip Transmission Line Interconnect with a Pre-Emphasis Technique in 90 nm CMOS,
17th Conference on Electrical Performance of Electronic Packaging (EPEP),
17th Conference on Electrical Performance of Electronic Packaging (EPEP),
pp. 303-306,
Oct. 2008.
-
Tomoaki Maekawa,
Takahiro Ishii,
Junki Seita,
Hiroyuki Ito,
Kenichi Okada,
Hideki Hatakeyama,
Y.Uemichi,
Tatsuya Ito,
Ryozo Yamauchi,
Kazuya Masu.
A Low-Power Differential Transmission Line Interconnect using Wafer Level Package Technology,
IEEE Workshop on Signal Propagation on Interconnects (SPI),
IEEE Workshop on Signal Propagation on Interconnects (SPI),
May 2008.
-
Akiko Mineyama,
Hiroyuki Ito,
Takahiro Ishii,
Kenichi Okada,
Kazuya Masu.
LVDS-type On-Chip Transmision Line Interconnect with Passive Equalizers in 90 nm CMOS Process,
IEEE/ACM Asia and South Pacific Design Automation Conference (Design Contest),
IEEE/ACM Asia and South Pacific Design Automation Conference (Design Contest),
Jan. 2008.
-
Hiroyuki Ito,
Junki Seita,
Takahiro Ishii,
Hideyuki Sugita,
Kenichi Okada,
Kazuya Masu.
A Low-Latency and High-Power-Efficient On-Chip LVDS Transmission Line Interconnect for an RC Interconnect Alternative,
IEEE International Interconnect Technology Conference (IITC),
pp. 193-195,
June 2007.
国内会議発表 (査読なし・不明)
-
宮下一哉,
石井隆宏,
伊藤浩之,
石原昇,
益一哉.
プリエンファシスを用いたオンチップ伝送線路配線の実測評価,
電子情報通信学会ソサイエティ大会,
電子情報通信学会ソサイエティ大会,
C-12-5,
pp. 74,
Sept. 2008.
-
前川智明,
石井隆宏,
伊藤浩之,
岡田健一,
益 一哉.
低消費電力オンチップパルス伝送線路配線,
電子情報通信学会 総合大会,
電子情報通信学会 総合大会,
pp. C-12-54,
Mar. 2008.
-
益一哉,
前川智明,
石井隆宏,
伊藤浩之,
岡田健一.
低消費電力オンチップパルス伝送線路配線,
電子情報通信学会シリコンアナログRF研究会,
電子情報通信学会シリコンアナログRF研究会,
Vol. RF2007-4,
p. 7,
Feb. 2008.
-
前川智明,
石井隆宏,
伊藤浩之,
岡田健一,
益 一哉.
オンチップ伝送線路配線における低電力パルス伝送用駆動回路,
電子情報通信学会ソサイエティ大会,
No. C-12-43,
pp. 98,
Sept. 2007.
-
石井隆宏,
伊藤浩之,
益 一哉.
プリエンファシス技術を用いたオンチップ差動伝送線路配線の検討,
電子情報通信学会ソサイエティ大会,
No. C-12-42,
pp. 97,
Sept. 2007.
-
峰山亜希子,
石井隆宏,
木村実人,
伊藤浩之,
岡田健一,
畠山英樹,
相澤卓也,
伊藤達也,
山内良三,
益 一哉.
WLCSP技術を用いた低消費電力オンチップ伝送線路配線の設計,
VDECデザイナーフォーラム,
Sept. 2007.
-
峰山亜希子,
石井隆宏,
木村実人,
伊藤浩之,
岡田健一,
畠山英樹,
相澤卓也,
伊藤達也,
山内良三,
益 一哉.
WLCSP技術を利用したオンチップ伝送線路配線の検討,
電子情報通信学会ソサイエティ大会,
No. C-12-45,
pp. 100,
Sept. 2007.
-
石井 隆宏,
伊藤 浩之,
岡田 健一,
益 一哉.
90nm CMOSオンチップLVDS型伝送線路配線に関する検討,
電子情報通信学会シリコンアナログRF研究会,
Vol. RF2007-1,
pp. 7,
June 2007.
-
石井 隆宏,
伊藤 浩之,
岡田 健一,
益 一哉.
非対称Txを用いたオンチップ差動伝送線路配線におけるスケーリングの影響の検討,
電子情報通信学会 総合大会,
No. A-3-10,
pp. 100,
Mar. 2007.
-
伊藤 浩之,
清田 淳紀,
石井 隆宏,
杉田 英之,
岡田 健一,
益 一哉.
90nm CMOSテクノロジーを利用した2.7mW/10GbpsオンチップLVDS型伝送線路配線,
No. C-12-27,
Mar. 2007.
[ BibTeX 形式で保存 ]
[ 論文・著書をCSV形式で保存
]
[ 特許をCSV形式で保存
]
|