準同期式回路の高速化のための修正コストを考慮したクロックスケジューリング

論文・著書情報

タイトル

和文:	準同期式回路の高速化のための修正コストを考慮したクロックスケジューリング
英文:	Clock Scheduling with Consideration of Modification Cost in Semi-Synchronous Circuit

著者

和文:	依田友幸, 佐々木哲雄, 高橋篤司.
英文:	Tomoyuki Yoda, Tetsuo Sasaki, Atsushi Takahashi.

言語

Japanese

掲載誌/書名

和文:	電子情報通信学会技術研究報告 (VLD99-36)
英文:	IEICE Technical Report (VLD99-36)

巻, 号, ページ

Vol. 99 No. 108 pp. 45-52

出版年月

1999年6月11日

出版者

和文:
英文:

会議名称

和文:	VLSI設計技術研究会
英文:	Technical Committee on VLSI Design Technologies

開催地

和文:
英文: