準同期式設計による乗算器の作成

論文・著書情報

タイトル

和文:	準同期式設計による乗算器の作成
英文:	A synthesis of multiplier based on semi-synchronous design

著者

和文:	内海哲章, 高橋篤司.
英文:	Tetsuaki Utsumi, Atsushi Takahashi.

言語

Japanese

掲載誌/書名

和文:	電子情報通信学会技術研究報告 (VLD2000-2)
英文:	IEICE Technical Report (VLD2000-2)

巻, 号, ページ

Vol. 100 No. 35 pp. 9-14

出版年月

2000年5月11日

出版者

和文:
英文:

会議名称

和文:	VLSI設計技術研究会
英文:	Technical Committee on VLSI Design Technologies

開催地

和文:
英文: