English
Home
各種検索
研究業績検索
論文・著書検索
( 詳細検索 )
特許検索
( 詳細検索 )
研究ハイライト検索
( 詳細検索 )
研究者検索
組織・担当から絞り込む
サポート
よくあるご質問(FAQ)
T2R2登録申請
学位論文登録について
組織単位データ出力について
(学内限定)
サポート・問合せ
T2R2について
T2R2とは?
運用指針
リーフレット
本文ファイルの公開について
関連リンク
東京科学大学
東京科学大学STARサーチ
国立情報学研究所(学術機関リポジトリ構築連携支援事業)
Home
>
ヘルプ
論文・著書情報
タイトル
和文:
Moveの制限によるシミュレイティッド・アニーリング法を用いたパッキングの高速化
英文:
Acceleration of Packing by Move Restriction in Simulated Annealing
著者
和文:
内田誠司,
高橋篤司
.
英文:
Seiji Uchida,
Atsushi Takahashi
.
言語
Japanese
掲載誌/書名
和文:
電子情報通信学会技術研究報告 (VLD2002-31)
英文:
IEICE Technical Report (VLD2002-31)
巻, 号, ページ
Vol. 102 No. 164 pp. 95-100
出版年月
2002年6月27日
出版者
和文:
英文:
会議名称
和文:
VLSI設計技術研究会
英文:
Technical Committee on VLSI Design Technologies
開催地
和文:
英文:
©2007
Institute of Science Tokyo All rights reserved.