遅延挿入による準同期式回路のクロック周期最小化手法

論文・著書情報

タイトル

和文:	遅延挿入による準同期式回路のクロック周期最小化手法
英文:	Clock Period Minimization Method of Semi-Synchronous Circuits by Delay Insertion

著者

和文:	小平行秀, 高橋篤司.
英文:	Yukihide Kohira, Atsushi Takahashi.

言語

Japanese

掲載誌/書名

和文:	第17回回路とシステム軽井沢ワークショップ論文集
英文:	Proc. the 17th Workshop on Circuits and Systems in Karuizawa

巻, 号, ページ

pp. 529-534

出版年月

2004年4月27日

出版者

和文:
英文:

会議名称

和文:
英文:

開催地

和文:
英文:

ファイル