A 0.8V/100MHz/ sub-5mW-Operated Mega-bit SRAM Cell Architecture with Charge Recycle Offset-Source Driving (OSD) Scheme

論文・著書情報

タイトル

和文:
英文:	A 0.8V/100MHz/ sub-5mW-Operated Mega-bit SRAM Cell Architecture with Charge Recycle Offset-Source Driving (OSD) Scheme

著者

和文:	H. Yamauchi, T. Iwata, H. Akamatsu, 松澤昭.
英文:	H. Yamauchi, T. Iwata, H. Akamatsu, Akira Matsuzawa.

言語

English

掲載誌/書名

和文:
英文:	1996 Symposium on VLSI Circuits, Digest of Technical Papers

巻, 号, ページ

pp. 126-127

出版年月

1996年

出版者

和文:
英文:

会議名称

和文:
英文:

開催地

和文:
英文: