準同期式回路のためのクロック配線および遅延挿入手法

論文・著書情報

タイトル

和文:	準同期式回路のためのクロック配線および遅延挿入手法
英文:	Clock-routing and delay-insertion techniques for semi-synchronous circuits

著者

和文:	高橋篤司, 井上一紀, 森下和明, 梶谷洋司.
英文:	Atsushi Takahashi, Kazunori Inoue, Kazuaki Morishita, Yoji Kajitani.

言語

Japanese

掲載誌/書名

和文:	電子情報通信学会基礎・境界ソサイエティ大会講演論文集 (A-3-14)
英文:	Proc. the 1997 Engineering Sciences Society Conference of IEICE (A-3-14)

巻, 号, ページ

Vol. A p. 66

出版年月

1997年9月

出版者

和文:
英文:

会議名称

和文:
英文:

開催地

和文:
英文: