Noise Effects Caused by Settling Time Optimization in Switched-Capacitor Circuit | T2R2 東京工業大学リサーチリポジトリ

論文・著書情報

タイトル

和文:	Noise Effects Caused by Settling Time Optimization in Switched-Capacitor Circuit
英文:

著者

和文:	Don Ta, 宮原正也, 松澤昭.
英文:	Dong Ta Ngoc Huy Dong, Masaya Miyahara, 松澤昭.

言語

Japanese

掲載誌/書名

和文:
英文:	電子情報通信学会ソサイエティ大会講演論文集

巻, 号, ページ

Vol. 2009 No. 2

出版年月

2009年9月

出版者

和文:
英文:	社団法人電子情報通信学会

会議名称

和文:
英文:

開催地

和文:
英文:

©2007 Tokyo Institute of Technology All rights reserved.