ゲートレベルシミュレーションによるエラー検出・回復方式回路の評価

論文・著書情報

タイトル

和文:	ゲートレベルシミュレーションによるエラー検出・回復方式回路の評価
英文:	An evaluation of error detection/correction circuits by gate level simulation

著者

和文:	井上雅文, 右近祐太, 高橋篤司.
英文:	Masafumi Inoue, Yuuta Ukon, Atsushi Takahashi.

言語

Japanese

掲載誌/書名

和文:	電子情報通信学会技術研究報告 (VLD2010-141)
英文:	IEICE Technical Report (VLD2010-141)

巻, 号, ページ

Vol. 110 No. 432 pp. 147-152

出版年月

2011年3月4日

出版者

和文:
英文:

会議名称

和文:	VLSI設計技術研究会
英文:	Technical Committee on VLSI Design Technologies

開催地

和文:
英文: