Hierarchical BSG floorplan for hierarchical VLSI circuit design

論文・著書情報

タイトル

和文:
英文:	Hierarchical BSG floorplan for hierarchical VLSI circuit design

著者

和文:	Zhonglin Wu, Shigetoshi Nakatake, 高橋篤司, 梶谷洋司.
英文:	Zhonglin Wu, Shigetoshi Nakatake, Atsushi Takahashi, Yoji Kajitani.

言語

English

掲載誌/書名

和文:
英文:	Electronics and Communications in Japan (Part III: Fundamental Electronic Science)

巻, 号, ページ

Vol. 85 No. 3 pp. 12-21

出版年月

2002年3月

出版者

和文:
英文:

会議名称

和文:
英文:

開催地

和文:
英文:

DOI