Clock period minimization of semi-synchronous circuits by gate-level delay insertion

論文・著書情報

タイトル

和文:
英文:	Clock period minimization of semi-synchronous circuits by gate-level delay insertion

著者

和文:	Tomoyuki Yoda, 高橋篤司, 梶谷洋司.
英文:	Tomoyuki Yoda, Atsushi Takahashi, Yoji Kajitani.

言語

English

掲載誌/書名

和文:
英文:	Proc. Asia and South Pacific Design Automation Conference (ASP-DAC 1999)

巻, 号, ページ

pp. 125-128

出版年月

1999年1月

出版者

和文:
英文:

会議名称

和文:
英文:

開催地

和文:
英文:

DOI