動的タイミングエラー検出を用いた可変レイテンシ化による一般同期式回路の高性能化

論文・著書情報

タイトル

和文:	動的タイミングエラー検出を用いた可変レイテンシ化による一般同期式回路の高性能化
英文:	Acceleration of General Synchronous Circuits by Variable Latency Technique using Dynamic Timing-Error Detection

著者

和文:	中塚裕志, 高橋篤司.
英文:	Hiroshi Nakatsuka, Atsushi Takahashi.

言語

Japanese

掲載誌/書名

和文:	電子情報通信学会技術研究報告 (VLD2015-140)
英文:	IEICE Technical Report (VLD2015-140)

巻, 号, ページ

Vol. 115 No. 465 pp. 167-172

出版年月

2016年3月

出版者

和文:
英文:

会議名称

和文:	VLSI設計技術研究会
英文:	Technical Committee on VLSI Design Technologies

開催地

和文:
英文: