English
Home
各種検索
研究業績検索
論文・著書検索
( 詳細検索 )
特許検索
( 詳細検索 )
研究ハイライト検索
( 詳細検索 )
研究者検索
組織・担当から絞り込む
サポート
よくあるご質問(FAQ)
T2R2登録申請
学位論文登録について
組織単位データ出力について
(学内限定)
サポート・問合せ
T2R2について
T2R2とは?
運用指針
リーフレット
本文ファイルの公開について
関連リンク
東京科学大学
東京科学大学STARサーチ
国立情報学研究所(学術機関リポジトリ構築連携支援事業)
Home
>
ヘルプ
論文・著書情報
タイトル
和文:
端子上下配置3層ボトルネック配線に対するトラック割当て法の提案
英文:
Three-layer Bottleneck Channel Track Assignment for Pins Placed on Opposite Sides
著者
和文:
谷口和弥
,
田湯 智
,
高橋篤司
, モロンゴ マチュー,
南 誠
, 西岡克也.
英文:
Kazuya Taniguchi
,
Satoshi Tayu
,
Atsushi TAKAHASHI
, モロンゴ マチュー,
Makoto Minami
, 西岡克也.
言語
Japanese
掲載誌/書名
和文:
電子情報通信学会技術研究報告 (VLD2023-103)
英文:
IEICE Technical Report (VLD2023-103)
巻, 号, ページ
Vol. 123 No. 390 pp. 24-29
出版年月
2024年2月
出版者
和文:
英文:
会議名称
和文:
VLSI設計技術研究会
英文:
Technical Committee on VLSI Design Technologies
開催地
和文:
英文:
©2007
Institute of Science Tokyo All rights reserved.