国際会議発表 (査読有り)

• A. Mineyama, T. Suzuki, H. Ito, S. Amakawa, N. Ishihara, K. Masu. A 20 Gb/s 1:4 DEMUX with Near-Rail-to-Rail Logic Swing in 90 nm CMOS process, 2009 IEEE MTT-S International Microwave Workshop Series on Signal Integrity and High-Speed Interconnects (IMWS2009-R9), 2009 IEEE MTT-S International Microwave Workshop Series on Signal Integrity and High-Speed Interconnects (IMWS2009-R9), pp. 119-122, Feb. 2009.
• Akiko Mineyama, Hiroyuki Ito, Takahiro Ishii, Kenichi Okada, Kazuya Masu. LVDS-type On-Chip Transmision Line Interconnect with Passive Equalizers in 90 nm CMOS Process, IEEE/ACM Asia and South Pacific Design Automation Conference (Design Contest), IEEE/ACM Asia and South Pacific Design Automation Conference (Design Contest), Jan. 2008.

国内会議発表 (査読なし・不明)

• 関口貴之, 峰山亜希子, 鈴木俊秀, 伊藤浩之, 天川修平, 石原昇, 益 一哉. 90nmプロセスによる20Gb/sNear-Rail-to-Rail ロジック動作1:4 DEMUX, 電子情報通信学会 シリコンアナログRF研究会, 電子情報通信学会 シリコンアナログRF研究会, 電子情報通信学会, p. 6, July 2009.
• 峰山亜希子, 石井隆宏, 木村実人, 伊藤浩之, 岡田健一, 畠山英樹, 相澤卓也, 伊藤達也, 山内良三, 益 一哉. WLCSP技術を利用したオンチップ伝送線路配線の検討, 電子情報通信学会ソサイエティ大会, No. C-12-45, pp. 100, Sept. 2007.
• 峰山亜希子, 石井隆宏, 木村実人, 伊藤浩之, 岡田健一, 畠山英樹, 相澤卓也, 伊藤達也, 山内良三, 益 一哉. WLCSP技術を用いた低消費電力オンチップ伝送線路配線の設計, VDECデザイナーフォーラム, Sept. 2007.

[ BibTeX 形式で保存 ]    [ 論文・著書をCSV形式で保存 ]    [ 特許をCSV形式で保存 ]