|
小林諒平 研究業績一覧 (26件)
- 2024
- 2023
- 2022
- 2021
- 2020
![2023 2023](/r_arrow.gif)
![2019 2019](/rr_arrow.gif)
- 全件表示
論文
-
Shimpei Sato,
Ryohei Kobayashi,
Kenji Kise.
ArchHDL: A Novel Hardware RTL Modeling and High-Speed Simulation Environment,
IEICE Transactions on Information and Systems,
Vol. E101-D,
No. 2,
pp. 344-353,
Feb. 2018.
-
Ryohei Kobayashi,
Kenji Kise.
A High Performance FPGA-based Sorting Accelerator with a Data Compression Mechanism,
IEICE Transactions on Information and Systems,
Vol. E100-D,
No. 5,
pp. 1003-1015,
May 2017.
-
小林 諒平,
吉瀬 謙二.
多数の小容量FPGAを用いたスケーラブルなステンシル計算機,
情報処理学会論文誌コンピューティングシステム,
Vol. 6,
No. 4,
pp. 1-13,
Oct. 2013.
国際会議発表 (査読有り)
-
Ryohei Kobayashi,
Tomohiro Misono,
Kenji Kise.
A High-speed Verilog HDL Simulation Method using a Lightweight Translator,
International Symposium on High-Efficient Accelerators ajd Reconfigurable Technologies (Heart 2016),
pp. 29-34,
July 2016.
-
Tomohiro Misono,
Ryohei Kobayashi,
Shimpei Sato,
Kenji Kise.
Effective Parallel Simulation of ArchHDL under Manycore Environment,
International Symposium on Computing and Networking -Across Practical Development and Thieretical Research (CANDAR),
pp. 140-146,
Dec. 2015.
-
Ryohei Kobayashi,
Kenji Kise.
FACE: Fast and Customizable Sorting Accelerator for Heterogeneous Many-core Systems,
IEEE 9th International Symposium on Embedded Multicore SoCs (MCSoC-15),
pp. 49-56,
Sept. 2015.
-
Eri Ogawa,
Yuki Matsuda,
Tomohiro Misono,
Ryohei Kobayashi,
Kenji Kise.
Reconfigurable IBM PC Compatible SoC for Computer Architecture Education and Research,
IEEE 9th International Symposium on Embedded Multicore SoCs (MCSoC-15),
pp. 65-72,
Sept. 2015.
-
Eri Ogawa,
Yuki Matsuda,
Tomohiro Misono,
Ryohei Kobayashi,
Kenji Kise.
Reconfigurable IBM PC Compatible SoC for Computer Architecture Education and Research,
IEEE 9th International Symposium on Embedded Multicore SoCs (MCSoC-15),
pp. 65-72,
Sept. 2015.
-
Takuma Usui,
Ryohei KObayashi,
Kenji Kise.
A Challenge of Portable and High-speed FPGA Accelerator (short paper),
The 11th International Symposium on Applied Reconfigurable Computing (ARC 2015),
pp. 383-392,
Apr. 2015.
-
Ryohei Kobayashi,
Shinya Takamaeda-Yamazaki,
Kenji Kise.
Towards a Low-Power Accelerator of Many FPGAs for Stencil Compurations,
Third International Conference on Networking and Computing,
pp. 343-349,
Dec. 2012.
国内会議発表 (査読有り)
-
Enchrnacion Immanuel Victoria,
Enchrnacion Immanuel Victoria,
Ryohei Kobayashi,
Kenji Kise.
3bOS: A flexible and lightweight embedded OS operated using only 3 buttons,
組込みシステム シンポジウム2014(ESS2014),
pp. 126-131,
Oct. 2014.
-
小林諒平,
佐野伸太郎,
高前田伸也,
吉瀬謙二.
メッシュ接続FPGAアレーにおける高性能ステンシル計算,
先進的計算基盤システムシンポジウム,
SACSIS2012 論文集,
pp. 142-149,
May 2012.
国内会議発表 (査読なし・不明)
-
Yuki Matsuda,
Eri Ogawa,
Tomohiro Misono,
Ryohei Kobayashi,
Kenji Kise.
Frix: Feasible and Reconfigurable IBM PC Compatible SoC,
情報処理学会第78回全国大会,
Mar. 2016.
-
臼井 琢真,
眞下 達,
松田 裕貴,
小林 諒平,
吉瀬 謙二.
世界最速のFPGAソーティングアクセラレータの初期検討,
情報処理学会第78回全国大会,
Mar. 2016.
-
奥村 開里,
小林 諒平,
吉瀬 謙二.
SDD内の並列性を引き出すI/Oスケジューラ,
情報処理学会SIGOS,
Nov. 2015.
-
小林 諒平,
吉瀬 謙二.
FPGAを用いた世界最速のソーティングハードウェアの実現に向けた試み,
電子情報通信学会研究報告RECONF2015,
pp. 65-70,
June 2015.
-
小林 諒平,
吉瀬 謙二.
FPGAベースのソーティングアクセラレータの設計と実装,
電子情報通信学会研究報告CRSY2015,
pp. 25-30,
Apr. 2015.
-
Ryohei Kobayashi,
Kenji Kise.
Ultra High-speed FPGA Accelerator for Sorting Application,
情報処理学会第77回全国大会,
Mar. 2015.
-
臼井 琢真,
小林 諒平,
吉瀬 謙二.
USB3.0接続の手軽で高速なFPGAアクセラレータの設計と実装,
電子情報通信学会研究報告RECONF2015,
pp. 205-210,
Jan. 2015.
-
Ryohei Kobayashi,
Kenji Kise.
Examination of HDL coding styles to reduce power consumption for FPGAs,
情報処理学会第76回全国大会,
Mar. 2014.
-
Ryohei Kobayashi,
Shinya Takamaeda,
Kenji Kise.
Design of Synchronization Mechanism to Conquer the Clock Oscillator Variation for High Performance Stencil Computation Accelerator,
情報処理学会第75回全国大会,
Mar. 2013.
-
小林諒平,
高前田伸也,
吉瀬謙二.
メッシュ接続FPGAアレーにおける高性能ステンシル計算機の設計と実装,
電子情報通信学会研究報告 RECONF2013,
pp. 159-164,
Jan. 2013.
-
小林諒平,
吉瀬謙二.
メッシュ接続FPGAアレーにおけるステンシル計算の検討,
情報処理学会第74回全国大会,
Mar. 2012.
学位論文
-
Efficient Development Infrastructure for Innovative FPGA Accelerators,
Thesis,
Doctor (Engineering),
Tokyo Institute of Technology,
2016/03/26,
-
Efficient Development Infrastructure for Innovative FPGA Accelerators,
Summary,
Doctor (Engineering),
Tokyo Institute of Technology,
2016/03/26,
-
Efficient Development Infrastructure for Innovative FPGA Accelerators,
Exam Summary,
Doctor (Engineering),
Tokyo Institute of Technology,
2016/03/26,
[ BibTeX 形式で保存 ]
[ 論文・著書をCSV形式で保存
]
[ 特許をCSV形式で保存
]
|