|
Publication List - Kenji Kise 2011 (35 / 382 entries)
Journal Paper
-
Shintarou Sano,
Kenji Kise.
A Task Mapping Method to Mitigate Network Contention for Many-core Processors,
IPSJ Transactions on Advanced Computing System,
Vol. 4,
No. 4,
pp. 96-109,
Oct. 2011.
-
Shinya Takamaeda,
Shimpei Sato,
Naoki Fujieda,
takefumi miyoshi,
Kenji Kise.
ScalableCore System: Hardware Environment for Many-core Architectures Evaluation,
IPSJ Transactions on Advanced Computing System,
Vol. 4,
No. 1,
pp. 24-42,
Feb. 2011.
International Conference (Reviewed)
-
Naoki Fujieda,
Kenji Kise.
A Partitioning Method of Cooperative Caching with Hit Frequency Counters for Many-Core Processors,
Third Workshop on Ultra Performance and Dependable Acceleration Systems held in conjunction with ICNC'11,
pp. 160-165,
Dec. 2011.
-
Mochamad Asri,
Naoki Fujieda,
Kenji Kise.
Rethinking Processor Instruction Fetch:Inefficiencies-Cracking Mechanism,
International SoC Design Conference(ISOCC2011),
Nov. 2011.
-
Tomoyuki Nagatsuka,
Yoshito Sakaguchi,
Takayuki Matsumura,
Kenji Kise.
CoreSymphony: An Efficient Reconfigurable Multi-core Architecture,
Internation Workshop on Highly-Efficient Accelerators and Reconfigurable Technologies Hearf2011,
COMPUTER ARCHITECTURE NEWS,
Vol. 39,
No. 4,
pp. 32-37,
Sept. 2011.
International Conference (Not reviewed / Unknown)
-
Shinya Takamaeda.,
Ryosuke Sasakawa,
Yoshito Sakaguchi,
Kenji Kise.
An FPGA-based Scalable Simulation Accelerator for Tile Architectures,
Internation Workshop on Highly-Efficient Accelerators and Reconfigurable Technologies Hearf2011,
COMPUTURE ARCHITECTURE NEWS,
Vol. 39,
No. 4,
pp. 38-43,
Sept. 2011.
-
Kenji Kise,
Masahiro Sano.
Software Distributed Shared Memory System for Many-core Architectures,
International Workship on Innovative Architecture for Future Generation High- Performance Pricessors and Systems(IWIA-2011),
pp. 1-3,
Apr. 2011.
Domestic Conference (Not reviewed / Unknown)
-
Naoaki Ohkubo,
Kenji Kise.
インプレース実行型プロセッサCRIBにおける効率的な浮動小数点命令実行手法,
電子情報通信学会,
ICD2011-113,
p. 67,
Dec. 2011.
-
Shintarou Sano,
Kenji Kise.
メッシュ/トーラス接続網に適したタスク配置手法,
情報処理学会研究報告 2011-HPC-132(15)/2011-ARC-197(15),
pp. 1-9,
Nov. 2011.
-
Takakazu Ikeda,
Shimpei Sato,
Kenji Kise.
冗長実行時のSmartCoreシステムの性能評価,
情報処理学会研究報告 2011-ARC-197(32)/2011-HPC-132(32),
pp. 1-8,
Nov. 2011.
-
Masahiro Sano,
Kenji Kise.
Software managed memory system for many-core architectures,
情報処理学会研究報告 2011-OS-118,
pp. 1-8,
July 2011.
-
Shinya Takamaeda,
Kenji Kise.
DMAベースメニーコアにおける通信オーバーヘッド削減手法,
情報処理学会研究報告 2011-ARC-196,
pp. 1-6,
July 2011.
-
Shimpei Sato,
Ryosuke Sasakawa,
Kenji Kise.
Distributed Shared-Buffer Noc ルータのためのパイプラインバイパス手法の改良,
情報処理学会研究報告 2011-ARC-196,
pp. 1-9,
July 2011.
-
Naoki Fujieda,
Kenji Kise.
CMP向け分散キャッシュにおけるキャッシュパーティショニング方式,
情報処理学会研究報告 2011-ARC-196,
pp. 1-8,
July 2011.
-
Ryosuke Sasakawa,
Shinya Takamaeda,
Naoki Fujieda,
Kenji Kise.
ScalableCoreシステムの挙動検証~ソフトウェアシュミレータと比較して~,
先進的計算基盤システムシンポジウム SACSIS2011,
SACSIS2011 論文集,
pp. 262-263,
May 2011.
-
Tomoyuki Nagatsuka,
Yoshito Sakaguchi,
Takayuki Matsumura,
Kenji Kise.
CoreSymphonyの実現に向けた高性能フロントエンドアーキテクチャ,
情報処理学会研究報告 2011-ARC-195,
pp. 1-8,
Apr. 2011.
-
Takayuki Matsumura,
Yoshito Sakaguchi,
Kenji Kise.
Performance comparison of processores with different micro architectures,
International Symposium on Low-Power and High-Speed Chips (COOL Chips),
p. 1,
Apr. 2011.
-
Mochamad Asri,
Kenji Kise.
Speeding processor up by employing instruction register,
情報処理学会第73回全国大会,
Vol. 1,
No. 1H-3,
pp. 55-56,
Mar. 2011.
-
Yoshito Sakaguchi,
Takayuki Matsumura,
Tomoyuki Nagatsuka,
Kenji Kise.
CoreSymphonyの実現に向けたコアアーキテクチャの検討,
情報処理学会研究報告 2011-ARC-194,
pp. 1-4,
Mar. 2011.
-
Ken Kiyou,
Shimpei Sato,
Kenji Kise.
Distributed Shared-buffer ルータの遅延を削減するパイプラインバイパス方式,
情報処理学会研究報告 2011-ARC-194,
pp. 1-10,
Mar. 2011.
-
Yousuke Mori,
Shintarou Sano,
Masahiro Sano,
Kenji Kise.
並列プログラムの開発と性能解析を支援するオンチップネットワーク可視化,
情報処理学会研究報告 2011-ARC-194,
pp. 1-10,
Mar. 2011.
-
Takayuki Matsumura,
Yoshito Sakaguchi,
Kenji Kise.
マイクロアーキテクチャの異なるプロセッサの性能比較,
情報処理学会第73回全国大会,
Vol. 1,
No. 1H-4,
pp. 57-58,
Mar. 2011.
-
Ryosuke Sasakawa,
Kenji Kise.
縮小レジスタを用いる先行実行プロセッサ,
情報処理学会第73回全国大会,
Vol. 1,
No. 1H-7,
pp. 63-64,
Mar. 2011.
-
Tomoyuki Nagatsuka,
Kenji Kise.
CoreSymphonyにおける分岐予想器の分散化,
情報処理学会第73回全国大会,
Vol. 1,
No. 1H-5,
pp. 59-60,
Mar. 2011.
-
Kenji Kise.
計算機システム研究のためのハードウェア試作,
情報処理学会第73回全国大会,
Vol. 1,
No. 3A-3,
pp. 5-6,
Mar. 2011.
-
Shimpei Sato,
Kenji Kise.
メニーコアプロセッサの空間冗長性を利用するTMRの提案,
情報処理学会第73回全国大会,
Vol. 1,
No. 3A-4,
pp. 7-8,
Mar. 2011.
-
Naoki Fujieda,
Kenji Kise.
MIPSソフトプロセッサへの浮動小数点演算ユニットの実装と評価,
情報処理学会第73回全国大会,
Vol. 1,
No. 4A-2,
pp. 17-18,
Mar. 2011.
-
Yousuke Mori,
Kenji Kise.
MCViwer:オンチップネットワークを可視化する高機能ツール,
情報処理学会第73回全国大会,
Vol. 1,
No. 6H-5,
pp. 137-138,
Mar. 2011.
-
Shinya Takamaeda,
Kenji Kise.
HWメニーコアシュミレータScalabeCoreシステムの高速化,
情報処理学会第73回全国大会,
Vol. 1,
No. 1H-6,
pp. 61-62,
Mar. 2011.
-
Ken Kiyou,
Kenji Kise.
メニーコアプロセッサのオンチップネットワークに関する研究,
情報処理学会第73回全国大会,
Vol. 1,
No. 6H-2,
pp. 131-132,
Mar. 2011.
-
佐野正治,
Kenji Kise.
メニーコアアーキテクチャ向けソフトウェア分散共有メモリ,
情報処理学会第73回全国大会,
Vol. 1,
No. 6H-3,
pp. 133-134,
Mar. 2011.
-
Yoshito Sakaguchi,
Takayuki Matsumura,
Kenji Kise.
スーパースカラ版 MIPSCOREの実装と評価,
情報処理学会第73回全国大会,
Vol. 1,
No. 1H-2,
pp. 53-54,
Mar. 2011.
-
Shintarou Sano,
Kenji Kise.
メニーコアプロセッサのためのタスク配置手法 RMAPの評価,
情報処理学会第73回全国大会,
Vol. 1,
No. 6H-4,
pp. 135-136,
Mar. 2011.
-
Shinya Takamaeda,
Ryosuke Sasakawa,
Kenji Kise.
FRGAによるメニーコアシュミレータScalableCoreシステムの正当性検証,
電子情報通信学会研究報告 RECONF2010-81,
pp. 187-192,
Jan. 2011.
-
Naoki Fujieda,
Kenji Kise.
FPGAによる高速で扱いやすいLCD表示器の実装と評価,
電子情報通信学会研究報告 RECONF2010-82,
pp. 193-198,
Jan. 2011.
[ Save as BibTeX ]
[ Paper, Presentations, Books, Others, Degrees: Save as CSV
]
[ Patents: Save as CSV
]
|