論文

• Junjun Qiu, Zheng Sun, Bangan Liu, Wenqian Wang, Dingxin Xu, Hans Herdian, Hongye Huang, Yuncheng Zhang, Yun Wang, Jian Pang, Hanli Liu, Masaya Miyahara, Atsushi Shirane, Kenichi Okada. A 32kHz-Reference 2.4GHz Fractional-N Oversampling PLL with 200kHz Loop Bandwidth, IEEE Journal of Solid-State Circuits, IEEE, Vol. 56, No. 12, pp. 3741-3755, Dec. 2021.
• Zule Xu, Anugerah Firdauzi, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa. Type-I Digital Ring-Based PLL Using Loop Delay Compensation and ADC-Based Sampling Phase Detector, IEICE Transactions on Electronics, Vol. E102-C, No. 7, pp. 520-529, July 2019.
• Jian Pang, Shotaro Maki, Seitaro Kawai, Noriaki Nagashima, Yuuki Seo, Masato Dome, Hisashi Kato, Makihiko Katsuragi, Kento Kimura, Satoshi Kondo, Yuki Terashima, Hanli Liu, Teerachot Siriburanon, Tn Aravind, Nurul Fajri, Tohru Kaneko, Toru Yoshioka, Bangan Liu, Yun Wang, Rui Wu, Ning Li, Korkut Kaan Tokgoz, Masaya Miyahara, Atsushi Shirane, Kenichi Okada. A 50.1Gb/s 60-GHz CMOS Transceiver for IEEE 802.11ay with Calibration of LO Feed-Through and I/Q Imbalance, IEEE Journal of Solid-State Circuits (JSSC), Vol. 54, No. 5, pp. 1375-1390, May 2019.
• Mitsutoshi Sugawara, Kenji Mori, Zule Xu, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa. Synthesis and Automatic Layout of Resistive Digital-to-Analog Converter Based on Mixed-Signal Slice Cell, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E9-A, No. 12, pp. 2435-2443, Dec. 2017.
• Rui Wu, Ryo Minami, Yuuki Tsukui, Seitaro Kawai, Yuuki Seo, Shinji Sato, Kento Kimura, Satoshi Kondo, Tomohiro Ueno, Nurul Fajri, Shotaro Maki, Noriaki Nagashima, Yasuaki Takeuchi, Tatsuya Yamaguchi, Ahmed Musa, Korkut Kaan Tokgoz, Teerachot Siriburanon, Bangan Liu, Yun Wang, Jian Pang, Ning Li, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa. 64-QAM 60-GHz CMOS Transceivers for IEEE 802.11ad/ay, IEEE Journal of Solid-State Circuits, Nov. 2017.
• Zule Xu, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa. A 3.6GHz Low-Noise Fractional-N Digital PLL Using SAR-ADC-Based TDC, IEEE Journal of Solid-State Circuits, IEEE, Vol. 51, No. 10, pp. 2345-2356, Oct. 2016.
• Tohru Kaneko, Masaya Miyahara, Akira Matsuzawa. A Circuit Technique for Enhancing Gain of Complementary Input Operational Amplifier with High Power Efficiency, IEICE Transactions on Electronics, Vol. E98-C, No. 4, pp. 315-321, Apr. 2015.
• Yu Hou, Takamoto Watanabe, Masaya Miyahara, Akira Matsuzawa. An All-Digital Reconfigurable Time-Domain ADC for Low-Voltage Sensor Interface in 65nm CMOS Technology, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E98-A, No. 2, pp. 466-475, Feb. 2015.
• Zule Xu, Seung Jong Lee, Masaya Miyahara, Akira Matsuzawa. Sub-Picosecond Resolution and High-Precision TDC for ADPLLs Using Charge Pump and SAR-ADC, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E98-A, No. 2, pp. 476-484, Feb. 2015.
• James Lin, Masaya Miyahara, Akira Matsuzawa. An Ultra-Low-Voltage, Wide Signal Swing, and Clock-Scalable Dynamic Amplifier Using a Common-Mode Detection Technique, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E97-A, No. 12, pp. 2400-2410, Dec. 2014.
• Sanroku Tsukamoto, Masaya Miyahara, Akira Matsuzawa. A 7-bit 1-GS/s Flash ADC with Background Calibration, IEICE Transactions on Electronics, Vol. E97-C, No. 4, pp. 298-307, Apr. 2014.
• Zule Xu, Masaya Miyahara, Akira Matsuzawa. Picosecond Resolution Time-to-Digital Converter Using Gm-C Integrator and SAR-ADC, IEEE Transactions on Nuclear Science, Vol. 61, No. 2, pp. 852-859, Apr. 2014.
• Jeonghoon Han, Masaya Miyahara, Akira Matsuzawa. Extension method of tolerance to voltage and temperature variations in an injection-locked PLL, IEICE Electronics Express, Vol. 11, No. 9, pp. 20140127, Apr. 2014.
• Jeonghoon HAN, Masaya Miyahara, Akira Matsuzawa. Injection Locked Charge-Pump PLL with a Replica of the Ring Oscillator, IEICE Transactions on Electronics, Vol. E97-C, No. 4, pp. 316-324, Apr. 2014.
• Ahmed Musa, Wei Deng, Teerachot Siriburanon, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa. A Compact, Low Power and Low Jitter Dual-Loop Injection Locked PLL Using All-Digital PVT Calibration, IEEE Journal of Solid-State Circuits, Vol. 49, No. 1, pp. 50-60, Jan. 2014.
• Hyunui LEE, Masaya Miyahara, Akira Matsuzawa. A 12-bit Interpolated Pipeline ADC Using Body Voltage Controlled Amplifier, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E96-A, No. 12, pp. 2508-2515, Dec. 2013.
• Hyunui LEE, Masaya Miyahara, Akira Matsuzawa. Design of Interpolated Pipeline ADC using Low-Gain Open-Loop Amplifiers, IEICE Transactions on Electronics, Vol. E96-C, No. 6, pp. 838-849, June 2013.
• Fei LI, Masaya Miyahara, Akira Matsuzawa. A Low-Noise High-Dynamic Range Charge Sensitive Amplifier for Gas Particle Detector Pixel Readout LSIs, IEICE Transactions on Electronics, Vol. E96-C, No. 6, pp. 903-911, June 2013.
• Fei LI, Masaya Miyahara, Akira Matsuzawa. Design of CMOS Low-Noise Analog Circuits for Particle Detector Pixel Readout LSIs, IEICE Transactions on Electronics, Vol. E96-C, No. 4, pp. 568-576, Apr. 2013.
• Hyunui LEE, Yusuke Asada, Masaya Miyahara, Akira Matsuzawa. A 6 bit, 7 mW, 700 MS/s Subranging ADC using CDAC and Gate-Weighted Interpolation, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E96-A, No. 2, pp. 422-433, Feb. 2013.
• Kenichi Okada, Keitarou Kondou, Masaya Miyahara, Masashi Shinagawa, Hiroki Asada, Ryo Minami, Tatsuya Yamaguchi, Ahmed Musa, Yuuki Tsukui, Yasuo Asakura, Shinya Tamonoki, Hiroyuki Yamagishi, Yasufumi Hino, Takahiro Sato, Hironori Sakaguchi, Naoki Shimasaki, Toshihiko Ito, Yasuaki Takeuchi, Ning Li, Qinghong Bu, Rui Murakami, Keigo Bunsen, Kota Matsushita, Makoto Noda, Akira Matsuzawa. Full Four-Channel 6.3-Gb/s 60-GHz CMOS Transceiver With Low-Power Analog and Digital Baseband Circuitry, IEEE Journal of Solid-State Circuits, Vol. 48, No. 1, pp. 46-65, Jan. 2013.
• H. P. Ninh, M. Miyahara, A. Matsuzawa. A 83-dB SFDR 10-MHz Bandwidth Continuous-Time Delta-Sigma Modulator Employing a One-Element-Shifting Dynamic Element Matching, IEICE Trans. Electron, vol. E95-C, no. 6, pp. 1017-1025, June 2012.
• Daehwa Paik, Masaya Miyahara, Akira Matsuzawa. An analysis on a dynamic amplifier and calibration methods for a pseudo-differential dynamic comparator, IEICE Transactions on Fundamentals, vol. E95-A, no. 2, pp. 456-470, Feb. 2012.
• Fei Li, Vu Minh Khoa, Masaya Miyahara, Akira Matsuzawa. Qpix v.1: A high speed 400-pixels readout LSI with 10-bit 10 MSps pixel ADCs, Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment, Volume 650, Issue1, pp. 101-105, Nov. 2011.
• Akira Matsuzawa, Vu Minh Khoa, Fei LI, Masaya Miyahara, Takashi KURASHINA. A new particle detector LSI, Qpix :Integrating high speed ADC for each pixel, Nuclear Inst. and Methods in Physics Research, A623(2010), Volume 623, pp. 477-479, Nov. 2010.
• Daehwa Paik, Yuusuke Asada, Masaya Miyahara, Akira Matsuzawa. An 8-Bit 600-MSps Flash ADC Using Interpolating and Background Self-Calibrating Techniques, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E93-A, No. 2, pp. 402-414, Feb. 2010.
• Masaya Miyahara, Akira Matsuzawa. A Performance Model for the Design of Pipelined ADCs with Consideration of Overdrive Voltage and Slewing, IEICE Transactions on Electronics, Vol. E91-A, No. 2, pp. 469－475, Feb. 2008.
• Masaya Miyahara, Akira Matsuzawa. The Effects of Switch Resistances on Pipelined ADC Performances and the Optimization for the Settling Time, IEICE Transactions on Electronics, Vol. E90-C, No. 6, pp. 1165-1171, June 2007.

国際会議発表 (査読有り)

• Zule Xu, Noritoshi Kimura, Kenichi Okada, Masaya Miyahara. A 24-MHz 13-µW CTGS Class-C Complementary Colpitts Crystal Oscillator with On-Chip Background Temperature Compensation, International Conference on Solid State Devices and Materials (SSDM), Sept. 2021.
• Masaya Miyahara, Yukiya Endo, Kenichi Okada, Akira Matsuzawa. A 64µs Start-Up 26/40MHz Crystal Oscillator with Negative Resistance Boosting Technique Using Reconfigurable Multi-Stage Amplifier, IEEE Symposium on VLSI Circuits (VLSI Circuits), pp. 115-116, June 2018.
• Rui Wu, Ryo Minami, Yuuki Tsukui, Seitaro Kawai, Yuuki Seo, Shinji Sato, Kento Kimura, Satoshi Kondo, Tomohiro Ueno, Nurul Fajri, Shotaro Maki, Noriaki Nagashima, Yasuaki Takeuchi, Tatsuya Yamaguchi, Ahmed Musa, Korkut Kaan Tokgoz, Teerachot Siriburanon, Bangan Liu, Yun Wang, Jian Pang, Ning Li, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa. Ultra-High-Data-Rate 60-GHz CMOS Transceiver for Future Radio Access Network, IEEE International Conference on ASIC, Oct. 2017.
• Rui Wu, Jian Pang, Yuuki Seo, Kento Kimura, Seitaro Kawai, Shinji Sato, Satoshi Kondo, Tomohiro Ueno, Nurul Fajri, Yasuaki Takeuchi, Tatsuya Yamaguchi, Ahmed Musa, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa. An LO-Buffer-Less 60-GHz CMOS Transmitter with Oscillator Pulling Mitigation, IEEE Asian Solid-State Circuits Conference (A-SSCC), Nov. 2016.
• Zule Xu, Anugerah Firdauzi, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa. A 2GHz 3.1mW Type-I Digital Ring-Based PLL, IEEE European Solid-State Circuits Conference (ESSCIRC),, Sept. 2016.
• Yu Hou, Zhijie Chen, Masaya Nohara (Miyahara), Akira Matsuzawa. An Op-amp Free SAR-VCO Hybrid ADC with Second-Order Noise Shaping, IEEE International Conference on Electron Devices and Solid-State Circuits (EDSSC), Aug. 2016.
• Anugerah Firdauzi, Zule Xu, Masaya Nohara (Miyahara), Akira Matsuzawa. A 74.5 dB SNDR 1 MHz Bandwidth 1.17 mW Delta-Sigma Time to Digital Converter Using Charge-Pump and SAR ADC, IEEE International Symposium on Circuits ans Systems 2016, May 2016.
• Rui Wu, Seitaro Kawai, Yuuki Seo, Nurul Fajri, Kento Kimura, Shinji Sato, Satoshi Kondo, Tomohiro Ueno, Teerachot Siriburanon, Shotaro Maki, Bangan Liu, Yun Wang, Noriaki Nagashima, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa. A 42Gb/s 60GHz CMOS Transceiver for IEEE802.11ay, IEEE International Solid-State Circuits Conference, Feb. 2016.
• Teerachot Siriburanon, Satoshi Kondo, Kento Kimura, Tomohiro Ueno, Satoshi Kawashima, Tohru Kaneko, Wei Deng, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa. A 2.2-GHz -242dB-FoM 4.2-mW ADC-PLL Using Digital Sub-Sampling Architecture, IEEE International Solid-State Circuits Conference (ISSCC),, Feb. 2015.
• Rui Wu, Seitaro Kawai, Yuuki Seo, Kento Kimura, Shinji Sato, Satoshi Kondo, Tomohiro Ueno, Nurul Fajri, Shotaro Maki, Noriaki Nagashima, Yasuaki Takeuchi, Tatsuya Yamaguchi, Ahmed Musa, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa. A HCI-Healing 60GHz CMOS Transceiver,, IEEE International Solid-State Circuits Conference (ISSCC), Feb. 2015.
• James Lin, Zule Xu, Masaya Miyahara, Akira Matsuzawa. A 0.5-to-1 V 9-Bit 15-to-90 Ms/S Digitally Interpolated Pipelined-SAR ADC Using Dynamic Amplifier, IEEE Asian Solid-State Circuits Conference (A-SSCC), Nov. 2014.
• Zule Xu, Mitsutoshi Sugawara, Masaya Miyahara, Akira Matsuzawa. A 0.8 ps-LSB, 10-bit, 0.018 mm2 Time-to-Digital Converter, International Conference on Solid State Devices and Materials (SSDM), Sept. 2014.
• Zule Xu, Mitsutoshi Sugawara, Kenji Mori, Masaya Miyahara, Akira Matsuzawa. A Varactor-Less and Dither-Less LC-Digitally Controlled Oscillator with 9-bit Fine Bank, 0.26 mm2 Area, and 6.7 kHz Frequency Resolution, International Conference on Solid State Devices and Materials (SSDM), Sept. 2014.
• Kenichi Okada, Ryo Minami, Yuuki Tsukui, Seitaro Kawai, Yuuki Seo, Shinji Sato, Satoshi Kondo, Tomohiro Ueno, Yasuaki Takeuchi, Tatsuya Yamaguchi, Ahmed Musa, Rui Wu, Masaya Miyahara, Akira Matsuzawa. A 64-QAM 60GHz CMOS Transceiver with 4-Channel Bonding, IEEE International Solid-State Circuits Conference (ISSCC), pp. 346-347, Feb. 2014.
• Masaya Miyahara, Ibuki Mano, Masaaki Nakayama, Kenichi Okada, Akira Matsuzawa. A 2.2GS/s 7b 27.4mW Time-based Folding Flash ADC with Resistive Averaged Voltage-to-Time Amplifiers, IEEE International Solid-State Circuits Conference (ISSCC), pp. 388-389, Feb. 2014.
• Wei Deng, Ahmed Musa, Teerachot Siriburanon, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa. A Dual-loop Injection-locked PLL with All-digital Background Calibration System for On-chip Clock Generation, IEEE/ACM Asia South Pacific Design Automation Conference (ASP-DAC), pp. 21-22, Jan. 2014.
• James Lin, Daehwa Paik, Seung Jong Lee, Masaya Miyahara, Akira Matsuzawa. A 0.55 V 7-bit 160 MS/s Interpolated Pipeline ADC Using Dynamic Amplifiers, IEEE Custom Integrated Circuits Conference (CICC), Sept. 2013.
• Seung Jong Lee, Hiromasa Kawaraguchi, Takashi Hirato, Masaya Miyahara, Akira Matsuzawa. A 12b 50/70 MS/s 2.2/4.6 mW 0.03mm2 CMOS SAR ADC for a frequency, performance, and power scalable ADC, International Conference on Solid State Devices and Materials (SSDM), pp. 884-885, Sept. 2013.
• Zule Xu, Seung Jong Lee, Masaya Miyahara, Akira Matsuzawa. A 0.84ps-LSB 2.47mW Time-to-Digital Converter Using Charge Pump and SAR-ADC, IEEE Custom Integrated Circuits Conference (CICC), Sept. 2013.
• Hyunui LEE, Akira Matsuzawa, Masaya Miyahara. A 12-bit Interpolated Pipeline ADC using Body Voltage Controlled Amplifier, IEEE International New Circuits and Systems Conference (NEWCAS), June 2013.
• Hyunui LEE, Masaya Miyahara, Akira Matsuzawa. A 6-bit Subranging ADC with Single CDAC Interpolation, IEEE International Conference on Electron Devices and Solid-State Circuits (EDSSC), June 2013.
• Seitaro Kawai, Ryo Minami, Yuuki Tsukui, Yasuaki Takeuchi, Hiroki Asada, Ahmed Musa, Rui Murakami, Takahiro Sato, Qinghong Bu, Ning Li, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa. A Digitally-Calibrated 20-Gb/s 60-GHz Direct-Conversion Transceiver in 65-nm CMOS, IEEE Radio Frequency Integrated Circuits Symposium (RFIC), June 2013.
• Wei Deng, Ahmed Musa, Teerachot Siriburanon, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa. A 0.022mm2 970µW Injection-Locked PLL with -243dB FOM using Synthesizable All-Digital PVT Calibration Circuits, IEEE International Solid-State Circuits Conference (ISSCC), Feb. 2013.
• James Lin, Ibuki Mano, Masaya Miyahara, Akira Matsuzawa. A 0.5 V, 420 MSps, 7-bit flash ADC using all-digital time-domain delay interpolation, IEEE International Conference of Electron Devices and Solid-State Circuits (EDSSC), Dec. 2012.
• Masaya Miyahara, Hironori Sakaguchi, Naoki Shimasaki, Akira Matsuzawa. An 84 mW 0.36 mm2 Analog Baseband Circuits for 60 GHz Wireless Transceiver in 40 nm CMOS, IEEE Radio Frequency Integrated Circuits Symposium (RFIC), IEEE RFIC Symp. Dig., pp. 495-498, June 2012.
• Kenichi Okada, Keitarou Kondou, Masaya Miyahara, Masashi Shinagawa, Hiroki Asada, Ryo Minami, Tatsuya Yamaguchi, Ahmed Musa, Yuuki Tsukui, Yasuo Asakura, Shinya Tamonoki, Hiroyuki Yamagishi, Yasufumi Hino, Takahiro Sato, Hironori Sakaguchi, Naoki Shimasaki, Toshihiko Ito, Yasuaki Takeuchi, Ning Li, Qinghong Bu, Rui Murakami, Keigo Bunsen, Kota Matsushita, Makoto Noda, Akira Matsuzawa. A Full 4-Channel 6.3Gb/s 60GHz Direct-Conversion Transceiver With Low-Power Analog and Digital Baseband Circuitry, IEEE International Solid-State Circuits Conference (ISSCC), pp. 218-219, Feb. 2012.
• James Lin, Daehwa Paik, Seungjong Lee, Masaya Miyahara, Akira Matsuzawa. A 0.5 V, 9-Bit, 200 MSps, 2 mW, 45fJ/conv.-Step Dynamic Pipeline ADC, ISSCC Student Research Preview, ISSCC Dig. Tech. papers, Feb. 2012.
• Hong Phuc NINH, Masaya Miyahara, Akira Matsuzawa. A 83-dB SFDR 10-MHz Bandwidth Continuous-Time Delta-Sigma Modulator Employing a One-Element-Shifting Dynamic Element Matching, IEEE International Symposium On Radio-Frequency Integration Technology(RFIT), Dec. 2011.
• Masao Takayama, Shiro Dosho, Noriaki Takeda, Masaya Miyahara, Akira Matsuzawa. A Time-Domain Architecture and Design Method of High Speed A-to-D Converters with Standard Cells, IEEE Asian Solid-State Circuits Conference, IEEE A-SSCC, pp. 353-356, Nov. 2011.
• Daehwa Paik, Masaya Miyahara, Akira Matsuzawa. An Analysis on a Pseudo-Differential Dynamic Comparator with Load Capacitance Calibration, IEEE International Conferenec on ASIC(ASICON), Oct. 2011.
• Masaya Miyahara, Hyunui Lee, Daehwa Paik, Akira Matsuzawa. A 10b 320 MS/s 40 mW Open-Loop Interpolated Pipeline ADC, IEEE Symposium on VLSI Circuits, pp. 126-127, June 2011.
• James Lin, Masaya Miyahara, Akira Matsuzawa. A 15.5 dB, Wide Signal Swing, Dynamic Amplifier Using a Common-Mode Voltage Detection Technique, IEEE International Symposium on Circuits and Systems (ISCAS),, pp. 21-24, May 2011.
• Masaya Miyahara, James Lin, Kei Yoshihara, Akira Matsuzawa. A 0.5 V, 1.2 mW, 160 fJ, 600 MS/s 5 bit Flash ADC, IEEE Asian Solid-State Circuits Conference, 6-5, pp. 177-180, Nov. 2010.
• ミンコアヴ, Minh Khoa Vu, Masaya Miyahara, Akira Matsuzawa. Qpix v.1: A High Speed 400-pixels Readout LSI with 10-bit 10MSps Pixel ADCs, 2010 International Conference on Solid State Devices and Materials, Sept. 2010.
• Fei Li, Vu Minh Khoa, Masaya Miyahara, Akira Matsuzawa. Qpix v.1: A High Speed 400-pixels Readout LSI with 10-bit 10MSps Pixel ADCs, PIXEL2010 International Workshop, Sept. 2010.
• N. Shimasaki, ROBERT KAZUAKI ITO, M. Miyahara, A. Matsuzawa. A 0.5V 1.4mW 750MHz 10b CMOS Current Steering DAC, SSDM, Sept. 2010.
• Hong Phuc NINH, Dong Ta Ngoc Huy, Masaya Miyahara, Akira Matsuzawa. Designing of a 10MHz BW 77dB SNDR 8.1mW Continuous-Time Delta-Sigma Modulator With a Proposed Low Power, Rail-to-Rail Output Swing OPAMP, IEICE Integrated Circuits and Devices in Vietnam (IEICE-ICDV), Aug. 2010.
• Masaya Miyahara, Akira Matsuzawa. A Low-Offset Latched Comparator Using Zero-Static Power Dynamic Offset Cancellation Technique, IEEE Asian Solid-State Circuits Conference(A-SSCC), pp. 233-236, Nov. 2009.
• Yusuke Asada, Kei Yoshihara, Tatsuya Urano, Masaya Miyahara, Akira Matsuzawa. A 6bit, 7mW, 250fJ, 700MS/s Subranging ADC, IEEE Asian Solid-State Circuits Conference(A-SSCC), pp. 141-144, Nov. 2009.
• Vu Minh Khoa, Fei Li, Masaya Miyahara, Takashi Kurashina, Akira Matsuzawa. Qpix, a Pixel Readout LSI with a Built-in ADC for Particle Detector Applications, 2009 International Conference on. Solid State Devices and Materials(SSDM 2009), Oct. 2009.
• Vo Minh Tuan, Yasuhide Kuramochi, Masaya Miyahara, Takashi Kurashina, Akira Matsuzawa. A 10-bit, 290fJ/conv. steps, 0.13mm2, Zero-Static Power, Self-Timed Capacitance to Digital Converter, 2009 International Conference on. Solid State Devices and Materials(SSDM 2009), Oct. 2009.
• Vo Minh Tuan, Yasuhide Kuramochi, Masaya Miyahara, Takashi Kurashina, Akira Matsuzawa. Asynchronous Differential Capacitance-to-Digital Converter for Capacitive Sensors, Workshop on Synthesis And System Integration of Mixed Information technologies, Mar. 2009.
• Akira Matsuzawa, Vu Minh Khoa, Masaya Miyahara, Takashi Kurashina, Akira Sugiyama, Kentaro Miuchi, Manobu Tanaka. A new particle detector LSI Qpix: integrating high speed ADC for each pixel, The 1st international conference on Technology and Instrumentation in Particle Physics,, Mar. 2009.
• Masaya Miyahara, Yusuke Asada, Daehwa Paik, Akira Matsuzawa. A Low-Noise Self-Calibrating Dynamic Comparator for High-Speed ADCs, IEEE Asian Solid-State Circuits Conference, 9-2, pp. 269-272, Nov. 2008.
• Masaya Miyahara, Hiroki Endo, Akira Matsuzawa. The Effects of Switch Resistances on Pipelined ADC Performances and the Optimization for the Settling Time, SASIMI 2007, SASIMI 2007, Vol. R1-15, Oct. 2007.
• Zule Xu, Masaya Miyahara, Akira Matsuzawa. A 1ps-Resolution Integrator-Based Time-to-Digital Converter Using a SAR-ADC in 90nm CMOS, IEEE International New Circuits and Systems Conference (NEWCAS), June 2003.

国内会議発表 (査読有り)

• 宮原正也, 倉科隆, 松澤 昭. パイプライン型ADCの高性能化とスケーラブル設計技術の開発, VDECデザイナーフォーラム2006, VDEC, Vol. 2006, No. Sep., pp. *, Sept. 2006.
• 遠藤洋輝, 宮原正也, 松澤 昭. マルチビット型パイプライン型ADCの検討, 電子情報通信学会 集積回路研究専門委員会, 電子情報通信学会 集積回路研究専門委員会, Vol. ICD2006-63, pp. 17-22, July 2006.
• 遠藤洋輝, 宮原正也, 松澤 昭. マルチビット型パイプライン型ADCの検討, 電子情報通信学会 シリコンアナログRF研究会, 電子情報通信学会 シリコンアナログRF研究会, vol. RF2006-1, pp. 3, May 2006.
• 宮原正也, 倉科隆, 松澤 昭. パイプライン型ADC性能のデザインルール依存性－ゲインブーストアンプの特性の考慮－, 電子情報通信学会 シリコンアナログRF研究会, 電子情報通信学会 シリコンアナログRF研究会, Vol. RF2005-2, No. 2, pp. 4, Aug. 2005.
• 宮原正也, 倉科隆, 松澤 昭. 素子の微細化がアナログCMOS回路に及ぼす影響についての研究－CMOS演算増幅器及びパイプライン型ADC性能のデザインルール依存性－, 電子情報通信学会 集積回路研究専門委員会, 電子情報通信学会 集積回路研究専門委員会, vol. 105, no. 185, pp. 25-30, July 2005.

国際会議発表 (査読なし・不明)

• Toshiaki Yamagishi, Kenichi Matsunaga, Masaya Miyahara, Akira Matsuzawa. An Ultra-Low Power Wireless Communication Circuit for Medical Telemetry Applications, International Workshop on Millimeter Wave Wireless Technology and Applications, Dec. 2010.
• Jeonghoon HAN, Masaya Miyahara, Akira Matsuzawa. An Injection-locked Ring Oscillator for an ADC and a DAC embedded in a 38GHz-band FWA System, International Workshop on Millimeter Wave Wireless Technology and Applications, pp. 126-127, Dec. 2010.
• Hyunui Lee, Yusuke Asada, Kei Yoshihara, Tatsuya Urano, Masaya Miyahara, Akira Matsuzawa. A 6 bit, 7 mW, 250 fJ, 700 MS/s Subranging ADC, The International Workshop on Millimeter Wave Wireless Technology and Applications, Dec. 2010.
• Daehwa Paik, Masaya Miyahara, Akira Matsuzawa. An 8-bit 600-MSps Analog-to-Digital Converter for FWA, International Workshop on Millimeter Wave Wireless Technology and Applications, pp. 124-125, Dec. 2010.
• James Lin, Kei Yoshihara, Masaya Miyahara, Akira Matsuzawa. A 0.5 V, 1.2 mW, 160 fJ, 600 MS/s 5 bit Flash ADC, International Workshop on Millimeter Wave Wireless Technology and Applications, pp. 120-121, Dec. 2010.
• Fei Li, Vu Minh Khoa, Masaya Miyahara, Akira Matsuzawa. Qpix v.1: A High Speed 400-pixels Readout LSI with 10-bit 10MSps Pixel ADCs, International Workshop on Millimeter Wave Wireless Technology and Applications, Dec. 2010.
• Hong Phuc NINH, Ngoc Huy Dong TA, Masaya MIYAHARA, Akira MATSUZAWA. Designing of a 10MHz BW 77dB SNDR 8.1mW Continuous-Time Delta-Sigma Modulator With a Proposed Low Power, Rail-to-Rail Output Swing OPAMP, International Workshop on Millimeter Wave Wireless Technology and Applications, pp. 118-119, Dec. 2010.

国内会議発表 (査読なし・不明)

• 徐 祖楽, 木村 悟利, 岡田 健一, 宮原 正也. CTGS圧電単結晶振動子を用いた世界最小電力基準クロック発生回路, 電子情報通信学会 LSIとシステムのワークショップ, May 2021.
• 盛健次, 菅原光俊, 野原（宮原）正也, 松澤昭. 再利用を可能にするアナログ合成のアレー座標生成方法, 電子情報通信学会集積回路技術リテラシー研究会, Oct. 2017.
• Jian Pang, 眞木 翔太郎, 河合 誠太郎, 永島 典明, 瀬尾 有輝, 桂木 真希彦, 木村 健将, 近藤 智史, Hanli Liu, Teerachot Siriburanon, 金子 徹, 宮原 正也, 岡田 健一, 松澤 昭. A 128-QAM 60GHz CMOS Transceiver for IEEE802.11ay with Calibration of LO Feedthrough and I/Q Imbalance, 電子情報通信学会 LSIとシステムのワークショップ, May 2017.
• Rui Wu, Jian Pang, 瀬尾 有輝, 木村 健将, 河合 誠太郎, 佐藤 慎司, 近藤 智史, 上野 智大, Nurul Fajri, 竹内 康揚, 山口 達也, Ahmed Musa, 宮原 正也, 岡田 健一, 松澤 昭. An Lo-Buffer-Less 60-GHz CMOS Transmitter with Oscillator Pulling Mitigation, IEEE SSCS Japan Chapter A-SSCC報告会, Nov. 2016.
• タン ザカン, 阪口 啓, 荒木純道, 安藤 真, 廣川二郎, 府川和彦, 張 裕淵, 高田潤一, 齋藤健太郎, 松澤 昭, 岡田健一, 宮原正也. [依頼講演］ミリ波を用いる5Gセルラネットワークを実現するために, RCS研究会, 信学技報, 電子情報通信学会, Oct. 2016.
• Anugerah Firdauzi, Zule Xu, Masaya Nohara (Miyahara), Akira Matsuzawa. A Low-Power Mixed-Domain Delta-Sigma Time-to-Digital Converter Using Charge-Pump and SAR ADC, IEICE Technical Committee on Integrated Circuit and Devices (ICD), Aug. 2016.
• ｳｰ ﾙｲ, 河合 誠太郎, 瀬尾 有輝, NURUL FAJRI, 木村 健将, 佐藤 慎司, 近藤 智史, 上野 智大, SIRIBURANON T, 真木翔太郎, Liu Bangan, Wang Yun, 永島 典明, 宮原 正也, 岡田 健一, 松澤 昭. A 42Gb/s 60GHz CMOS Transceiver for IEEE802.11ay, IEEE SSCS Japan Chapter ISSCC報告会, Feb. 2016.
• 阪口 啓, タン ザカン, 荒木純道, 安藤 真, 廣川二郎, 府川和彦, 張 裕淵, 高田潤一, 齋藤健太郎, 松澤 昭, 岡田健一, 宮原正也. [依頼講演］5Gに対する東京工業大学の取組み 〜 ミリ波ヘテロジニアスネットワークを実現するために 〜, RCS研究会, 信学技報, 電子情報通信学会, Oct. 2015.
• K. Okada, M. Miyahara, J. Hirokawa, M. Ando. Prototype of 3-Gb/s 60-GHz Millimeter-wave-based Wireless File-transfer System, IEICE technical report, Oct. 2015.
• Rui Wu, Seitaro Kawai, Yuuki Seo, Kento Kimura, Shinji Sato, Satoshi Kondo, Tomohiro Ueno, Nurul Fajri, Shotaro Maki, Noriaki Nagashima, Yasuaki Takeuchi, Tatsuya Yamaguchi, Ahmed Magdi Hassan Musa, Masaya Miyahara, Kenichi Okada, Akira Matsuzawa. An HCI-healing 60GHz CMOS transceiver, 電子情報通信学会 アナログRF研究会, Vol. Vol.RF2014-3, p. 6, Mar. 2015.
• Teerachot Siriburanon, 近藤 智史, 木村 健将, 上野 智大, 川嶋 理史, 金子 徹, Wei Deng, 宮原 正也, 岡田 健一, 松澤 昭. A Digital Sub-sampling ADC-PLL with -112dBc/Hz In-band Phase Noise and 380fsrms Jitter, 電子情報通信学会 アナログRF研究会, Mar. 2015.
• 菅原光俊, 盛健次, 川嶋理史, 宮原正也, 松澤昭. 新規高効率高周波電力出力回路の提案, 電子情報通信学会アナログRF研究会, Mar. 2015.
• 菅原 光俊, 盛健次, 徐 祖楽, 川嶋理史, 宮原正也, 松澤 昭. 自動設計に適したレイアウト・ドリブンによるミックストシグナルLSI設計手法のGHz PLL等への適用拡大, Vol. ECT15, No. 030, Mar. 2015.
• 金子 徹, 宮原正也, 松澤昭. 広帯域可変利得アンプの高線形化に関する検討, 電子情報通信学会 総合大会, Mar. 2015.
• 川嶋理史, 宮原正也, 松澤昭. 低電源電圧における電流型DACと抵抗型DACの比較, 電子情報通信学会 総合大会, Mar. 2015.
• Anugerah Firdauzi, Xu Zule, Masaya Miyahara, Akira Matsuzawa. Delta-Sigma Time to Digital Converter Using Charge Pump and SAR ADC, 電子情報通信学会 総合大会, Mar. 2015.
• 金子 徹, 横溝 真也, 宮原 正也, 松澤 昭. レベルシフト回路を用いた高線形Gmセルの周波数特性に関する検討, ICD/CPSY 学生・若手研究会, Dec. 2014.
• 永塩 啓, Keneth Sengendo, 宮原正也, 松澤 昭. 折り返し積分を用いたピクセルADC内蔵擬似3次元粒子検出LSIに関する研究, 電子情報通信学会 ソサイエティ大会, Sept. 2014.
• 横溝 真也, 金子 徹, 宮原 正也, 松澤 昭. 広帯域Gm-Cフィルタに用いる高線形Gmセルに関する研究, 電子情報通信学会 ソサイエティ大会, Sept. 2014.
• 眞木 翔太郎, 河合 誠太郎, 瀬尾 有輝, 佐藤 慎司, 近藤 智史, 上野 智大, Rui Wu, 宮原 正也, 岡田 健一, 松澤 昭. 300Gb/s超を目指した60GHz帯CMOS無線機, 電子情報通信学会 LSIとシステムのワークショップ, May 2014.
• Kenichi Okada, Ryo Minami, Yuuki Tsukui, Seitaro Kawai, Yuuki Seo, Shinji Sato, Satoshi Kondo, Tomohiro Ueno, Yasuaki Takeuchi, Tatsuya Yamaguchi, Ahmed Musa, Rui Wu, Masaya Miyahara, Akira Matsuzawa. A 64-QAM 60GHz CMOS Transceiver with 4-Channel Bonding, IEEE SSCS Japan Chapter ISSCC報告会, May 2014.
• 盛健次, 菅原光俊, 宮原正也, 松澤昭. MATLAB言語を用いた回路シミュレータの開発, 電子情報通信学会集積回路研究会LSIとシステムのワークショップ, May 2014.
• Masaya Miyahara, Ibuki Mano, Masaaki Nakayama, Kenichi Okada, Akira Matsuzawa. A 2.2GS/s 7b 27.4mW Time-Based Folding-Flash ADC with Resistively Averaged Voltage-to-Time Amplifiers, IEEE SSCS Japan Chapter ISSCC報告会, May 2014.
• 盛健次, 菅原光俊, 宮原正也, 松澤昭. SKILL言語を用いたソフトウエアアナログの開発, 電子情報通信学会集積回路研究会LSIとシステムのワークショップ, Mar. 2014.
• M. Sugawara, K. Mori, M. Miyahara, A. Matsuzawa. Novel Design Method for ~GHz DAC & Automated Design Program, 電気学会電子回路研究会, Vol. ECT14, No. 039, Mar. 2014.
• 河合 誠太郎, 南 亮, 津久井 裕基, 瀬尾 有輝, 佐藤 慎司, 近藤 智史, 上野 智大, 竹内 康揚, 山口 達也, Ahmed Musa, Wu Rui, 宮原 正也, 岡田 健一, 松澤 昭. 全チャネルボンディングを実現した超高速60GHz帯CMOS無線機, STARCシンポジウム, Jan. 2014.
• H. Kawaraguchi, S. Lee, T. Hirato, M. Sugawara, M. Miyahara, A. Matsuzawa. Development of a scalable 12-bit SAR ADC, 電子情報通信学会シリコンアナログRF研究会, Nov. 2013.
• Zule Xu, Seung Jong Lee, Masaya Miyahara, Akira Matsuzawa. A 0.84ps-LSB 2.47mW Time-to-Digital Converter Using Charge Pump and SAR-ADC, 電子情報通信学会 アナログRF研究会, Nov. 2013.
• Mitsutoshi Sugawara, Kenji Mori, Seung Jong Lee, Masaya Miyahara, Akira Matsuzawa. Proposal of layout-driven 1/2.8 size DAC design methodology, 電子情報通信学会 アナログRF研究会, Nov. 2013.
• 川原口博雅, 李承鍾, 平戸貴之, 菅原 光俊, 宮原正也, 松澤昭. スケーラブル12bitSAR ADCの開発, 電子情報通信学会 アナログRF研究会, Nov. 2013.
• 金子徹, 宮原正也, 松澤昭. CMOS入力高線形アンプの検討, 電子情報通信学会 ソサイエティ大会, Sept. 2013.
• 川嶋理史, 宮原正也, 松澤昭. 低雑音ダイナミック比較器の低消費電力化の検討, 電子情報通信学会 ソサイエティ大会, Sept. 2013.
• 盛健次, 菅原光俊, 宮原正也, 松澤昭. 9ビットRDACの自動合成, 電子情報通信学会シリコンアナログRF研究会, Aug. 2013.
• Mitsutoshi Sugawara, Kenji Mori, Masaya Miyahara, Akira Matsuzawa. A proposal of "2R-R+ segment DAC" architecture and its design methodology, 電子情報通信学会 シリコンアナログRF研究会, Aug. 2013.
• 盛健次, 菅原光俊, 宮原正也, 松澤昭. 9ビットRDACの自動合成, 電子情報通信学会 シリコンアナログRF研究会, Aug. 2013.
• 徐祖楽, 宮原正也, 松澤昭. 積分器とSARADCを用いた1ps分解能の時間・デジタル変換器, LSIとシステムのワークショップ, May 2013.
• 河合 誠太郎, 近藤 智史, 南 亮, 津久井 裕基, 竹内 康揚, 浅田 大樹, Ahmed Musa, 村上 塁, 佐藤 高洋, 卜 慶紅, 李 寧, 宮原 正也, 岡田 健一, 松澤 昭. 20Gb/s 60GHz帯CMOSダイレクトコンバージョン型送受信機, 電子情報通信学会 LSIとシステムのワークショップ, May 2013.
• 盛健次, 菅原光俊, 宮原正也, 松澤昭. アナログ設計における人手レイアウト設計から自動レイアウト設計への変換方法, LSIとシステムのワークショップ, May 2013.
• Wei Deng, Ahmed Musa, Teerachot Siriburanon, 宮原 正也, 岡田 健一, 松澤 昭. A PVT-tolerant Dual-loop Injection-locked PLL for Clock Generation, 電子情報通信学会 シリコンアナログRF研究会, Vol. RF2012-4, p. 4, Mar. 2013.
• 金子徹, 宮原正也, 松澤昭. CMOS入力演算増幅器の高利得化の検討, 電子情報通信学会 総合大会, Mar. 2013.
• Wei Deng, Ahmed Musa, Teerachot Siriburanon, 宮原 正也, 岡田 健一, 松澤 昭. A 0.022mm2 970µW Injection-Locked PLL with -243dB FOM using Synthesizable All-Digital PVT Calibration Circuits, IEEE SSCS 関西 Chapter ISSCC報告会, Mar. 2013.
• Wei Deng, Ahmed Musa, Teerachot Siriburanon, 宮原 正也, 岡田 健一, 松澤 昭. A Dual-Loop Injection-Locked PLL with All-Digital PVT Calibration System, 電子情報通信学会 総合大会, C-12-58, Mar. 2013.
• 真野息吹, 宮原正也, 松澤昭. 低電圧動作にむけたMOM容量を用いた比較器のオフセット補償, 電子情報通信学会 ソサイエティ大会, C-12-25, Sept. 2012.
• 浅澤豊旗, 角川佳弘, 宮原正也, 松澤昭. SAR ADCにおける精度向上の検討, 電子情報通信学会集積回路研究会, Dec. 2011.
• 廣岡慶之, 李賢義, 宮原正也, 松澤昭. 補間型パイプラインADCに用いる増幅器の精度向上の検討, 電子情報通信学会集積回路研究会, Dec. 2011.
• 角川佳弘, 李賢義, 宮原正也, 松澤昭. MOM容量の容量設定精度とばらつきの測定, 電子情報通信学会 ソサイエティ大会, pp. 99, Sept. 2011.
• 真野息吹, 宮原正也, 松澤昭. 遅延時間補間を用いた0.5V 6-bit 500MS/s FLASH ADCの検討, 電子情報通信学会 ソサイエティ大会, Sept. 2011.
• James Lin, Masaya Miyahara, Akira Matsuzawa. A High-Speed Clock-Scalable Dynamic Amplifier for Mixed-Signal Applications, 電子情報通信学会 ソサイエティ大会, pp. 82, Sept. 2011.
• 李賢義, 宮原正也, 松澤昭. 寄生容量が補間型パイプライン ADC の性能に与える影響, 電子情報通信学会 ソサイエティ大会, Sept. 2011.
• Daehwa Paik, Masaya Miyahara, Akira Matsuzawa. An analysis on a pseudo-differential dynamic comparator with load capacitance calibration, 電子情報通信学会 シリコンアナログRF研究会, IEICE Technical Report on Silicon Analog RF Technologies, Vol. RF2011-2, p. 3, Aug. 2011.
• 黎 飛, Vo Minh Khoa, 宮原 正也, 松澤 昭. A High Speed 400-pixels Readout LSI with 10-bit 10 MSps Pixel ADCs for Quasi-3D Particle Detectors, 電子情報通信学会, LSIとシステムのワークショップ, May 2011.
• 真野 息吹, 宮原 正也, 松澤 昭. コンパレータの出力遅延を用いた補間に関する検討, 電子情報通信学会 総合大会, Mar. 2011.
• 李 承鍾, 白 戴和, 宮原正也, 松澤 昭. 容量DACの寄生容量がSAR ADCの精度に与える影響の検討, 電子情報通信学会 総合大会, Mar. 2011.
• 宮原 正也, James Lin, 吉原 慶, 松澤 昭. A 0.5V, 1.2mW, 110fJ, 600MS/s, 5Bit Flash ADC, 電子情報通信学会シリコンアナログRF研究会, Vol. RF2010-2, p. 6, Nov. 2010.
• 李 賢義, 宮原正也, 松澤昭. 入力信号レンジがSAR ADCの性能に与える影響に関する研究, 電子情報通信学会ソサイエティ大会講演論文集, 社団法人電子情報通信学会, Vol. 2010, No. 2, Sept. 2010.
• 浅澤豊旗, 山岸世明, 宮原正也, 松澤昭. 基板バイアスによる比較器のオフセット補償技術に関する検討, 電子情報通信学会ソサイエティ大会講演論文集, 社団法人電子情報通信学会, Vol. 2010, No. 2, Sept. 2010.
• 山岸世明, 宮原正也, 松澤昭. 低キックバック・低雑音な比較器に関する検討, 電子情報通信学会ソサイエティ大会講演論文集, 社団法人電子情報通信学会, Vol. 2010, No. 2, Sept. 2010.
• 李賢義, 白戴和, 宮原正也, 松澤昭. 微細CMOSプロセスを用いたコンパレータのオフセットばらつき補償技術, 電子情報通信学会集積回路研究専門委員会 LSIとシステムのワークショップ 2010, May 2010.
• 松澤昭, 宮原正也. 超高速ADCの低FoM化技術, 電子情報通信学会総合大会講演論文集, 社団法人電子情報通信学会, Vol. 2010, No. 1, Feb. 2010.
• Dong Ta Ngoc Huy, Masaya Miyahara, Akira Matsuzawa. Thermal Noise Effects Caused by Settling Time Optimization in Switched-Capacitor Circuits, 集積回路研究会, ICD2009-33-ICD2009-62, pp. 81-86, Oct. 2009.
• 白 戴和, 浅田 友輔, 宮原 正也, 松澤 昭. 補間技術とバックグランド補償技術を用いた 8-bit 600-MSps並列型ADCに関する研究, 集積回路研究会, 電子情報通信学会技術研究報告. ICD, 集積回路, 社団法人電子情報通信学会, Vol. 109, No. 214, pp. 99-104, Oct. 2009.
• Don Ta, 宮原正也, 松澤 昭. Noise Effects Caused by Settling Time Optimization in Switched-Capacitor Circuit, 電子情報通信学会ソサイエティ大会講演論文集, 社団法人電子情報通信学会, Vol. 2009, No. 2, Sept. 2009.
• 山岸 世明, 松永 賢一, ドン ター ゴク ヒュイ, 宮原 正也, 松澤 昭. インバータを用いた送受信機に関する研究, 電子情報通信学会 ソサイエティ大会, 電子情報通信学会ソサイエティ大会講演論文集, 社団法人電子情報通信学会, Vol. 2009, No. 2, Sept. 2009.
• ｸﾞｴﾝﾃｲｰ ﾋﾞﾂｸ ｺﾞﾂｸ, 吉原 慶, 宮原 正也, 岡田 健一, 松澤 昭. 低電源電圧動作のADCのためのボディバイアス解析, 電子情報通信学会 ソサイエティ大会, 電子情報通信学会ソサイエティ大会講演論文集, 社団法人電子情報通信学会, Vol. 2009, No. 2, Sept. 2009.
• Don Ta, 宮原正也, 松澤昭. セットリング時間最適設計技術を適用したスイッチトキャパシタ回路におけるノイズ評価, 電子情報通信学会技術研究報告. ICD, 集積回路, 社団法人電子情報通信学会, Vol. 109, No. 214, Aug. 2009.
• ヴ ミン コア, 黎 飛, 宮原 正也, 倉科 隆, 松澤 昭. ピクセルADC内蔵の擬似3次元粒子検出LSI QPIXの開発, 電子情報通信学会 LSIとシステムのワークショップ, May 2009.
• 松永賢一, ヴォ ミン トゥアン, 宮原正也, 倉科隆, 松澤昭. 医療用超低電力センサーテレメトリーLSIの開発, 電子情報通信学会 LSIとシステムのワークショップ, Mar. 2009.
• ヴ ミン コア, 黎飛, 宮原正也, 倉科隆, 松澤昭. ピクセルADC内蔵の擬似3次元粒子検出LSI QPIXの開発, 電子情報通信学会 LSIとシステムのワークショップ, Mar. 2009.
• 松澤昭, 宮原正也. 超高速AD/DA技術の最新動向, 電子情報通信学会総合大会講演論文集, 社団法人電子情報通信学会, Vol. 2009, No. 2, Feb. 2009.
• 白 戴和, 宮原 正也, 岡田 健一, 松澤 昭. 並列型ADC用の参照電圧回路のRC遅延に関する検討, 電子情報通信学会総合大会講演論文集, 社団法人電子情報通信学会, Vol. 2009, No. 2, Feb. 2009.
• 浦野 達也, 浅田 友輔, 宮原 正也, 岡田 健一, 松澤 昭. ダブルテールラッチ型コンパレータとプリアンプを用いたコンパレータの性能比較, 電子情報通信学会 ソサイエティ大会, 電子情報通信学会ソサイエティ大会講演論文集, 社団法人電子情報通信学会, Vol. 2008, No. 2, Sept. 2008.
• 吉原 慶, 浅田 友輔, 宮原 正也, 岡田 健一, 松澤 昭. コンパレータノイズがA/Dコンバータの性能に与える影響に関する研究, 電子情報通信学会 ソサイエティ大会, 電子情報通信学会ソサイエティ大会講演論文集, 社団法人電子情報通信学会, Vol. 2008, No. 2, Sept. 2008.
• コア ヴミン, 宮原 正也, 岡田 健一, 松澤 昭. 容量DACの寄生容量がSAR ADCの精度に与える影響の検討, 電子情報通信学会ソサイエティ大会講演論文集, 社団法人電子情報通信学会, Vol. 2008, No. 2, Aug. 2008.
• 松澤昭, 宮原正也. 超高速・低消費電力ADC/DAC, 電子情報通信学会ソサイエティ大会講演論文集, 社団法人電子情報通信学会, Vol. 2008, No. 2, Aug. 2008.
• 浅田友輔, 宮原正也, 岡田健一, 松澤昭. 並列型A/Dコンバータにおけるエンコーダの高速化の検討, 電子情報通信学会 ソサイエティ大会, 電子情報通信学会 ソサイエティ大会, Vol. C-12-22, Sept. 2007.
• 宮原正也, 松澤昭. スイッチのオン抵抗がパイプライン型ADC性能に及ぼす影響とセトリング時間最適設計技術の検討, 電子情報通信学会 集積回路研究専門委員会, No. ICD2007-43, pp. 35-40, July 2007.
• 宮原正也, 倉科隆, 松澤 昭. スイッチのON抵抗を考慮したパイプライン型ADCの最適設計法の検討, 電子情報通信学会 シリコンアナログRF研究会, 電子情報通信学会 シリコンアナログRF研究会, vol. RF2006-3, No. 3, pp. 2, Nov. 2006.

特許など

• 松澤昭, 宮原正也, 寺澤　智仁. 電圧制御発振器およびＡＤ変換器. 特許. 公開. 国立大学法人東京工業大学, 株式会社デンソー. 2015/05/14. 特願2015-099400. 2016/12/22. 特開2016-219887. 2016.
• 松澤昭, 宮原正也. パイプライン型Ａ／Ｄコンバータ. 特許. 登録. 国立大学法人東京工業大学. 2013/12/27. 特願2013-271678. 2015/07/06. 特開2015-126497. 特許第6270202号. 2018/01/12 2018.
• 松澤昭, 野原（宮原）正也. 演算増幅器. 特許. 登録. 国立大学法人東京工業大学. 2013/03/15. 特願2013-053668. 2014/09/25. 特開2014-179887. 特許第6124290号. 2017/04/14 2017.
• 松澤昭, 宮原正也. 差動増幅器. 特許. 登録. 国立大学法人東京工業大学. 2013/03/15. 特願2013-053667. 2014/09/25. 特開2014-179886. 特許第6115991号. 2017/03/31 2017.
• 松澤昭, 宮原正也. パイプライン型A／DコンバータおよびA／D変換方法、ならびにダイナミック型差動増幅器. 特許. 登録. 国立大学法人東京工業大学. 2010/10/04. 特願2012-501538. 2013/06/17. 特開（再表）2011/104786. 特許第5515126号. 2014/04/11 2014.
• 松澤昭, 宮原正也. 比較器及びアナログデジタル変換器. 特許. 登録. 国立大学法人東京工業大学. 2008/10/31. 特願2008-282387. 2010/05/13. 特開2010-109937. 特許第5412639号. 2013/11/22 2013.

学位論文

• 微細CMOSを用いたパイプライン型及び並列型A/D変換器に関する研究,  本文,  博士(工学),  東京工業大学,  2009/03/--, 
• パイプライン型A/D変換機の高性能化と最適設計に関する研究,  Master of Engineering,  Tokyo Institute of Technology,  2006/03/--, 

[ BibTeX 形式で保存 ]    [ 論文・著書をCSV形式で保存 ]    [ 特許をCSV形式で保存 ]